JPH0744742B2 - Ｔｄｍａデータとｔｄｍデータのコンバータ - Google Patents
ＴｄｍａデータとｔｄｍデータのコンバータInfo
- Publication number
- JPH0744742B2 JPH0744742B2 JP19000288A JP19000288A JPH0744742B2 JP H0744742 B2 JPH0744742 B2 JP H0744742B2 JP 19000288 A JP19000288 A JP 19000288A JP 19000288 A JP19000288 A JP 19000288A JP H0744742 B2 JPH0744742 B2 JP H0744742B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- tdma
- tdm
- output pattern
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、衛星通信のTDMAデータとTDMデータのコンバ
ータに利用する。特に、衛生上に搭載する装置であっ
て、ベースバンド信号処理においてTDMA（時分割多元接
続）データとTDM（時分割多重）データとの相互のチャ
ンネルスイッチングを実現するためTDMAデータをTDMデ
ータのフォーマットに変換するフォーマットコンバータ
回路に関するものである。
ータに利用する。特に、衛生上に搭載する装置であっ
て、ベースバンド信号処理においてTDMA（時分割多元接
続）データとTDM（時分割多重）データとの相互のチャ
ンネルスイッチングを実現するためTDMAデータをTDMデ
ータのフォーマットに変換するフォーマットコンバータ
回路に関するものである。
本発明はTDMAデータとTDMとのコンバータにおいて、 TDMAデータをデータメモリに格納しておき、地上からの
出力パタンデータを出力パタンメモリに格納しこの出力
パタンデータを読出しこれを読出アドレスとしてデータ
メモリの内容をTDMデータとして読出すことにより、 TDMAデータをフォーマットの異なるTDMデータに変換す
ることができ、互いに異なるフォーマットのTDMAデータ
とTDMデータとの間のスイッチ制御ができるようにした
ものである。
出力パタンデータを出力パタンメモリに格納しこの出力
パタンデータを読出しこれを読出アドレスとしてデータ
メモリの内容をTDMデータとして読出すことにより、 TDMAデータをフォーマットの異なるTDMデータに変換す
ることができ、互いに異なるフォーマットのTDMAデータ
とTDMデータとの間のスイッチ制御ができるようにした
ものである。
第５図は従来例のTDMAスイッチ回路のブロック構成図で
ある。
ある。
第６図は従来例のTDMスイッチ回路のブロック構成図で
ある。
ある。
従来、ベースバンドのTDMAデータは、同じフォーマット
を有するTDMAデータ間でチャンネルスイッチングが行わ
れていた。第５図において、n1本のベースバンドのTDMA
データ181はTDMAスイッチ回路27でチャンネルスイッチ
ングが行われ、データレートが変更され、各チャンネル
のデータが異なるm1本のベースバンドのTDMAデータ191
として出力される。
を有するTDMAデータ間でチャンネルスイッチングが行わ
れていた。第５図において、n1本のベースバンドのTDMA
データ181はTDMAスイッチ回路27でチャンネルスイッチ
ングが行われ、データレートが変更され、各チャンネル
のデータが異なるm1本のベースバンドのTDMAデータ191
として出力される。
また、第６図において、n2本のベースバンドのTDMデー
タ211は、データレート変換やチャンネルスイッチング
を行うTDMスイッチ回路28で信号処理され入力とは異な
るベースバンドのm2本のTDMデータ221として出力され
る。
タ211は、データレート変換やチャンネルスイッチング
を行うTDMスイッチ回路28で信号処理され入力とは異な
るベースバンドのm2本のTDMデータ221として出力され
る。
しかし、このような従来例のTDMAスイッチ回路およびTD
Mスイッチ回路では、同一のフォーマットを持ったデー
タしか扱うことができないためにTDMAデータとTDMデー
タとが相異なるフォーマットを有するデータ間でのスイ
ッチ制御は不可能な欠点があった。
Mスイッチ回路では、同一のフォーマットを持ったデー
タしか扱うことができないためにTDMAデータとTDMデー
タとが相異なるフォーマットを有するデータ間でのスイ
ッチ制御は不可能な欠点があった。
すなわち、従来は、すべてのチャネルを一括して異なる
フォーマットへ変換しようとしていたが、TDMAフォーマ
ットで伝送される１チャネル当たりのデータ速度はTDM
フォーマットに比べて高速である（例えばTDMでは、64K
bps〜2Mbpsであり、TDMAでは、最低でも6Mbpsであっ
た）ため、チャネルごとに一括して変換することは困難
であった。また、TDMAフォーマットでは、チャネルごと
の伝送速度にも違いがあり、チャネルごとに一括して変
換することは困難であった。
フォーマットへ変換しようとしていたが、TDMAフォーマ
ットで伝送される１チャネル当たりのデータ速度はTDM
フォーマットに比べて高速である（例えばTDMでは、64K
bps〜2Mbpsであり、TDMAでは、最低でも6Mbpsであっ
た）ため、チャネルごとに一括して変換することは困難
であった。また、TDMAフォーマットでは、チャネルごと
の伝送速度にも違いがあり、チャネルごとに一括して変
換することは困難であった。
本発明は上記の欠点を解決するもので、TDMAデータをフ
ォーマットの異なるTDMデータに変換でき、互いに異な
るTDMAデータとTDMデータの間でスイッチング制御を可
能とするTDMAデータとTDMデータのコンバータを提供す
ることを目的とする。
ォーマットの異なるTDMデータに変換でき、互いに異な
るTDMAデータとTDMデータの間でスイッチング制御を可
能とするTDMAデータとTDMデータのコンバータを提供す
ることを目的とする。
本発明は、バースト構成の複数のフレームが一つのマル
チフレームを構成し、各フレームの先頭に少なくとも一
つのプリアンブルバーストが配置され、続いて複数のト
ラフィックバーストが配置され、プリアンブルバースト
はフレームの同期確立用および制御情報伝送用に用いら
れ、トラフィックバーストは各トラフィックバースト用
の同期確立ならびに制御情報伝送用のプリアンブルデー
タと情報伝送用の複数のチャネルが配置されたTDMAデー
タと、一連の複数のフレームが一つのマルチフレームを
構成し、各フレームの先頭に同期確立用の同期ワードが
配置され、所定のタイムスロット単位で制御情報伝送用
のマルチフレームメッセージ領域が配置され、他のタイ
ムスロットには情報伝送用のチャネルが配置されたTDM
データと間のフォーマット変換を行うTDMAデータとTDM
データのコンバータにおいて、入力されるTDMAデータが
記憶されるデータメモリと、このデータメモリに書込ア
ドレスを与えて上記TDMAデータを書込む書込アドレス発
生回路と、TDMAデータからTDMデータに変換するための
上記データメモリの出力順に書き込まれた読み出しアド
レスを与える出力パタンデータに基づいて上記データメ
モリに読出アドレスを与えてその内容をTDMデータとし
て読出す読出アドレス生成回路とを備え、上記読出アド
レス生成回路は、上記出力パタンデータが記憶される出
力パタンメモリと、この出力パタンメモリに書込アドレ
スを与えて上記出力パタンデータを書込む出力パタン書
込アドレス発生回路と、上記出力パタンメモリに読出ア
ドレスを与えてその内容を上記データメモリの読出アド
レスとして出力する出力パタン読出アドレス発生回路と
を含むことを特徴とする。
チフレームを構成し、各フレームの先頭に少なくとも一
つのプリアンブルバーストが配置され、続いて複数のト
ラフィックバーストが配置され、プリアンブルバースト
はフレームの同期確立用および制御情報伝送用に用いら
れ、トラフィックバーストは各トラフィックバースト用
の同期確立ならびに制御情報伝送用のプリアンブルデー
タと情報伝送用の複数のチャネルが配置されたTDMAデー
タと、一連の複数のフレームが一つのマルチフレームを
構成し、各フレームの先頭に同期確立用の同期ワードが
配置され、所定のタイムスロット単位で制御情報伝送用
のマルチフレームメッセージ領域が配置され、他のタイ
ムスロットには情報伝送用のチャネルが配置されたTDM
データと間のフォーマット変換を行うTDMAデータとTDM
データのコンバータにおいて、入力されるTDMAデータが
記憶されるデータメモリと、このデータメモリに書込ア
ドレスを与えて上記TDMAデータを書込む書込アドレス発
生回路と、TDMAデータからTDMデータに変換するための
上記データメモリの出力順に書き込まれた読み出しアド
レスを与える出力パタンデータに基づいて上記データメ
モリに読出アドレスを与えてその内容をTDMデータとし
て読出す読出アドレス生成回路とを備え、上記読出アド
レス生成回路は、上記出力パタンデータが記憶される出
力パタンメモリと、この出力パタンメモリに書込アドレ
スを与えて上記出力パタンデータを書込む出力パタン書
込アドレス発生回路と、上記出力パタンメモリに読出ア
ドレスを与えてその内容を上記データメモリの読出アド
レスとして出力する出力パタン読出アドレス発生回路と
を含むことを特徴とする。
書込アドレス発生回路はデータメモリに書込アドレスを
与えて入力するベースバンドのTDMAデータをデータメモ
リに書込む。読出アドレス生成回路の出力パタン書込ア
ドレス発生回路は出力パタンメモリに書込アドレスを与
えて入力する出力パタンデータを出力パタンメモリに書
込む。出力パタン読出アドレス発生回路は出力パタンメ
モリに読出アドレスを与えてその内容を読出し、データ
メモリに読出アドレスとして与えTDMデータを読出す。
以上の動作によりTDMAデータをフォーマットの異なるTD
Mデータに変換することができ、互いに異なるフォーマ
ットのTDMAデータとTDMデータとの間でスイッチ制御を
可能とする。
与えて入力するベースバンドのTDMAデータをデータメモ
リに書込む。読出アドレス生成回路の出力パタン書込ア
ドレス発生回路は出力パタンメモリに書込アドレスを与
えて入力する出力パタンデータを出力パタンメモリに書
込む。出力パタン読出アドレス発生回路は出力パタンメ
モリに読出アドレスを与えてその内容を読出し、データ
メモリに読出アドレスとして与えTDMデータを読出す。
以上の動作によりTDMAデータをフォーマットの異なるTD
Mデータに変換することができ、互いに異なるフォーマ
ットのTDMAデータとTDMデータとの間でスイッチ制御を
可能とする。
第７図にTDMAフォーマットの例と、第８図にTDMフォー
マットの例を示してそのフォーマット変換を説明する。
マットの例を示してそのフォーマット変換を説明する。
TDMAデータは、バースト構成であって、一つのマルチフ
レームが複数のフレームから構成されている。一つのフ
レームは１または２のリファレンスバーストと、複数の
トラフィックバーストから構成されており、リファレン
スバーストには、同期確立用のプリアンブルデータと、
TDMA通信に必要な制御情報を書き込んだ制御データがあ
る。またトラフィックバーストには、プリアンブルデー
タと制御データと音声データあるいは伝送データ等の伝
送情報が含まれる情報データとがある。この情報データ
は各チャネルのタイムスロットに搭載される。
レームが複数のフレームから構成されている。一つのフ
レームは１または２のリファレンスバーストと、複数の
トラフィックバーストから構成されており、リファレン
スバーストには、同期確立用のプリアンブルデータと、
TDMA通信に必要な制御情報を書き込んだ制御データがあ
る。またトラフィックバーストには、プリアンブルデー
タと制御データと音声データあるいは伝送データ等の伝
送情報が含まれる情報データとがある。この情報データ
は各チャネルのタイムスロットに搭載される。
ここで、プリアンブルデータは、同期確立が確認された
時点で切り捨てられ、制御データと情報データがフォー
マット変換を行うコンバータに入力される。本来のTDMA
フォーマットでは、チャネルのデータ量は16バイトより
多いが、この例では、元々の情報データの各チャネルを
16バイト単位に細分化してそれぞれにチャネル番号が付
されている。
時点で切り捨てられ、制御データと情報データがフォー
マット変換を行うコンバータに入力される。本来のTDMA
フォーマットでは、チャネルのデータ量は16バイトより
多いが、この例では、元々の情報データの各チャネルを
16バイト単位に細分化してそれぞれにチャネル番号が付
されている。
次にTDMデータは、第８図に示すように構成されてお
り、１マルチフレームは１フレームから64フレームが連
続して配置される。１フレームは、64バイトで構成さ
れ、先頭には同期確立用の同期ワード（UW）が配置さ
れ、続いて情報データが搭載される１チャネルから15チ
ャネルが配置され、続いて制御情報が搭載されるマルチ
フレームメッセージ（MFM）が配置され、次の16チャネ
ルから30チャネルが配置される。このように、15チャネ
ル単位で、マルチフレームメッセージが配置される構成
となっており、一つのマルチフレームメッセージ間が16
バイトとなっている。
り、１マルチフレームは１フレームから64フレームが連
続して配置される。１フレームは、64バイトで構成さ
れ、先頭には同期確立用の同期ワード（UW）が配置さ
れ、続いて情報データが搭載される１チャネルから15チ
ャネルが配置され、続いて制御情報が搭載されるマルチ
フレームメッセージ（MFM）が配置され、次の16チャネ
ルから30チャネルが配置される。このように、15チャネ
ル単位で、マルチフレームメッセージが配置される構成
となっており、一つのマルチフレームメッセージ間が16
バイトとなっている。
本発明のコンバータでは、受信したTDMAデータを順番に
データメモリに書き込む。ただし、本発明の実施例で
は、メモリサイズを小さくするために制御データと情報
データを書き込む領域は予め分割して使用するものとす
る。データメモリには２フレーム分のTDMAデータが書き
込まれる。制御データはTDMフォーマットの各フレーム
のマルチフレームメッセージのタイムスロットに、情報
データは、TDMフォーマットの情報データに対応するチ
ャネルのタイムスロットに出力される。読出アドレス生
成回路にはTDMAデータを書き込んだデータメモリ用の読
出アドレスが出力する順番に書き込まれている。この出
力順に書き込まれた読出アドレスが出力パタンである。
この出力パタンが出力パタンメモリに記憶されており、
本発明で、この出力パタンメモリの内容を書き換え可能
とすることにより、フレキシブルなチャネル割当を行う
ようにする。
データメモリに書き込む。ただし、本発明の実施例で
は、メモリサイズを小さくするために制御データと情報
データを書き込む領域は予め分割して使用するものとす
る。データメモリには２フレーム分のTDMAデータが書き
込まれる。制御データはTDMフォーマットの各フレーム
のマルチフレームメッセージのタイムスロットに、情報
データは、TDMフォーマットの情報データに対応するチ
ャネルのタイムスロットに出力される。読出アドレス生
成回路にはTDMAデータを書き込んだデータメモリ用の読
出アドレスが出力する順番に書き込まれている。この出
力順に書き込まれた読出アドレスが出力パタンである。
この出力パタンが出力パタンメモリに記憶されており、
本発明で、この出力パタンメモリの内容を書き換え可能
とすることにより、フレキシブルなチャネル割当を行う
ようにする。
本発明では、第９図に示すように、TDMAフォーマットを
細分化して、同一のチャネルをさらに16バイト単位に細
分化し、その細分化された16バイト単位を一つのチャネ
ルと見なして、処理を行う。このように一つのチャネル
を細分化しても、データ解読時、また細分化されてTDM
フォーマットに組み込まれたチャネルを改めてTDMAフォ
ーマットに組み替えるときに元のチャネルの状態に戻す
ことができるため、細分化しても損失はない。これによ
り、TDMAからTDMへのフォーマット変換を可能とした。
細分化して、同一のチャネルをさらに16バイト単位に細
分化し、その細分化された16バイト単位を一つのチャネ
ルと見なして、処理を行う。このように一つのチャネル
を細分化しても、データ解読時、また細分化されてTDM
フォーマットに組み込まれたチャネルを改めてTDMAフォ
ーマットに組み替えるときに元のチャネルの状態に戻す
ことができるため、細分化しても損失はない。これによ
り、TDMAからTDMへのフォーマット変換を可能とした。
本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例TDMAデータとTDMデータのコンバー
タのブロック構成図である。第２図は本発明のTDMAデー
タとTDMデータのコンバータの読出アドレス生成回路の
ブロック構成図である。
図は本発明一実施例TDMAデータとTDMデータのコンバー
タのブロック構成図である。第２図は本発明のTDMAデー
タとTDMデータのコンバータの読出アドレス生成回路の
ブロック構成図である。
第１図および第２図において、TDMAデータとTDMデータ
のコンバータは、入力するベースバンド化されたTDMAシ
リアルデータ１をTDMAパラレルデータ２に変換するシリ
アルパラレル変換器８と、TDMパラレルデータ３をTDMシ
リアルデータ４に変換するパラレルシリアル変換器10
と、TDMAパラレルデータ２が記憶されるデータメモリ９
と、データメモリ９に書込アドレス５を与えてTDMAパラ
レルデータ２を書込み書込アドレス発生回路11と、入力
する出力パタンデータ７に基づいてデータメモリ９に読
出アドレス６を与えてその内容をTDMパラレルデータ３
として読出す読出アドレス生成回路12とを備える。
のコンバータは、入力するベースバンド化されたTDMAシ
リアルデータ１をTDMAパラレルデータ２に変換するシリ
アルパラレル変換器８と、TDMパラレルデータ３をTDMシ
リアルデータ４に変換するパラレルシリアル変換器10
と、TDMAパラレルデータ２が記憶されるデータメモリ９
と、データメモリ９に書込アドレス５を与えてTDMAパラ
レルデータ２を書込み書込アドレス発生回路11と、入力
する出力パタンデータ７に基づいてデータメモリ９に読
出アドレス６を与えてその内容をTDMパラレルデータ３
として読出す読出アドレス生成回路12とを備える。
ここで本発明の特徴とするところは、読出アドレス生成
回路12は、出力パタンデータ７が記憶される出力パタン
メモリ13と、出力パタンメモリ13に書込アドレス16を与
えて出力パタンデータ７を書込む出力パタン書込アドレ
ス発生回路14と、出力パタンメモリ13に読出アドレス17
を与えてその内容を読出す出力パタン読出アドレス発生
回路15とを含むことにある。
回路12は、出力パタンデータ７が記憶される出力パタン
メモリ13と、出力パタンメモリ13に書込アドレス16を与
えて出力パタンデータ７を書込む出力パタン書込アドレ
ス発生回路14と、出力パタンメモリ13に読出アドレス17
を与えてその内容を読出す出力パタン読出アドレス発生
回路15とを含むことにある。
このような構成のTDMAデータとTDMデータのコンバータ
の動作について説明する。第３図は本発明のTDMAデータ
とTDMデータのコンバータのチャネルスイッチングの動
作を示す図である。第４図は本発明のTDMAデータとTDM
データのコンバータを適用したスイッチ装置のブロック
構成図である。
の動作について説明する。第３図は本発明のTDMAデータ
とTDMデータのコンバータのチャネルスイッチングの動
作を示す図である。第４図は本発明のTDMAデータとTDM
データのコンバータを適用したスイッチ装置のブロック
構成図である。
第１図において、ベースバンドのTDMAシリアルデータ１
は、シリアルパラレル変換器８において８ビットのパラ
レルデータに変換され、書込アドレス発生回路11から出
力される書込アドレス５に従ってデータメモリ９の初期
アドレスから順次書込まれ、２フレーム分記憶される。
１フレーム分のデータが記憶された時点で読出アドレス
生成回路12より生成された読出アドレス６に従ってTDM
パラレルデータ３を読出して行く。このとき読出される
TDMパラレルデータ３がTDMデータのフォーマットと同じ
でなければならない。そのために読出アドレス生成回路
12は、第２図に示す構成を有する。
は、シリアルパラレル変換器８において８ビットのパラ
レルデータに変換され、書込アドレス発生回路11から出
力される書込アドレス５に従ってデータメモリ９の初期
アドレスから順次書込まれ、２フレーム分記憶される。
１フレーム分のデータが記憶された時点で読出アドレス
生成回路12より生成された読出アドレス６に従ってTDM
パラレルデータ３を読出して行く。このとき読出される
TDMパラレルデータ３がTDMデータのフォーマットと同じ
でなければならない。そのために読出アドレス生成回路
12は、第２図に示す構成を有する。
第２図において、地上から送られてくる出力パタンデー
タ７は、出力パタンメモリ13に順次書込まれる。このと
き出力パタン書込アドレス発生回路14は、零番地から順
に大きくなり、２フレーム分のアドレスが生成される。
出力パタンデータ７も２フレーム分のデータが送られ、
そのデータの内容はデータメモリ９のアドレスを示すも
のである。出力パタンメモリ13に書込まれた出力パタン
データ７は出力パタン読出アドレス発生回路15が生成す
る読出アドレス17に従って順番にアドレス０から読出さ
れ、データメモリ９の読出アドレス６として使用され
る。
タ７は、出力パタンメモリ13に順次書込まれる。このと
き出力パタン書込アドレス発生回路14は、零番地から順
に大きくなり、２フレーム分のアドレスが生成される。
出力パタンデータ７も２フレーム分のデータが送られ、
そのデータの内容はデータメモリ９のアドレスを示すも
のである。出力パタンメモリ13に書込まれた出力パタン
データ７は出力パタン読出アドレス発生回路15が生成す
る読出アドレス17に従って順番にアドレス０から読出さ
れ、データメモリ９の読出アドレス６として使用され
る。
したがって、出力パタンデータ７はTDMAデータからTDM
データへの変換の所定の規則を考慮して作られたもので
あり、このTDMAデータとTDMデータのコンバータの核と
なる部分である。出力パタンデータ７の順番に従って読
出され、TDMデータのフォーマットを有するTDMパタンデ
ータ３は再びパラレルシリアル変換されて、TDMシリア
ルデータ４となり、次段のTDMスイッチ回路に入力され
る。
データへの変換の所定の規則を考慮して作られたもので
あり、このTDMAデータとTDMデータのコンバータの核と
なる部分である。出力パタンデータ７の順番に従って読
出され、TDMデータのフォーマットを有するTDMパタンデ
ータ３は再びパラレルシリアル変換されて、TDMシリア
ルデータ４となり、次段のTDMスイッチ回路に入力され
る。
第３図は標準的なフォーマットの変換動作を示す。TDMA
データは、同一チャンネルのデータ26、26′、26″が連
続してｎバイト挿入されてくる。一方、TDMデータは同
一チャンネルのデータが一定の間隔をおいて１バイトず
つ入力されるとすると、第３図に示すように変換が行わ
れる。
データは、同一チャンネルのデータ26、26′、26″が連
続してｎバイト挿入されてくる。一方、TDMデータは同
一チャンネルのデータが一定の間隔をおいて１バイトず
つ入力されるとすると、第３図に示すように変換が行わ
れる。
第４図に示すように、n1本のベースバンドのTDMAデータ
181はTDMA・TDMコンバータ24でn1本のベースバンドのTD
Mデータ182に変換される。TDMスイッチ回路23はn1本のT
DMデータ182およびn2本のベースバンドのTDMデータ211
を入力しスイッチ制御を行い、m1本のTDMデータ192およ
びm2本のTDMデータ222を出力する。m1本のTDMデータ192
はTDM・TDMAコンバータ25でm1本のTDMAデータ193に変換
され出力される。ここでTDM・TDMAコンバータ25もTDMA
・TDMコンバータ24と同様にして実現できる。
181はTDMA・TDMコンバータ24でn1本のベースバンドのTD
Mデータ182に変換される。TDMスイッチ回路23はn1本のT
DMデータ182およびn2本のベースバンドのTDMデータ211
を入力しスイッチ制御を行い、m1本のTDMデータ192およ
びm2本のTDMデータ222を出力する。m1本のTDMデータ192
はTDM・TDMAコンバータ25でm1本のTDMAデータ193に変換
され出力される。ここでTDM・TDMAコンバータ25もTDMA
・TDMコンバータ24と同様にして実現できる。
以上説明したように、本発明は、TDMAデータをフォーマ
ットの異なるTDMデータに変換することができ、互いに
異なるフォーマットのTDMAデータとTDMデータとの間の
スイッチング制御を可能とする優れた効果がある。
ットの異なるTDMデータに変換することができ、互いに
異なるフォーマットのTDMAデータとTDMデータとの間の
スイッチング制御を可能とする優れた効果がある。
TDMAデータの場合は、タイムバーストプランの変更によ
りそのフォーマットが変更されることもあるが、その場
合も出力パタンデータのみ書き換えることにより十分対
応でき、フレキシブルなチャネル割当が可能となる利点
がある。
りそのフォーマットが変更されることもあるが、その場
合も出力パタンデータのみ書き換えることにより十分対
応でき、フレキシブルなチャネル割当が可能となる利点
がある。
第１図は本発明一実施例TDMAデータとTDMデータのコン
バータのブロック構成図。 第２図は本発明のTDMAデータとTDMデータのコンバータ
の読出アドレス生成回路のブロック構成図。 第３図は本発明のTDMAデータとTDMデータのコンバータ
の動作を示す図。 第４図は本発明のTDMAデータとTDMデータのコンバータ
を適用したスイッチ装置のブロック構成図。 第５図は従来例のTDMAスイッチ回路のブロック構成図。 第６図は従来例のTDMスイッチ回路のブロック構成図。 第７図はTDMAデータのフォーマット構成を示す図。 第８図はTDMデータのフォーマット構成を示す図。 第９図はTDMAフォーマットの情報チャネルの細分化を説
明する図。 １……TDMAシリアルデータ、２……TDMAパラレルデー
タ、３……TDMパラレルデータ、４……TDMシリアルデー
タ、５、16……書込アドレス、６、17……読出アドレ
ス、７……出力パタンデータ、８……シリアルパラレル
変換器、９……データメモリ、10……パラレルシリアル
変換器、11……書込アドレス発生回路、12……読出アド
レス生成回路、13……出力パタンメモリ、14……出力パ
タン書込アドレス発生回路、15……出力パタン読出アド
レス発生回路、181……n1本のベースバンドのTDMAデー
タ、182……n1本のベースバンドのTDMデータ、191、192
……m1本のベースバンドのTDMAデータ、193……m1本の
ベースバンドのTDMデータ、211……n2本のベースバンド
のTDMデータ、221、222……m2本のベースバンドのTDMデ
ータ、23、28……TDMスイッチ回路、24……TDMA・TDMコ
ンバータ、25……TDM・TDMAコンバータ、26、26′、2
6″……同一チャンネル内の１バイトのデータ、27……T
DMAスイッチ回路。
バータのブロック構成図。 第２図は本発明のTDMAデータとTDMデータのコンバータ
の読出アドレス生成回路のブロック構成図。 第３図は本発明のTDMAデータとTDMデータのコンバータ
の動作を示す図。 第４図は本発明のTDMAデータとTDMデータのコンバータ
を適用したスイッチ装置のブロック構成図。 第５図は従来例のTDMAスイッチ回路のブロック構成図。 第６図は従来例のTDMスイッチ回路のブロック構成図。 第７図はTDMAデータのフォーマット構成を示す図。 第８図はTDMデータのフォーマット構成を示す図。 第９図はTDMAフォーマットの情報チャネルの細分化を説
明する図。 １……TDMAシリアルデータ、２……TDMAパラレルデー
タ、３……TDMパラレルデータ、４……TDMシリアルデー
タ、５、16……書込アドレス、６、17……読出アドレ
ス、７……出力パタンデータ、８……シリアルパラレル
変換器、９……データメモリ、10……パラレルシリアル
変換器、11……書込アドレス発生回路、12……読出アド
レス生成回路、13……出力パタンメモリ、14……出力パ
タン書込アドレス発生回路、15……出力パタン読出アド
レス発生回路、181……n1本のベースバンドのTDMAデー
タ、182……n1本のベースバンドのTDMデータ、191、192
……m1本のベースバンドのTDMAデータ、193……m1本の
ベースバンドのTDMデータ、211……n2本のベースバンド
のTDMデータ、221、222……m2本のベースバンドのTDMデ
ータ、23、28……TDMスイッチ回路、24……TDMA・TDMコ
ンバータ、25……TDM・TDMAコンバータ、26、26′、2
6″……同一チャンネル内の１バイトのデータ、27……T
DMAスイッチ回路。
Claims (1)
- 【請求項１】バースト構成の複数のフレームが一つのマ
ルチフレームを構成し、各フレームの先頭に少なくとも
一つのプリアンブルバーストが配置され、続いて複数の
トラフィックバーストが配置され、プリアンブルバース
トはフレームの同期確立用および制御情報伝送用に用い
られ、トラフィックバーストは各トラフィックバースト
用の同期確立ならびに制御情報伝送用のプリアンブルデ
ータと情報伝送用の複数のチャネルが配置されたTDMAデ
ータと、一連の複数のフレームが一つのマルチフレーム
を構成し、各フレームの先頭に同期確立用の同期ワード
が配置され、所定のタイムスロット単位で制御情報伝送
用のマルチフレームメッセージ領域が配置され、他のタ
イムスロットには情報伝送用のチャネルが配置されたTD
Mデータ間のフォーマット変換を行うTDMAデータとTDMデ
ータのコンバータにおいて、 入力されるTDMAデータが記憶されるデータメモリ（９）
と、 このデータメモリに書込アドレスを与えて上記TDMAデー
タを書込む書込アドレス発生回路（11）と、 TDMAデータからTDMデータに変換するための上記データ
メモリの出力順に書き込まれた読み出しアドレスを与え
る出力パタンデータに基づいて上記データメモリに読出
アドレスを与えてその内容をTDMデータとして読出す読
出アドレス生成回路（12）と を備え、 上記読出アドレス生成回路は、上記出力パタンデータが
記憶される出力パタンメモリ（13）と、この出力パタン
メモリに書込アドレスを与えて上記出力パタンデータを
書込む出力パタン書込アドレス発生回路（14）と、上記
出力パタンメモリに読出アドレスを与えてその内容を上
記データメモリの読出アドレスとして出力する出力パタ
ン読出アドレス発生回路（15）とを含む ことを特徴とするTDMAデータとTDMデータのコンバー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19000288A JPH0744742B2 (ja) | 1988-07-29 | 1988-07-29 | Ｔｄｍａデータとｔｄｍデータのコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19000288A JPH0744742B2 (ja) | 1988-07-29 | 1988-07-29 | Ｔｄｍａデータとｔｄｍデータのコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239798A JPH0239798A (ja) | 1990-02-08 |
| JPH0744742B2 true JPH0744742B2 (ja) | 1995-05-15 |
Family
ID=16250747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19000288A Expired - Lifetime JPH0744742B2 (ja) | 1988-07-29 | 1988-07-29 | Ｔｄｍａデータとｔｄｍデータのコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744742B2 (ja) |
-
1988
- 1988-07-29 JP JP19000288A patent/JPH0744742B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239798A (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5375119A (en) | Method for handling data transmission frames of variable length with a channel controller and for writing them to a cyclic buffer memory | |
| JPH0659116B2 (ja) | データ変換回路 | |
| JPH02226926A (ja) | 多重チャネルｐｃｍタイプのリング上にｈｄｌｃフレームを伝送するためのシステム | |
| US4312063A (en) | TDM Data reorganization apparatus | |
| JP2509089B2 (ja) | 時分割通話路スイツチ回路 | |
| JPH0297152A (ja) | 時間スイッチ回路 | |
| US5287350A (en) | Sub-rate time switch | |
| JPH06205475A (ja) | サブレート制御チャネル交換方式 | |
| US4319352A (en) | TIM Bus structure | |
| JPH0744742B2 (ja) | Ｔｄｍａデータとｔｄｍデータのコンバータ | |
| JPH05191441A (ja) | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム | |
| JP3009745B2 (ja) | 信号情報のチャンネル同期交換の方法 | |
| JP2786170B2 (ja) | フレームデータ変換回路 | |
| US4092497A (en) | Connection network for PCM TDM automatic telephone exchange equipment | |
| JP2600509B2 (ja) | ディジタル無線伝送方式 | |
| JPH0750648A (ja) | 多チャンネル非同期信号多重伝送装置 | |
| JP2563770B2 (ja) | 回線設定回路 | |
| US4964168A (en) | Circuit for storing a speech signal in a digital speech memory | |
| JPS6219120B2 (ja) | ||
| JP2927283B2 (ja) | Ａｔｍセルの無線送信方式 | |
| JPS58100549A (ja) | 時分割多方向多重送信機の多方向同期回路 | |
| JPS59216391A (ja) | 時間スイツチ | |
| JPH04180499A (ja) | 時間スイッチ | |
| JPS634760B2 (ja) | ||
| JP3102172B2 (ja) | Ｓｏｎｅｔ伝送信号生成方式 |