JPH0746719B2 - Contact image sensor - Google Patents
Contact image sensorInfo
- Publication number
- JPH0746719B2 JPH0746719B2 JP60283774A JP28377485A JPH0746719B2 JP H0746719 B2 JPH0746719 B2 JP H0746719B2 JP 60283774 A JP60283774 A JP 60283774A JP 28377485 A JP28377485 A JP 28377485A JP H0746719 B2 JPH0746719 B2 JP H0746719B2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- wiring
- sensor chips
- input
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は密着型イメージセンサの構成に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a structure of a contact image sensor.
[発明の概要] 本発明は複数個のイメージセンサチップを基板上に実装
した密着型イメージセンサにおいて、入出力端子を1ヶ
所に集中させるとともに、この入出力端子のうちの少な
くとも一つの入出力端子を少なくとも二つのイメージセ
ンサチップに対して共通の入出力端子とすることにより
入出力端子数を減少させて、周辺回路との接続を容易に
したものである。SUMMARY OF THE INVENTION According to the present invention, in a contact image sensor in which a plurality of image sensor chips are mounted on a substrate, the input / output terminals are concentrated in one place, and at least one of the input / output terminals is input / output terminal. Is used as a common input / output terminal for at least two image sensor chips, thereby reducing the number of input / output terminals and facilitating connection with peripheral circuits.
従来の密着型イメージセンサは、たとえば特開昭59−86
362の第2図、第3図に示される。センサチップは千鳥
状に実装され、入力端子数もかなり多くなる。また、実
装基板も多層配線基板が必要となるほど複雑である。A conventional contact image sensor is disclosed in, for example, Japanese Patent Laid-Open No. 59-86.
The 362 is shown in FIGS. The sensor chips are mounted in a staggered pattern, and the number of input terminals is considerably large. Further, the mounting board is also complicated to require a multilayer wiring board.
従来技術では、多数のセンサチップを接続するために多
層配線基板を用いたり、入力端子数が増加するために実
装コストが大幅に上昇するという問題点を有する。そこ
で本発明はこのような問題点を解決するもので、その目
的とするところは、入出力端子を1ヶ所に集中するとと
もに、入出力端子数を減少させて、周辺回路との接続を
容易にし、実装コストを下げる実装方法を提供すること
にある。The conventional technology has a problem that a multilayer wiring board is used to connect a large number of sensor chips, and the number of input terminals is increased, resulting in a significant increase in mounting cost. Therefore, the present invention solves such a problem, and an object thereof is to concentrate the input / output terminals at one place and reduce the number of the input / output terminals to facilitate the connection with the peripheral circuit. , Providing a mounting method that reduces the mounting cost.
本発明の密着型イメージセンサは、複数個のイメージセ
ンサチップを基板上に実装して構成される密着型イメー
ジセンサにおいて、前記複数個のイメージセンサチップ
のうちの少なくとも二つのイメージセンサチップに接続
される入出力端子が1ヶ所に集中して配置され、前記1
ヶ所に集中して配置された入出力端子のうちの少なくと
も一つの入出力端子が前記少なくとも二つのイメージセ
ンサチップに対して共通の入出力端子であることを特徴
とする。The contact image sensor of the present invention is a contact image sensor configured by mounting a plurality of image sensor chips on a substrate, and is connected to at least two image sensor chips of the plurality of image sensor chips. I / O terminals are arranged in one place and
It is characterized in that at least one of the input / output terminals arranged centrally in one place is a common input / output terminal for the at least two image sensor chips.
好ましくは、第1の方法として、少なくとも二つのイメ
ージセンサチップからなるイメージセンサチップ群の長
軸方向の両端近傍に設けられた端子を基板の配線パター
ンを介して1ヶ所に集中して配置された入出力端子に接
続し、加えて、クロック配線においては、イメージセン
サチップ群の長軸方向の一端近傍から正相クロックのダ
ミー配線を、他の一端近傍からは逆相クロックのダミー
配線を、それぞれイメージセンサチップ群の中央付近ま
で基板上に延在させて設ける。Preferably, as a first method, terminals provided in the vicinity of both ends in the long axis direction of an image sensor chip group composed of at least two image sensor chips are arranged in one place via a wiring pattern of a substrate. In addition to the input / output terminals, in the clock wiring, the dummy wiring for the positive phase clock is connected from one end in the long axis direction of the image sensor chip group, and the dummy wiring for the negative phase clock is connected from the other end. The image sensor chip group is provided so as to extend to the vicinity of the center on the substrate.
また、好ましくは、第2の方法として、少なくとも二つ
のイメージセンサチップのうちの隣接するイメージセン
サチップの接続端の周辺にそれぞれ設けられた端子間を
基板の配線パターンを介して接続する。Further, preferably, as a second method, terminals provided around the connection ends of adjacent image sensor chips of at least two image sensor chips are connected to each other via a wiring pattern of the substrate.
第3の方法として、第1の方法と第2の方法とを合用す
る。As the third method, the first method and the second method are used together.
[作用] 本発明においては、少なくとも二つのイメージセンサチ
ップに接続される入出力端子を1ヶ所に集中して配置す
るから、周辺回路との接続が容易となる。さらに、この
ように1ヶ所に集中して配置された入出力端子のうちの
少なくとも一つの入出力端子を少なくとも二つのイメー
ジセンサチップに対して共通の入出力端子とするから、
入出力端子数が減少する。その結果、基板を小さくでき
るとともに周辺回路との接続もより一層容易になる。[Operation] In the present invention, since the input / output terminals connected to at least two image sensor chips are arranged at one location in a concentrated manner, connection with peripheral circuits is facilitated. Further, since at least one input / output terminal among the input / output terminals centrally arranged in this way is used as a common input / output terminal for at least two image sensor chips,
The number of input / output terminals is reduced. As a result, the size of the board can be reduced, and connection with peripheral circuits is further facilitated.
本発明の上記の構成の第1の方法によれば、イメージセ
ンサチップ群の長軸方向の両端から配線するのでイメー
ジセンサチップの短軸方向の幅を短くできる。クロック
のダミー配線を設けることにより、密着型イメージセン
サのダイナミックレンジが減少しない。According to the first method of the above configuration of the present invention, wiring is performed from both ends in the major axis direction of the image sensor chip group, so that the width of the image sensor chip in the minor axis direction can be shortened. The provision of the clock dummy wiring does not reduce the dynamic range of the contact image sensor.
第2の方法によれば、隣接するイメージセンサチップ同
志で配線するので基板上の配線面積が減らせて、基板を
小さくできる。According to the second method, since the adjacent image sensor chips are wired together, the wiring area on the substrate can be reduced and the substrate can be made smaller.
第3の方法によれば、イメージセンサチップ群の長軸方
向の両端及隣接するイメージセンサチップ同志から配線
されるので、配線抵抗が下がり、より多数のイメージセ
ンサチップを実装して構成できる。According to the third method, wiring is performed from both ends of the image sensor chip group in the long axis direction and from adjacent image sensor chips, so that wiring resistance is reduced, and a larger number of image sensor chips can be mounted.
第1,2,5図は本発明の密着型イメージセンサの実装平面
図である。第3,4図は本発明の密着型イメージセンサに
用いるイメージセンサチップの平面図である。本実施例
では、まず、イメージセンサチップについて説明し、次
に密着型イメージセンサの実装について説明する。1, 2, and 5 are mounting plan views of the contact image sensor of the present invention. 3 and 4 are plan views of the image sensor chip used in the contact image sensor of the present invention. In this embodiment, first, the image sensor chip will be described, and then mounting of the contact image sensor will be described.
第3,4図において、102,104はイメージセンサチップ、10
6はパッド、107はフォトセンサアレイ、108は走査回
路、109は補助切断線である。本実施例においてはMOS型
のイメージセンサチップを例として説明する。106Dはビ
デオ出力端子であり、イメージセンサチップを補助切断
線109で切断してイメージセンサチップ同志を接続する
場合にビデオ信号の接続に用いる。106Fはビデオ出力端
子であり、補助切断線109を切断しない場合に用いる。In FIGS. 3 and 4, 102 and 104 are image sensor chips, and 10
6 is a pad, 107 is a photosensor array, 108 is a scanning circuit, and 109 is an auxiliary cutting line. In this embodiment, a MOS type image sensor chip will be described as an example. 106D is a video output terminal, which is used for connecting a video signal when the image sensor chip is cut along the auxiliary cutting line 109 and the image sensor chips are connected to each other. 106F is a video output terminal and is used when the auxiliary cutting line 109 is not cut.
106Eはスタートパルスまたはエンドパルス端子である。
106Gは補助切断線でイメージセンサチップを切断した場
合に用いる補助パッドである。イメージセンサチップ10
2と104の違いは補助パッド106Gが有るか、無いかであ
る。さらに詳しくは、補助パッド106Gが有るイメージセ
ンサチップ104の方がチップ幅が大きい。フォトセンサ
アレイ107は補助切断線109の近くまで配置され、補助切
断線109で切断してイメージセンサチップ同志を接続で
きるようにしている。走査回路108はパッド106E等を配
置するために、フォトセンサアレイ107よりも長さが短
い。106E is a start pulse or end pulse terminal.
106G is an auxiliary pad used when the image sensor chip is cut along the auxiliary cutting line. Image sensor chip 10
The difference between 2 and 104 is whether or not the auxiliary pad 106G is provided. More specifically, the image sensor chip 104 having the auxiliary pad 106G has a larger chip width. The photo sensor array 107 is arranged near the auxiliary cutting line 109, and is cut along the auxiliary cutting line 109 so that the image sensor chips can be connected to each other. The scanning circuit 108 is shorter than the photosensor array 107 because the pad 106E and the like are arranged.
第1図において1〜9は入力端子、101は基板、102A,10
2Bはイメージセンサチップ、103A,103Bはクロック配線
である。基板101はたとえばガラスのような透明基板に
厚膜印刷で配線パターン103を形成したものである。イ
メージセンサチップ102A,102Bはイメージセンサチップ1
02の左右の補助切断線109でそれぞれ片側だけ切断した
ものである。イメージセンサチップ102A,102Bは基板101
に固定され、ボンディングワイヤ105で電気的に接続さ
れる。入力端子1,9はシールド、103Cはシールド配線、
入力端子2はスタートパルス、103Eはスタートパルス配
線、入力端子3は正相クロック、103Aは正相クロック配
線、入力端子4は逆相クロック、103Bは逆相クロック配
線、入力端子5,6,7は電極、入力端子8はビデオ出力で
ある。第1図のような実装方法で問題となるのはイメー
ジセンサチップ上のビデオ出力配線へのクロックの飛び
込みである。In FIG. 1, 1 to 9 are input terminals, 101 is a substrate, and 102A and 10A.
2B is an image sensor chip, and 103A and 103B are clock wirings. The substrate 101 is a transparent substrate such as glass on which a wiring pattern 103 is formed by thick film printing. Image sensor chips 102A and 102B are image sensor chips 1
The auxiliary cutting lines 109 on the left and right of 02 are used to cut only one side. The image sensor chips 102A and 102B are the substrate 101.
, And electrically connected by a bonding wire 105. Input terminals 1 and 9 are shielded, 103C is shielded wiring,
Input terminal 2 is start pulse, 103E is start pulse wiring, input terminal 3 is positive phase clock wiring, 103A is positive phase clock wiring, input terminal 4 is negative phase clock wiring, 103B is negative phase clock wiring, input terminals 5, 6, 7 Is an electrode, and the input terminal 8 is a video output. A problem with the mounting method as shown in FIG. 1 is a clock jump into the video output wiring on the image sensor chip.
そこで本実施例においては第1図に示すように、イメー
ジセンサチップ102A側ではイメージセンサチップに近い
側から逆相、正相、逆相と、イメージセンサチップ102B
側では正相、逆相、正相とクロック配線103A,103Bを配
線して、ビデオ出力配線へのクロックの正相と逆相の飛
び込みのバランスを取っている。平面的に配線パターン
が構成できるので1層配線で良い。入力端子が1ヶ所に
集中されている。補助パッド106Gが不要なので、イメー
ジセンサチップ幅が小さい。Therefore, in this embodiment, as shown in FIG. 1, on the image sensor chip 102A side, from the side closer to the image sensor chip, the reverse phase, the normal phase, and the reverse phase, and the image sensor chip 102B.
On the side, the positive wiring, the negative wiring, and the positive wiring and the clock wirings 103A and 103B are wired to balance the jump of the positive and negative phases of the clock to the video output wiring. Since the wiring pattern can be configured in a plane, a single layer wiring is sufficient. Input terminals are concentrated in one place. Since the auxiliary pad 106G is unnecessary, the width of the image sensor chip is small.
第2図において、104A,104Bはイメージセンサチップで
ある。イメージセンサチップ104A,104Bは、イメージセ
ンサチップ104の左右の補助切断線109でそれぞれ片側だ
け切断したものである。イメージセンサチップ104Bはイ
メージセンサチップ104Aを介して電気的に接続される。
第1図の実施例に比較して、補助パッド106Gが必要なの
で、イメージセンサチップの幅が大きい、また、補助パ
ッド106G間の配線パターン103が短いので、基板101の幅
が小さい。In FIG. 2, 104A and 104B are image sensor chips. The image sensor chips 104A and 104B are obtained by cutting one side of each of the left and right auxiliary cutting lines 109 of the image sensor chip 104. The image sensor chip 104B is electrically connected via the image sensor chip 104A.
Compared with the embodiment of FIG. 1, since the auxiliary pad 106G is required, the width of the image sensor chip is large, and since the wiring pattern 103 between the auxiliary pads 106G is short, the width of the substrate 101 is small.
第5図において、イメージセンサチップ104C,104Dは、
イメージセンサチップ104の左右の補助切断線109でそれ
ぞれ両側切断したものである。第5図に明らかなよう
に、第1図,第2図の方式を合用したものである。多数
のイメージセンサチップを接続する場合に配線の抵抗が
下がって効果的である。In FIG. 5, the image sensor chips 104C and 104D are
The image sensor chip 104 is cut on both sides by auxiliary cutting lines 109 on the left and right. As is apparent from FIG. 5, the system of FIGS. 1 and 2 is applied. This is effective in reducing the resistance of wiring when connecting a large number of image sensor chips.
以上の述べたように本発明によれば次のような効果を有
する。As described above, the present invention has the following effects.
(1)少なくとも二つのイメージセンサチップに接続さ
れる入出力端子を1ヶ所に集中して配置するから、周辺
回路との接続が容易となる。さらに、このように1ヶ所
に集中して配置された入出力端子のうちの少なくとも一
つの入出力端子を少なくとも二つのイメージセンサチッ
プに対して共通の入出力端子とするから、入出力端子数
が減少する。その結果、基板を小さくできるとともに周
辺回路との接続もより一層容易になる。(1) Since the input / output terminals connected to at least two image sensor chips are arranged at one place in a concentrated manner, connection with peripheral circuits becomes easy. Furthermore, since at least one of the input / output terminals thus centrally arranged is a common input / output terminal for at least two image sensor chips, the number of input / output terminals is reduced. Decrease. As a result, the size of the board can be reduced, and connection with peripheral circuits is further facilitated.
(2)イメージセンサチップ群の長軸方向の両端から接
続するのでイメージセンサチップの幅を小さくすること
ができ、イメージセンサチップのコストが下がる。ま
た、クロックのダミー配線パターンを設けることによっ
て、密着型イメージセンサのダイナミックレンジが減少
しない。(2) Since the image sensor chip group is connected from both ends in the long axis direction, the width of the image sensor chip can be reduced, and the cost of the image sensor chip is reduced. In addition, the provision of the dummy wiring pattern for the clock does not reduce the dynamic range of the contact image sensor.
(3)隣接するイメージセンサチップの隣接端の周辺か
ら基板の配線パターンを介して接続するので、基板上の
配線面積が減らせて、基板を小さくでき、小型、軽量
化、コストが下がるという効果を有する。(3) Since the connection is made from the vicinity of the adjacent ends of the adjacent image sensor chips via the wiring pattern of the substrate, the wiring area on the substrate can be reduced, the substrate can be made smaller, and the size, weight and cost can be reduced. Have.
第1,2,5図は本発明の密着型イメージセンサの一実施例
を示す実装平面図である。 第3,4図は本発明の密着型イメージセンサの一実施例に
用いるイメージセンサチップの平面図である。 1〜9は入力端子、101は基板、102A,Bはイメージセン
サチップ、103は配線パターン、103A,Bはクロック配
線、104A,Bはイメージセンサチップである。1, 2, 5 are mounting plan views showing an embodiment of the contact image sensor of the present invention. 3 and 4 are plan views of an image sensor chip used in an embodiment of the contact image sensor of the present invention. 1 to 9 are input terminals, 101 is a substrate, 102A and B are image sensor chips, 103 is a wiring pattern, 103A and B are clock wirings, and 104A and B are image sensor chips.
Claims (3)
実装して構成される密着型イメージセンサにおいて、前
記複数個のイメージセンサチップのうちの少なくとも二
つのイメージセンサチップに接続される入出力端子が1
ヶ所に集中して配置され、前記1ヶ所に集中して配置さ
れた入出力端子のうちの少なくとも一つの入出力端子が
前記少なくとも二つのイメージセンサチップに対して共
通の入出力端子であることを特徴とする密着型イメージ
センサ。1. A contact-type image sensor configured by mounting a plurality of image sensor chips on a substrate, and an input / output terminal connected to at least two image sensor chips of the plurality of image sensor chips. Is 1
At least one of the input / output terminals centrally arranged at the one location is a common input / output terminal for the at least two image sensor chips. Characteristic of contact image sensor.
プからなるイメージセンサチップ群の長軸方向の両端近
傍に設けられた端子を前記基板の配線パターンを介して
前記1ヶ所に集中して配置された入出力端子に接続し、
加えて、クロック配線においては、前記イメージセンサ
チップ群の長軸方向の一端近傍から正相クロックのダミ
ー配線を、他の一端近傍からは逆相クロックのダミー配
線を、それぞれ前記イメージセンサチップ群の中央付近
まで前記基板上に延在させて設けたことを特徴とする特
許請求の範囲第1項記載の密着型イメージセンサ。2. Terminals provided in the vicinity of both ends in the long axis direction of the image sensor chip group consisting of the at least two image sensor chips are concentrated at the one place via the wiring pattern of the substrate. Connect to the output terminal,
In addition, in the clock wiring, a dummy wiring for a positive phase clock is provided near one end in the major axis direction of the image sensor chip group, and a dummy wiring for a negative phase clock is provided near the other end of the image sensor chip group. The contact type image sensor according to claim 1, wherein the contact type image sensor is provided so as to extend to the vicinity of the center on the substrate.
プのうちの隣接するイメージセンサチップの接続端の周
辺にそれぞれ設けられた端子間を前記基板の配線パター
ンを介して接続したことを特徴とする特許請求の範囲第
1項記載の密着型イメージセンサ。3. The terminals of the at least two image sensor chips, which are respectively provided around the connection ends of the adjacent image sensor chips, are connected to each other via a wiring pattern of the substrate. The contact image sensor according to item 1 above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283774A JPH0746719B2 (en) | 1985-12-17 | 1985-12-17 | Contact image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283774A JPH0746719B2 (en) | 1985-12-17 | 1985-12-17 | Contact image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62142349A JPS62142349A (en) | 1987-06-25 |
| JPH0746719B2 true JPH0746719B2 (en) | 1995-05-17 |
Family
ID=17669946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283774A Expired - Fee Related JPH0746719B2 (en) | 1985-12-17 | 1985-12-17 | Contact image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746719B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5844580B2 (en) | 2011-09-05 | 2016-01-20 | 浜松ホトニクス株式会社 | Solid-state image sensor and mounting structure of solid-state image sensor |
| JP2013149758A (en) | 2012-01-18 | 2013-08-01 | Canon Inc | Solid state image pickup device and method of manufacturing the same, and camera |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063957A (en) * | 1983-09-17 | 1985-04-12 | Toshiba Corp | Image sensor |
-
1985
- 1985-12-17 JP JP60283774A patent/JPH0746719B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62142349A (en) | 1987-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537014B2 (en) | Lead frame package for electronic devices | |
| JPH0746719B2 (en) | Contact image sensor | |
| EP0041844B1 (en) | Semiconductor integrated circuit devices | |
| JPH0481332B2 (en) | ||
| JPH0648715B2 (en) | Integrated circuit chip | |
| JP2911988B2 (en) | Semiconductor integrated circuit device | |
| JPH037973Y2 (en) | ||
| JPH0770666B2 (en) | Package for mounting integrated circuit devices | |
| JPS62213261A (en) | Long device array member | |
| JPH04199563A (en) | Package for semiconductor integrated circuit | |
| JP2682152B2 (en) | IC memory card | |
| JPS59175150A (en) | Mounting structure of electronic component | |
| JPH0618385Y2 (en) | Display device | |
| JPS63312661A (en) | Package for semiconductor device | |
| JP2523880B2 (en) | Contact image sensor | |
| JPS62191161A (en) | thermal recording head | |
| JP2558403Y2 (en) | Radiation detector | |
| JP2633721B2 (en) | Network type electronic components for surface mounting | |
| JPH0576783B2 (en) | ||
| JPH01289276A (en) | Semiconductor device | |
| JPH0346504Y2 (en) | ||
| JP2638059B2 (en) | Multilayer wiring board | |
| JPS62183155A (en) | Semiconductor integrated circuit | |
| JP3030879B2 (en) | IC memory card | |
| JPS62125638A (en) | Hybrid integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |