Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0748204B2 - Matrix calculation processing method - Google Patents
[go: Go Back, main page]

JPH0748204B2 - Matrix calculation processing method - Google Patents

Matrix calculation processing method

Info

Publication number
JPH0748204B2
JPH0748204B2 JP63171506A JP17150688A JPH0748204B2 JP H0748204 B2 JPH0748204 B2 JP H0748204B2 JP 63171506 A JP63171506 A JP 63171506A JP 17150688 A JP17150688 A JP 17150688A JP H0748204 B2 JPH0748204 B2 JP H0748204B2
Authority
JP
Japan
Prior art keywords
row
vector
matrix
pivot
accumulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63171506A
Other languages
Japanese (ja)
Other versions
JPH0221361A (en
Inventor
正憲 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63171506A priority Critical patent/JPH0748204B2/en
Publication of JPH0221361A publication Critical patent/JPH0221361A/en
Publication of JPH0748204B2 publication Critical patent/JPH0748204B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ベクトル計算機における行列演算をベクトル
アキュムレータを使用して高速に行う行列演算処理方法
に関する。
The present invention relates to a matrix calculation processing method for performing matrix calculation in a vector computer at high speed using a vector accumulator.

〔従来の技術〕[Conventional technology]

従来より、行列の逆行列の算出や、連立1次方程式の解
法としては例えば、山内二郎他著「電子計算機のための
数値計算法I」P7〜P22に示されるように掃き出し法
や、ガウスの消去法が、一般的に知られている。
Conventionally, as the calculation of the inverse matrix of a matrix and the method of solving simultaneous linear equations, for example, as shown in “Numerical calculation method I for electronic computer I” by Jiro Yamauchi et al. The elimination method is generally known.

逆行列の算出は、単位行列をEとすれば、A・X=Eと
なるXを求めればよく、それには、連立1次方程式AXj
=ej(XjはXの第j列、ejはEの第j列)をj=1,2,
…,nについて解けばよい。従って、以下の説明では、P
・X=Qを満たす、行列Xの算出について述べる。ここ
で、P,Qは、それぞれm行m列、m行n−m列の与えら
れた行列であり、Xは求めるべき、m行n−m列の行列
である。
The inverse matrix can be calculated by finding X such that A · X = E, where E is the unit matrix, and the simultaneous linear equations AX j
= E j (X j is the j-th column of X, e j is the j-th column of E), j = 1,2,
…, Solve for n. Therefore, in the following description, P
Calculation of matrix X that satisfies X = Q will be described. Here, P and Q are given matrices of m rows and m columns and m rows and n−m columns, respectively, and X is a matrix of m rows and n−m columns to be obtained.

掃き出し法では、 なる行列Aについて、 1)第k行をakkで割る。(akkをピボットと呼ぶ) 2)j=1,2,…,mに対し(ただしj=kを除く)、第j
行から第k行のajk倍を引く。
In the sweep method, For the matrix A, 1) divide the kth row by a kk . (A kk is called a pivot) 2) For j = 1,2, ..., m (except j = k), jth
Subtract a jk times the kth row from the row.

3)上記1),2)をk=1,2,…,mについて繰り返す。3) The above 1) and 2) are repeated for k = 1, 2, ..., M.

という計算を行う。Is calculated.

ガウスの消去法では、 1)j=k+1,…,mに対し、第j行から第k行のajk/a
kk倍を引く。
In the Gaussian elimination method, 1) For j = k + 1, ..., m, a jk / a from the jth row to the kth row
kk times.

(akkをピボットと呼ぶ) 2)上記1)をk=1,2,…,m−1について繰り返す。(A kk is called a pivot) 2) The above 1) is repeated for k = 1, 2, ..., M-1.

という計算を行う。Is calculated.

掃き出し法においても、ガウスの消去法においても、各
段階のピボット(akk)は、“0"であってはならない。
また、“0"でなくても、計算の途中で、ピボットが極め
て小さな値となることがある。このまま計算を続けるこ
とは、計算の精度上、好ましくない。
In both the sweeping method and the Gaussian elimination method, the pivot (a kk ) at each step must not be "0".
Even if the value is not "0", the pivot value may be extremely small during the calculation. Continuing the calculation as it is is not preferable in terms of calculation accuracy.

従って、従来より、ピボットの選択という操作が、必要
であった。
Therefore, conventionally, an operation of selecting a pivot has been required.

この操作は、例えばk回目のピボットを決定する際に、
akkを無条件にピボットにするのではなく、i=k,k+1,
…,mなるaikの中で、絶対値が最も大きなものを選択す
るものである。そして、その要素を含む行をピボット行
とし、第k行とピボット行との間で行の入れ換えを行っ
た後、計算を行う。
This operation, for example, when determining the kth pivot,
Instead of unconditionally pivoting a kk , i = k, k + 1,
Among a ik of m, the one with the largest absolute value is selected. Then, the row including the element is set as the pivot row, the rows are exchanged between the k-th row and the pivot row, and then the calculation is performed.

このような行列演算を高速に行うための計算機としてベ
クトル計算機がある。第6図は、このような従来の行列
演算処理方法を行うベクトル計算機の一例を、ブロック
図で示したものであり、図において、1は演算対象の行
列を記憶する主メモリ、2は演算処理を行う演算装置
(CPU)、3は複数のベクトルレジスタからなり、主メ
モリ1から演算の対象となる行列を読み出して、保持す
るベクトルアキュムレータ(VACC)である。
There is a vector computer as a computer for performing such matrix calculation at high speed. FIG. 6 is a block diagram showing an example of a vector computer that performs such a conventional matrix calculation processing method. In the figure, 1 is a main memory for storing a matrix to be calculated, and 2 is a calculation processing. An arithmetic unit (CPU) 3 for executing the above is a vector accumulator (VACC) which is composed of a plurality of vector registers and which reads out and holds a matrix to be operated from the main memory 1.

また、第7図は、特開昭62-138968号公報に示された、
このような従来の行列演算方法を行うベクトル計算機の
別の一例を示すブロック図であり、図において、5はス
カラ値の保持するスカラアキュムレータ(SACC)、6a,6
bは主メモリ1のデータをベクトルアキュムレータ3に
読み出すためのロードバス、7はベクトルアキュムレー
タ3のデータを主メモリに書き込むためのストアバス、
8は主メモリ1とベクトルアキュムレータ3およびスカ
ラアキュムレータ5との間でロードバス6a,6bやストア
バス7を介してデータのやり取りを行うための転送用ス
イッチング回路、9はベクトルアキュムレータ3および
スカラアキュムレータ5と演算装置2との間で演算デー
タのやり取りを行う演算用スイッチング回路である。な
お、図6と同じ番号は同じものを示す。
Further, FIG. 7 is shown in Japanese Patent Laid-Open No. 62-138968.
FIG. 8 is a block diagram showing another example of a vector computer that performs such a conventional matrix calculation method, in which reference numeral 5 denotes a scalar accumulator (SACC) for holding scalar values, 6a, 6a.
b is a load bus for reading the data of the main memory 1 to the vector accumulator 3, 7 is a store bus for writing the data of the vector accumulator 3 to the main memory,
8 is a transfer switching circuit for exchanging data between the main memory 1 and the vector accumulator 3 and the scalar accumulator 5 via the load buses 6a and 6b and the store bus 7, and 9 is the vector accumulator 3 and the scalar accumulator 5 Is a calculation switching circuit for exchanging calculation data between the calculation device 2 and the calculation device 2. The same numbers as in FIG. 6 indicate the same items.

ベクトルアキュムレータ3内のベクトルレジスタのデー
タを演算用スイッチング回路9を介して演算装置2で演
算する処理は、パイプラインにより高速で行われるの
で、行列演算処理は、初めに主メモリ1から行列データ
の行データをベクトルデータとしてベクトルアキュムレ
ータ3内のベクトルレジスタに取り込み、ベクトルデー
タの演算を演算装置2で行い、途中の演算結果をベクト
ルアキュムレータ3に書き戻し、最後に最終結果を主メ
モリ1に書き戻すことによって行われる。
Since the processing of calculating the data of the vector register in the vector accumulator 3 by the arithmetic unit 2 via the arithmetic switching circuit 9 is performed at a high speed by the pipeline, the matrix arithmetic processing is first performed from the main memory 1 to the matrix data. The row data is fetched as vector data into the vector register in the vector accumulator 3, the arithmetic operation of the vector data is performed by the arithmetic unit 2, the intermediate arithmetic result is written back to the vector accumulator 3, and finally the final result is written back to the main memory 1. Done by.

次に、第8図〜第10図のフローチャートに基づき、従来
の行列演算処理方法について説明する。なお、ここで
は、掃き出し法により、前述したP・X=Qの方程式を
解く場合を例にとって、説明する。
Next, a conventional matrix operation processing method will be described with reference to the flowcharts of FIGS. Here, a case will be described as an example where the above-described equation of P · X = Q is solved by the sweeping method.

第8図において、まず、演算の対象となる行列P・Qを
主メモリ1からベクトルアキュムレータ3にロードする
(ステップ81)。このとき、行列の行データをベクトル
データとして、ベクトルアキュムレータ3のベクトルレ
ジスタごとに対応させて、読み込む。次に、k=1と
し、(ステップ82)第9図に示すフローチャートに従っ
て、ピボット選択を行う(ステップ83)。第9図におい
て、ピボット選択は、まず、aik(i=k,k+1,…,m)の
中で絶対値が最大のものを選択し、ピボット値とする
(ステップ91)。このピボット値が“0"であれば、エラ
ーとなる(ステップ92)。次に、ピボット行の番号rk
kとを比較し(ステップ93)、rk=kであれば第8図の
フローへ戻り、rk≠kであれば、(ステップ94)第10図
に示すフローチャートに従って、行列のk行目とrk行目
を入れ換え、第8図のフローへ戻る。
In FIG. 8, first, the matrices P and Q to be operated are loaded from the main memory 1 into the vector accumulator 3 (step 81). At this time, the row data of the matrix is read as vector data in association with each vector register of the vector accumulator 3. Next, k = 1 is set (step 82), and the pivot is selected according to the flow chart shown in FIG. 9 (step 83). In FIG. 9, in the pivot selection, first, the one having the largest absolute value is selected from a ik (i = k, k + 1, ..., M), and is set as the pivot value (step 91). If this pivot value is "0", an error will occur (step 92). Next, the pivot row numbers r k and k are compared (step 93), and if r k = k, the process returns to the flow of FIG. 8, and if r k ≠ k (step 94), FIG. The k-th row and the r k-th row of the matrix are exchanged in accordance with the flowchart shown in, and the process returns to the flow of FIG.

第10図において、ベクトルアキュムレータ3に空きのベ
クトルレジスタの有無(ステップ101)によって、処理
方法が変わる。空きのレジスタがあれば、k行目の行デ
ータに対応するベクトルレジスタの内容を、空きレジス
タに転送し(ステップ102)、rk行目の行データに対応
するベクトルレジスタの内容をk行目の行データに対応
するベクトルレジスタに転送する(ステップ103)。次
に、空きレジスタに転送した元のk行目の行データを、
rk行目の行データに対応するベクトルレジスタに転送す
る(ステップ104)ことによって、k行目とrk行目の行
データの入れ換えが、ベクトルアキュムレータ3内のレ
ジスタ間の転送で行われる。
In FIG. 10, the processing method changes depending on the presence / absence of an empty vector register (step 101) in the vector accumulator 3. If there is an empty register, the contents of the vector register corresponding to the kth row data are transferred to the empty register (step 102), and the contents of the vector register corresponding to the r kth row data are transferred to the kth row. Data is transferred to the vector register corresponding to the row data (step 103). Next, the original kth row data transferred to the empty register is
By transferring to the vector register corresponding to the row data of the r k-th row (step 104), the row data of the k-th row and the row data of the r k-th row are exchanged by the transfer between the registers in the vector accumulator 3.

空きのレジスタがなければ、ステップ105〜107に示すよ
うに、主メモリ1内の空きエリアを使用して、行の入れ
換えを行う。この場合、主メモリへのアクセスを伴うの
で、ベクトル計算機の処理速度が落ちる。
If there is no empty register, the empty area in the main memory 1 is used to replace the rows as shown in steps 105 to 107. In this case, since the main memory is accessed, the processing speed of the vector computer decreases.

次に第8図に戻り、上記ステップ83のピボット選択が行
われると、ピボット行をピボット値で割る(ステップ8
4)。そして、ピボット行を除いた全ての行に対して掃
き出しを行う(ステップ85〜87)。上記掃き出し操作が
全て完了すれば、ベクトルアキュムレータ3の上の結果
を主メモリ1にストアして演算を終了する。
Next, returning to FIG. 8, when the pivot selection in step 83 is performed, the pivot row is divided by the pivot value (step 8
Four). Then, sweeping is performed on all the rows except the pivot row (steps 85 to 87). When all the sweep-out operations are completed, the result on the vector accumulator 3 is stored in the main memory 1 and the operation is completed.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

従来の方法によれば、ピボット選択の際に、各行毎に、
行の入れ換え操作が必要となる可能性がある。この操作
では、ベクトルアキュムレータ内の行データの交換を必
要とし、その行データ交換のたびにその処理時間が必要
となるという課題があった。
According to the conventional method, when selecting the pivot, for each row,
A line swap operation may be required. This operation has a problem that the row data in the vector accumulator needs to be exchanged and the processing time is required each time the row data is exchanged.

また、ベクトルアキュムレータは、一般に、数個(s
個)のベクトルレジスタから構成されており、行列の行
データをベクトルデータとして、ベクトルレジスタごと
に対応させて、パイプラインにより行列の高速演算を行
う場合、従来の方法のように行の入れ換え操作が必要に
なると、行列の行数がs−1行までであれば主メモリに
対するアクセスなしに行の入れ換えできるが、行列の行
数がs行であれば、行データ交換のたびに主メモリへの
アクセスが必要となり、処理性能が低下するという課題
があった。
In addition, the vector accumulator is generally several (s
When the matrix row data is used as vector data and each vector register is associated with the matrix to perform high-speed matrix operation, the row replacement operation is performed as in the conventional method. When necessary, if the number of rows of the matrix is up to s-1 rows, the rows can be exchanged without accessing the main memory. However, if the number of rows of the matrix is s rows, the rows are exchanged to the main memory every time row data is exchanged. There is a problem that access is required and processing performance is deteriorated.

本発明は、上記のような課題を解消するためになされた
もので、ベクトル計算機の演算処理能力を生かして、逆
行列演算もしくは、係数が等しい複数の連立1次方程式
を高速に処理できる行列演算処理方法を得ることを目的
とする。
The present invention has been made in order to solve the above problems, and utilizes the calculation processing capability of a vector computer to perform an inverse matrix calculation or a matrix calculation capable of processing a plurality of simultaneous linear equations having the same coefficient at high speed. The purpose is to obtain a treatment method.

〔課題を解決するための手段〕[Means for Solving the Problems]

本発明に係る行列演算処理方法は、ピボット選択の際
に、各行の行交換状態を記録しておくためのロウ・イン
デックステーブル(以下RIテーブルと呼ぶ)を作成する
ものである。
The matrix operation processing method according to the present invention creates a row index table (hereinafter referred to as RI table) for recording the row exchange state of each row when the pivot is selected.

〔作用〕[Action]

ピボット選択により、行の入れ換えの可能性が生じた場
合には、行の各要素を入れ換える代わりに、本発明にお
けるRIテーブルの入れ換え行に対応する行番号を入れ換
えておき、演算の最終段階で、RIテーブルを参照しなが
ら、ベクトルアキュムレータ内の結果を主メモリに格納
する。
By the pivot selection, when the possibility of row replacement occurs, instead of replacing each element of the row, the row number corresponding to the replacement row of the RI table in the present invention is replaced, in the final stage of the operation, The result in the vector accumulator is stored in the main memory while referring to the RI table.

〔発明の実施例〕Example of Invention

以下、この発明の一実施例を図について説明する。第1
図において、1は主メモリ、2は演算処理を行う演算装
置(CPU)、3は演算対象となる行列を保持するベクト
ルアキュムレータ、4は演算の対象となる行列と同じ行
数(m)からなり、ピボット選択により行の入れ換えの
必要性が生じた場合に実際の行を入れ換える代わりに、
対応する行の番号を入れ換えるためのRIテーブルであ
る。
An embodiment of the present invention will be described below with reference to the drawings. First
In the figure, 1 is a main memory, 2 is an arithmetic unit (CPU) for performing arithmetic processing, 3 is a vector accumulator holding a matrix to be operated, and 4 is the same number of rows (m) as the matrix to be operated. , Instead of swapping the actual rows when the pivot selection creates a need to swap rows,
It is an RI table for replacing the numbers of corresponding rows.

また、第2図は、RIテーブル4の行番号の入れ換えを示
す説明図、第3図〜第5図は、掃き出し法により、P・
X=Qを満たす行列Xを求める場合の、本発明のフロー
チャートである。
Further, FIG. 2 is an explanatory view showing the exchange of the row numbers of the RI table 4, and FIGS. 3 to 5 show P.
6 is a flowchart of the present invention for obtaining a matrix X that satisfies X = Q.

演算の対象となる行列、P,Qはそれぞれ主メモリ1から
ベクトルアキュムレータ3にロード(ステップ30)され
た後、第1回目のピボット選択を行う(ステップ31〜33
および第4図)。第1回目のピボット選択では、a11,a
21,…,am1の中で絶対値が最も大きな要素を選び出し、
その要素をピボットとし、その要素を含む行がピボット
行となる(ステップ41)。今、仮にar1がピボットに選
ばれとすれば、1行目とr行目の交換を行う必要がある
が、本発明では、実際の行の交換を行う代わりにRIテー
ブル4の1行目とr行目を交換する(ステップ44)。RI
テーブル4は、演算がはじまる前に、1行目から順に1,
2,…,r,…,mの値が初期設定されているから、1回目の
ピボット選択により、RIテーブル4の内容は、1行目か
ら順にr,2,…,1,…,mとなる。
The matrices to be operated, P and Q, are loaded from the main memory 1 into the vector accumulator 3 (step 30), and then the first pivot selection is performed (steps 31 to 33).
And FIG. 4). In the first pivot selection, a 11 , a
Select the element with the largest absolute value from 21 , ..., a m1 ,
The element is set as a pivot, and the row including the element becomes a pivot row (step 41). Now, if a r1 is selected as the pivot, it is necessary to exchange the first row and the r-th row, but in the present invention, instead of performing the actual row exchange, the first row of the RI table 4 is replaced. And the r-th row is exchanged (step 44). RI
Table 4 shows 1, in order from the first row, before the operation starts.
Since the values of 2, ..., r, ..., m are initially set, the contents of the RI table 4 are sequentially changed from the first row to r, 2, ..., 1, ..., m by the first pivot selection. Become.

2回目以降m−1回目までのピボット選択についても同
様で、第2図に示すようにk回目のピボット選択で、第
1行がピボット行となった場合には、RIテーブル4の第
1行目の内容R1と第k行目の内容Rkを入れ換える。
The same applies to the pivot selection from the second time to the m-1th time. When the first row becomes the pivot row in the kth pivot selection as shown in FIG. 2, the first row of the RI table 4 is selected. The contents R 1 of the eye and the contents R k of the kth row are exchanged.

このRIテーブル4を使用することにより、1回の行交換
で、n個の要素を交換しなければならなかったものが、
1要素の交換だけで済ませることができる。もしも、m
−1回のピボット選択で毎回行交換が必要となる場合に
は(m−1)・n回分の要素交換をしなくても済む。ま
た、RIテーブルをベクトルアキュムレータ3以外のエリ
アに設けているので、行交換のための空きベクトルレジ
スタをベクトルアキュムレータ3内に持つ必要がなく、
ベクトルアキュムレータ3内の全てのベクトルレジスタ
を行データの格納場所として使用できる。
By using this RI table 4, it is necessary to exchange n elements in one row exchange.
It can be done by exchanging only one element. What if m
-If the row exchange is required every time the pivot is selected once, it is not necessary to perform the element exchange for (m-1) · n times. Further, since the RI table is provided in the area other than the vector accumulator 3, it is not necessary to have an empty vector register for row exchange in the vector accumulator 3,
All vector registers in the vector accumulator 3 can be used as storage locations for row data.

ピボット選択と、ピボット行以外の全ての行に対する掃
き出しが、1〜m行について行われた後、ベクトルアキ
ュムレータ3には、行交換されないまま結果が残ってい
るため、RIテーブル4を参照しながら、正しい行順で主
メモリ1に処理結果をストアする(ステップ38)。即
ち、第5図に示すように、RIテーブル4のk行目にRk
入っていたとすれば、ベクトルアキュムレータ3内の行
列の第Rk行の要素群を主メモリ1内の行列の第k行目に
ストアする。
After the pivot selection and the sweep-out for all rows other than the pivot row have been performed for 1 to m rows, the vector accumulator 3 still has the result without row exchange, so referring to the RI table 4, The processing results are stored in the main memory 1 in the correct row order (step 38). That is, as shown in FIG. 5, if had entered the R k in the k-th row of the RI table 4, the element group of the R k rows of the matrix in the vector accumulator 3 matrix in the main memory 1 second Store at line k.

また、上記実施例では、掃き出し法を用いて、PX=Qを
満たすXを求める場合について説明したが、ガウスの消
去法や、その他、行列の行や列の入れ換え操作を要する
演算にも適用できる。
Further, in the above-described embodiment, the case where X that satisfies PX = Q is obtained by using the sweeping method has been described, but the present invention can be applied to the Gaussian elimination method and other operations that require a row or column exchange operation of a matrix. .

〔発明の効果〕〔The invention's effect〕

以上のように、この発明によれば、行の入れ換え状態を
示すRIテーブルを設置したために、行の入れ換え操作を
要する行列演算において、入れ換え行を構成する全要素
群を入れ換えなくて済み、RIテーブル内の1要素間を交
換するだけでよいため、演算時間が短縮され、高速な行
列演算が可能となる。また、RIテーブルをベクトルアキ
ュムレータ以外のエリアに設けているので、行列の行デ
ータをベクトルデータとして、ベクトルレジスタごとに
対応させて、パイプラインにより行列の高速演算を行う
場合、行交換のための空きベクトルレジスタをベクトル
アキュムレータ内に持つ必要がなく、ベクトルアキュム
レータ内の全てのベクトルレジスタを行データの格納場
所として使用できる。
As described above, according to the present invention, since the RI table indicating the row exchange state is installed, in the matrix operation requiring the row exchange operation, it is not necessary to exchange all the element groups forming the exchange row, and the RI table Since it is only necessary to exchange one element among the elements, the calculation time can be shortened and high-speed matrix calculation can be performed. In addition, since the RI table is provided in the area other than the vector accumulator, when the matrix row data is used as vector data and each vector register is made to correspond, and a high-speed matrix operation is performed by the pipeline, there is a space for row exchange. It is not necessary to have a vector register in the vector accumulator, and all vector registers in the vector accumulator can be used as storage locations for row data.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例による行列演算処理方法を示
すブロック図、第2図は本発明による、行交換状態を記
録するテーブルの説明図、第3図〜第5図は、本発明に
よる掃き出し法のフローチャート、第6図および第7図
は、従来の行列演算処理方法を行うベクトル計算機の構
成を示すブロック図、第8図〜第10図は、従来の方法に
よる掃き出し法のフローチャートである。 図中、1は主メモリ、2は演算装置、3はベクトルアキ
ュムレータ、4はRIテーブルを示す。 なお、図中、同一符号は、同一又は相当部分を示す。
FIG. 1 is a block diagram showing a matrix calculation processing method according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of a table for recording a row exchange state according to the present invention, and FIGS. 6 and 7 are block diagrams showing the configuration of a vector computer for performing a conventional matrix calculation processing method, and FIGS. 8 to 10 are flowcharts of the sweeping method by the conventional method. is there. In the figure, 1 is a main memory, 2 is an arithmetic unit, 3 is a vector accumulator, and 4 is an RI table. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】主メモリと、主メモリから読み出した行列
の要素データを保持するベクトルアキュムレータと、行
列の演算を行う演算装置とを備えたベクトル計算機によ
る行列演算処理方法において、行または列の交換状態を
記録するテーブルを設け、行または列の交換を行う場合
は、上記ベクトルアキュムレータの要素データを交換す
る代わりに、交換する行または列に対応する数値を上記
テーブルに記録し、演算後のベクトルアキュムレータの
要素データを、上記テーブルの記録に従って読み換え、
本来の行または列の順に主メモリに書き出すことを特徴
とする行列演算処理方法。
1. A matrix operation processing method by a vector computer including a main memory, a vector accumulator for holding element data of a matrix read from the main memory, and an operation device for operating a matrix, in which row or column is exchanged. When a table for recording the state is provided and rows or columns are exchanged, instead of exchanging the element data of the above vector accumulator, the numerical value corresponding to the row or column to be exchanged is recorded in the above table, and the vector after the operation is calculated. Replace the element data of the accumulator according to the record in the above table,
A matrix operation processing method characterized in that the original rows or columns are written in the main memory.
JP63171506A 1988-07-08 1988-07-08 Matrix calculation processing method Expired - Lifetime JPH0748204B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63171506A JPH0748204B2 (en) 1988-07-08 1988-07-08 Matrix calculation processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63171506A JPH0748204B2 (en) 1988-07-08 1988-07-08 Matrix calculation processing method

Publications (2)

Publication Number Publication Date
JPH0221361A JPH0221361A (en) 1990-01-24
JPH0748204B2 true JPH0748204B2 (en) 1995-05-24

Family

ID=15924375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63171506A Expired - Lifetime JPH0748204B2 (en) 1988-07-08 1988-07-08 Matrix calculation processing method

Country Status (1)

Country Link
JP (1) JPH0748204B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085619A (en) 2004-09-17 2006-03-30 Fujitsu Ltd Program for solving simultaneous linear equations with band coefficient matrix

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035704B2 (en) * 1978-09-29 1985-08-16 富士通株式会社 Fourier transform processing method

Also Published As

Publication number Publication date
JPH0221361A (en) 1990-01-24

Similar Documents

Publication Publication Date Title
US3781812A (en) Addressing system responsive to a transfer vector for accessing a memory
CA1104261A (en) Method and apparatus to test address formulation in an advanced computer system
US6381686B1 (en) Parallel processor comprising multiple sub-banks to which access requests are bypassed from a request queue when corresponding page faults are generated
JPH01500377A (en) Apparatus and method for providing a cache memory unit with write operations that utilize two system clock cycles
US6295534B1 (en) Apparatus for maintaining an ordered list
US5408628A (en) Solid state recorder with flexible width data bus utilizing lock mapping and error correction and detection circuits
US3737871A (en) Stack register renamer
JPH0282330A (en) Move out system
JPH0748204B2 (en) Matrix calculation processing method
US12339980B2 (en) Data replacement apparatus, data replacement method, and program
JPH05324700A (en) Matrix multiplication device
JP2636485B2 (en) Cache storage
JPS6150359B2 (en)
US4125879A (en) Double ended stack computer store
JPH0520350A (en) Vector processing device
JPS5928289A (en) Buffer storage controlling system
JPH02136946A (en) Cache memory control circuit
JPS6058503B2 (en) Data processing control method
JPH061449B2 (en) Image memory for image editing
SU864336A1 (en) Logic storage
KR830000265B1 (en) Information processing device
JP2576589B2 (en) Virtual storage access control method
JPS6019258A (en) Memory
JP3564173B2 (en) Access device for relative knitting files
JPH1021053A (en) Data processing device