JPH0748411B2 - 混成集積回路の機能トリミング方法 - Google Patents
混成集積回路の機能トリミング方法Info
- Publication number
- JPH0748411B2 JPH0748411B2 JP63033462A JP3346288A JPH0748411B2 JP H0748411 B2 JPH0748411 B2 JP H0748411B2 JP 63033462 A JP63033462 A JP 63033462A JP 3346288 A JP3346288 A JP 3346288A JP H0748411 B2 JPH0748411 B2 JP H0748411B2
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- circuit
- chip resistor
- chip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は配線基板上に抵抗素子を含む各種回路部品を
実装して成る混成集積回路を対象に、その回路特性の調
整を行う抵抗の機能トリミング方法に関する。
実装して成る混成集積回路を対象に、その回路特性の調
整を行う抵抗の機能トリミング方法に関する。
この種の混成集積回路では、個々の素子の特性バラツキ
が原因で所望の電気的特性の得られないことがある。こ
の場合には混成集積回路を組立てた状態でその回路の電
気的特性を測定しながら抵抗素子の抵抗値を調整して回
路特性が所望値となるようにする機能トリミング方法が
一般に実施されている。
が原因で所望の電気的特性の得られないことがある。こ
の場合には混成集積回路を組立てた状態でその回路の電
気的特性を測定しながら抵抗素子の抵抗値を調整して回
路特性が所望値となるようにする機能トリミング方法が
一般に実施されている。
かかる機能トリミング方法は、配線基板上に各種電子部
品を実装して混成集積回路を組立てた状態でサンドトリ
マ，レーザトリマ等のトリミング装置により、抵抗素子
を直接トリミングする方法で実施されている。
品を実装して混成集積回路を組立てた状態でサンドトリ
マ，レーザトリマ等のトリミング装置により、抵抗素子
を直接トリミングする方法で実施されている。
次に配線基板として絶縁金属基板を用い，かつ抵抗素子
としてチップ抵抗体を基板上に実装して成る混成集積回
路を例に、従来実施されている機能トリミング方法を第
３図，第４図により説明する。図において、１は金属ベ
ース２に樹脂絶縁層３を被着した構造の絶縁金属基板、
４は基板面上に形成した銅箔等の導体パターン、５は基
板上の所定位置に搭載して導体パターン４にはんだ接合
したチップ抵抗体である。なおチップ抵抗体５は周知の
ようにセラミック材等の本体ベース51の上面に厚膜抵抗
52を被着してその両端に電極53を取付けて成るものであ
り、厚膜抵抗52を上に向けて基板１の上に搭載し、この
状態で導体パターン４と電極53との間がはんだ６でリフ
ローはんだ付けされている。
としてチップ抵抗体を基板上に実装して成る混成集積回
路を例に、従来実施されている機能トリミング方法を第
３図，第４図により説明する。図において、１は金属ベ
ース２に樹脂絶縁層３を被着した構造の絶縁金属基板、
４は基板面上に形成した銅箔等の導体パターン、５は基
板上の所定位置に搭載して導体パターン４にはんだ接合
したチップ抵抗体である。なおチップ抵抗体５は周知の
ようにセラミック材等の本体ベース51の上面に厚膜抵抗
52を被着してその両端に電極53を取付けて成るものであ
り、厚膜抵抗52を上に向けて基板１の上に搭載し、この
状態で導体パターン４と電極53との間がはんだ６でリフ
ローはんだ付けされている。
かかるチップ抵抗体５に対する機能トリミングは次のよ
うにして行われる。すなわちチップ抵抗体５の側縁にト
リミング開始地点（第４図における鎖線Ａ）を定め、こ
の地点に位置を合わせてサンドトリマ等のトリミング装
置７のノズル71を初期設定し、ここからサンドブラスト
を行いながらノズル71を矢印Ｐ方向に移動走査して厚膜
抵抗52を切削してその膜面に切込部54を形成する。なお
この場合のトリミング量は回路の電気的特性をモニタリ
ングしながら行い、混成集積回路の回路特性が所望値と
なるように抵抗値を調整する。
うにして行われる。すなわちチップ抵抗体５の側縁にト
リミング開始地点（第４図における鎖線Ａ）を定め、こ
の地点に位置を合わせてサンドトリマ等のトリミング装
置７のノズル71を初期設定し、ここからサンドブラスト
を行いながらノズル71を矢印Ｐ方向に移動走査して厚膜
抵抗52を切削してその膜面に切込部54を形成する。なお
この場合のトリミング量は回路の電気的特性をモニタリ
ングしながら行い、混成集積回路の回路特性が所望値と
なるように抵抗値を調整する。
ところで上記した従来の機能トリミング方法では次記の
ような不具合が発生する。すなわち配線基板がセラミッ
ク基板のように堅牢な材質のベース板上に導体パターン
を直接形成した片面のセラミック基板では問題となるこ
とがないが、絶縁金属基板，銅張積層基板，セラミック
基板上に樹脂絶縁層を介して複数層の導体パターンを形
成した多層配線基板のように材質的に強度の弱い絶縁層
を有する配線基板上に実装された抵抗素子に先記のよう
に機能トリミングを施すと、トリミング開始地点となる
チップ抵抗体５の側方部では基板側の絶縁層３がトリミ
ング作用を受けて一緒に切削されて該部分に符号Ｑで示
すように開溝が生じ、結果として配線基板の絶縁耐力が
損なわれるようになる。このような問題は図示例の絶縁
金属基板のみならず、樹脂配線基板のような銅張積層基
板に付いても同様であって基板自身の強度に欠損を与え
る他、特に両面配線基板，多層配線基板では導体パター
ン相互間に所要の絶縁耐力が確保できず致命的なダメー
ジとなる。
ような不具合が発生する。すなわち配線基板がセラミッ
ク基板のように堅牢な材質のベース板上に導体パターン
を直接形成した片面のセラミック基板では問題となるこ
とがないが、絶縁金属基板，銅張積層基板，セラミック
基板上に樹脂絶縁層を介して複数層の導体パターンを形
成した多層配線基板のように材質的に強度の弱い絶縁層
を有する配線基板上に実装された抵抗素子に先記のよう
に機能トリミングを施すと、トリミング開始地点となる
チップ抵抗体５の側方部では基板側の絶縁層３がトリミ
ング作用を受けて一緒に切削されて該部分に符号Ｑで示
すように開溝が生じ、結果として配線基板の絶縁耐力が
損なわれるようになる。このような問題は図示例の絶縁
金属基板のみならず、樹脂配線基板のような銅張積層基
板に付いても同様であって基板自身の強度に欠損を与え
る他、特に両面配線基板，多層配線基板では導体パター
ン相互間に所要の絶縁耐力が確保できず致命的なダメー
ジとなる。
この発明は上記の点にかんがみ成されたものであり、そ
の目的は配線基板の種類に制約を受けず、配線基板に何
等の損傷ダメージを与えることなしに安全に機能トリミ
ングが実施できるようにした混成集積回路の機能トリミ
ング方法を提供することにある。
の目的は配線基板の種類に制約を受けず、配線基板に何
等の損傷ダメージを与えることなしに安全に機能トリミ
ングが実施できるようにした混成集積回路の機能トリミ
ング方法を提供することにある。
上記課題を解決するために、この発明の方法において
は、配線基板上における抵抗素子の実装箇所に複数個の
チップ抵抗体が横一列に連なったチップ抵抗アレイを搭
載してそのうちの１個を回路に接続し、かつ該チップ抵
抗アレイのうち回路に接続されたチップ抵抗体に並設す
る接続されないダミーのチップ抵抗体の領域上にトリミ
ング装置のトリミング開始地点を設定した上で回路に接
続されたチップ抵抗体に対するトリミングを行うように
したものである。
は、配線基板上における抵抗素子の実装箇所に複数個の
チップ抵抗体が横一列に連なったチップ抵抗アレイを搭
載してそのうちの１個を回路に接続し、かつ該チップ抵
抗アレイのうち回路に接続されたチップ抵抗体に並設す
る接続されないダミーのチップ抵抗体の領域上にトリミ
ング装置のトリミング開始地点を設定した上で回路に接
続されたチップ抵抗体に対するトリミングを行うように
したものである。
上記方法のように、配線基板上に搭載したチップ抵抗ア
レイに対し回路に接続されてないダミー側のチップ抵抗
体の領域上にトリミング開始地点を設定してトリミング
を行うことにより、このダミー側のチップ抵抗体の本体
ベースがその背後に位置する配線基板に対して遮へい体
としての役目を果たし、配線基板の絶縁層をトリミング
作用から安全に保護することができる。
レイに対し回路に接続されてないダミー側のチップ抵抗
体の領域上にトリミング開始地点を設定してトリミング
を行うことにより、このダミー側のチップ抵抗体の本体
ベースがその背後に位置する配線基板に対して遮へい体
としての役目を果たし、配線基板の絶縁層をトリミング
作用から安全に保護することができる。
なお前記チップ抵抗アレイは、多数個取り方式で製作さ
れたチップ抵抗体を１個ずつ個片に切り離さずに、例え
ば２個分のチップ抵抗体を連ねたままブレークして得た
ものである。このため、チップ抵抗アレイとして、汎用
のチップ抵抗体を用いることができ、かつ同じチップ抵
抗体なので、どちらを回路に接続してもよく、向きが逆
になっても問題ないため、実装が容易である。
れたチップ抵抗体を１個ずつ個片に切り離さずに、例え
ば２個分のチップ抵抗体を連ねたままブレークして得た
ものである。このため、チップ抵抗アレイとして、汎用
のチップ抵抗体を用いることができ、かつ同じチップ抵
抗体なので、どちらを回路に接続してもよく、向きが逆
になっても問題ないため、実装が容易である。
第１図，第２図は本発明の実施例による機能トリミング
の作業状態図を示すものであり、第３図，第４図に対応
する同一部材には同じ符号が付してある。
の作業状態図を示すものであり、第３図，第４図に対応
する同一部材には同じ符号が付してある。
すなわちこの発明により、チップ抵抗体として１個ずつ
個片にブレークせずに２個分のチップ抵抗体が横に連な
ったチップ抵抗アレイ50を配線基板１上における所定の
実装箇所に搭載し、ここで右側に並ぶチップ抵抗体はダ
ミーとして導体パターン４に接続せずに遊ばして置き、
左側のチップ抵抗体を導体パターン４にはんだ付け接合
して回路に組込む。
個片にブレークせずに２個分のチップ抵抗体が横に連な
ったチップ抵抗アレイ50を配線基板１上における所定の
実装箇所に搭載し、ここで右側に並ぶチップ抵抗体はダ
ミーとして導体パターン４に接続せずに遊ばして置き、
左側のチップ抵抗体を導体パターン４にはんだ付け接合
して回路に組込む。
かかる回路の組立状態で抵抗の機能トリミングを行うに
は、まずトリミング装置７の先端ノズル71のトリミング
開始地点を鎖線Ａで示すように右側に並ぶダミー側チッ
プ抵抗体の面域上に設定し、ここからノズル71を矢印Ｐ
方向に移動走査して回路に接続された左側のチップ抵抗
体に対しその厚膜抵抗52を切削して必要な量だけトリミ
ングする。なおこのトリミング開始地点ではダミー側の
チップ抵抗体が同時にトリミング作用を受けることにな
るが、このトリミング分は混成集積回路の回路特性には
何等の影響を及ぼすことはない。しかもダミー側のチッ
プ抵抗体領域の本ベース51自身がその背後に位置する配
線基板１の絶縁層３に対する遮へい体としての役目を果
たすので、配線基板側の絶縁層３に損傷を与えることな
く安全に機能トリミングを遂行することができる。
は、まずトリミング装置７の先端ノズル71のトリミング
開始地点を鎖線Ａで示すように右側に並ぶダミー側チッ
プ抵抗体の面域上に設定し、ここからノズル71を矢印Ｐ
方向に移動走査して回路に接続された左側のチップ抵抗
体に対しその厚膜抵抗52を切削して必要な量だけトリミ
ングする。なおこのトリミング開始地点ではダミー側の
チップ抵抗体が同時にトリミング作用を受けることにな
るが、このトリミング分は混成集積回路の回路特性には
何等の影響を及ぼすことはない。しかもダミー側のチッ
プ抵抗体領域の本ベース51自身がその背後に位置する配
線基板１の絶縁層３に対する遮へい体としての役目を果
たすので、配線基板側の絶縁層３に損傷を与えることな
く安全に機能トリミングを遂行することができる。
なお図示実施例は配線基板１として絶縁金属基板を採用
した例を示したが、これに限定されるものではなく配線
基板として樹脂，その他の絶縁材料の基板に導体パター
ンを形成した片面，両面，多層の銅張積層基板，さらに
は多層セラミック基板に付いても同様に実施できること
は勿論である。
した例を示したが、これに限定されるものではなく配線
基板として樹脂，その他の絶縁材料の基板に導体パター
ンを形成した片面，両面，多層の銅張積層基板，さらに
は多層セラミック基板に付いても同様に実施できること
は勿論である。
以上述べたようにこの発明によれば、配線基板上におけ
る抵抗素子の実装箇所に複数個のチップ抵抗体が横一列
に連なったチップ抵抗アレイを搭載してそのうちの１個
を回路に接続し、かつ該チップ抵抗アレイのうち回路に
接続されたチップ抵抗体に並設する接続されないダミー
のチップ抵抗体の領域上にトリミング装置のトリミング
開始地点を設定した上で回路に接続されたチップ抵抗体
に対するトリミングを行うことにより、チップ抵抗アレ
イにおけるダミー側のチップ抵抗体がその背後に位置す
る配線基板に対する遮へい体の役目を果たし、混成集積
回路の回路組立後に実施する機能トリミング工程で配線
基板の絶縁層に損傷ダメージを与えることなく、したが
って配線基板の強度，絶縁耐力を損なうことなしに機能
トリミングを安全に遂行できる効果が得られる。また、
チップ抵抗アレイとして、ファンクショントリミング専
用の抵抗体でなく、汎用のチップ抵抗体を用いることが
でき、かつ同じチップ抵抗体を用いるので、どちらを回
路に接続してもよく、向きが逆になっても問題ないた
め、実装が容易である。そして、チップ抵抗アレイの向
きが逆になってもよいため、トリミング開始地点のダミ
ーのチップ抵抗体と回路に接続されたチップ抵抗体だけ
あればよいので、無駄なスペースが必要なく、スペース
ファクタが良い。
る抵抗素子の実装箇所に複数個のチップ抵抗体が横一列
に連なったチップ抵抗アレイを搭載してそのうちの１個
を回路に接続し、かつ該チップ抵抗アレイのうち回路に
接続されたチップ抵抗体に並設する接続されないダミー
のチップ抵抗体の領域上にトリミング装置のトリミング
開始地点を設定した上で回路に接続されたチップ抵抗体
に対するトリミングを行うことにより、チップ抵抗アレ
イにおけるダミー側のチップ抵抗体がその背後に位置す
る配線基板に対する遮へい体の役目を果たし、混成集積
回路の回路組立後に実施する機能トリミング工程で配線
基板の絶縁層に損傷ダメージを与えることなく、したが
って配線基板の強度，絶縁耐力を損なうことなしに機能
トリミングを安全に遂行できる効果が得られる。また、
チップ抵抗アレイとして、ファンクショントリミング専
用の抵抗体でなく、汎用のチップ抵抗体を用いることが
でき、かつ同じチップ抵抗体を用いるので、どちらを回
路に接続してもよく、向きが逆になっても問題ないた
め、実装が容易である。そして、チップ抵抗アレイの向
きが逆になってもよいため、トリミング開始地点のダミ
ーのチップ抵抗体と回路に接続されたチップ抵抗体だけ
あればよいので、無駄なスペースが必要なく、スペース
ファクタが良い。
第１図，第２図は本発明の方法による機能トリミングの
作業状態を示した混成集積回路の要部側面図，および同
平面図、第３図，第４図はそれぞれ第１図，第２図に対
応する従来の機能トリミング作業状態図である。各図に
おいて、 1:配線基板、4:導体パターン、50:チップ抵抗アレイ、5
1:本体ベース、52:厚膜抵抗、53:電極、7:トリミング装
置、71:ノズル、A:トリミングのスタート位置、P:トリ
ミング走査方向。
作業状態を示した混成集積回路の要部側面図，および同
平面図、第３図，第４図はそれぞれ第１図，第２図に対
応する従来の機能トリミング作業状態図である。各図に
おいて、 1:配線基板、4:導体パターン、50:チップ抵抗アレイ、5
1:本体ベース、52:厚膜抵抗、53:電極、7:トリミング装
置、71:ノズル、A:トリミングのスタート位置、P:トリ
ミング走査方向。
Claims (1)
- 【請求項１】配線基板上に抵抗素子を含む回路を構成し
た混成集積回路に対する機能トリミング方法であって、
配線基板上における前記抵抗素子の実装箇所に複数個の
チップ抵抗体が横一列に連なったチップ抵抗アレイを搭
載してそのうちの１個を回路に接続し、かつ該チップ抵
抗アレイのうち回路に接続されたチップ抵抗体に並設す
る接続されないダミーのチップ抵抗体の領域上にトリミ
ング装置のトリミング開始地点を設定した上で回路に接
続されたチップ抵抗体に対するトリミングを行うことを
特徴とする混成集積回路の機能トリミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033462A JPH0748411B2 (ja) | 1987-10-23 | 1988-02-16 | 混成集積回路の機能トリミング方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-267684 | 1987-10-23 | ||
| JP26768487 | 1987-10-23 | ||
| JP63033462A JPH0748411B2 (ja) | 1987-10-23 | 1988-02-16 | 混成集積回路の機能トリミング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194301A JPH01194301A (ja) | 1989-08-04 |
| JPH0748411B2 true JPH0748411B2 (ja) | 1995-05-24 |
Family
ID=26372163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63033462A Expired - Lifetime JPH0748411B2 (ja) | 1987-10-23 | 1988-02-16 | 混成集積回路の機能トリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748411B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041074U (ja) * | 1983-08-26 | 1985-03-23 | 日本ビクター株式会社 | チツプ抵抗を搭載したプリント基板 |
-
1988
- 1988-02-16 JP JP63033462A patent/JPH0748411B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194301A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4681656A (en) | IC carrier system | |
| US4438561A (en) | Method of reworking printed circuit boards | |
| JPH0440878B2 (ja) | ||
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| US5083237A (en) | Electronic parts and electronic device incorporating the same | |
| JPH0748411B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JP3599487B2 (ja) | フレキシブルプリント基板 | |
| JPH0787259B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JPH0342693Y2 (ja) | ||
| JP2004327605A (ja) | プリント基板の接続構造 | |
| JPS6364079B2 (ja) | ||
| US7105911B2 (en) | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate | |
| JP3263863B2 (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 | |
| JPS6320081Y2 (ja) | ||
| KR890002494Y1 (ko) | 칩저항을 탑재한 프린트 기판 | |
| JPH01194302A (ja) | 混成集積回路の機能トリミング方法 | |
| JPS6223478B2 (ja) | ||
| JPH03283484A (ja) | 大電流回路基板 | |
| JPH077133U (ja) | コンデンサブロック素子及びディレイライン | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JPS59106176A (ja) | プリント基板 | |
| JPH027482Y2 (ja) | ||
| JPS6314490A (ja) | プリント配線板およびその製造方法 |