Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0750461B2 - バス切替方式 - Google Patents
[go: Go Back, main page]

JPH0750461B2 - バス切替方式 - Google Patents

バス切替方式

Info

Publication number
JPH0750461B2
JPH0750461B2 JP1365687A JP1365687A JPH0750461B2 JP H0750461 B2 JPH0750461 B2 JP H0750461B2 JP 1365687 A JP1365687 A JP 1365687A JP 1365687 A JP1365687 A JP 1365687A JP H0750461 B2 JPH0750461 B2 JP H0750461B2
Authority
JP
Japan
Prior art keywords
bus switching
bus
signal
unit
switching control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1365687A
Other languages
English (en)
Other versions
JPS63181070A (ja
Inventor
文夫 安達
浩 小谷野
斉 仲沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1365687A priority Critical patent/JPH0750461B2/ja
Publication of JPS63181070A publication Critical patent/JPS63181070A/ja
Publication of JPH0750461B2 publication Critical patent/JPH0750461B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 (1)発明の属する技術分野 本発明は,複数の処理装置が複数のバスで接続されたシ
ステムにおいて,バスの切替信号及び切替完了信号を送
受して,バスの切り替えを実施するバス切替方式に関す
る。
従来の技術 第3図は,この種のバス切り替えを行うバス切替制御装
置と複数の処理装置とからなるシステムの構成例であ
り,10はバス切替制御装置,20はバス,30は処理装置,11は
バス切替完了信号を受信する受信バッファである。従来
の場合,バス切替制御装置10から複数の処理装置30にバ
ス切替信号を一斉に送出してバスの切り替えを指示し,
処理装置30側でバスの切り替えを行った後,バス切替完
了信号をバス切替制御装置10へ返送することにより,バ
スの切り替えを実施する。このような従来の方式では,
バス切替信号を送出すると,複数の処理装置30からバス
切替完了信号が一斉に送出されることがあって,バス切
替制御装置10の受信バッファ11でバス切替完了信号を全
て受信できない場合が生ずる。このために,受信バッフ
ァを多面に設けなければならずハード量が増加する欠点
があった。あるいはこの欠点を補うため,処理装置30で
バス切替完了信号を再送するとか,あるいはバス切替制
御装置10においてバス切替信号を再送するなどの方式が
考慮されるが,いずれも処理が複雑になる欠点があっ
た。
(3)発明の目的 本発明は,バス切替信号を一斉に送出し,バス切替完了
信号によりバスの切り替えを確認するバス切替方式にお
いて,バスの切り替えを速やかに行うとともにバス切替
完了信号の集中を防止したバス切替手段を提供すること
にある。
(4)発明の構成 (4-1)発明の特徴と従来の技術との差異 本発明は,処理装置においてバス切替信号を受信してバ
ス切り替えを行った後,遅延情報によりバス切替完了信
号の送出を遅延させるバス切替方式をとるものであり,
第1の実施例は遅延情報をあらかじめ処理装置毎に格納
する手段を設けており,第2の実施例は上記処理装置毎
に遅延情報を用意する態様の1つとして処理装置毎に定
まるアドレス情報を遅延情報として用いている。
従来のバス切替方式では,バス切替完了信号を遅延させ
て送出する手段を持たず,バス切り替えが完了すると直
ちにバス切替完了信号を送出するため,バス切替制御装
置にバス切替完了信号が集中する可能性が生じていたの
に対し,本発明では,処理装置毎に異なる遅延情報を基
にバス切替完了信号が遅延されて送出されるため,バス
切替完了信号が集中しない点が異なっている。
(4-2)実施例 第1図は本発明における第1の実施例(特許請求の範囲
第(1)項記載に対応する構成)を説明するための構成
例を示すものであり,バスが2本であって,その一つを
現用,他の一つを予備として用いると共に,バス切替信
号を,通常の信号と同一のバスを使用して転送する場合
の構成例を示している。第1図において,複数の処理装
置30とバス切替制御装置10とはバス20により接続されて
いる。31はバス切替部であり,32はバス切替制御部であ
り,36は遅延情報を格納するレジスタであり,35は処理部
である。レジスタ36には処理装置毎に異なった値の遅延
情報を格納しておく。33は通常の信号とバス切替信号と
の識別やバス切替制御部32および処理部35への振り分け
機能を有する信号受信部であり,34は信号送信部であ
る。バス切替部31は,通常は2本のどちらのバスからで
も信号を受信し,信号受信部33へ受信した信号を転送す
るとともに,信号送信部34からの信号をバス切替制御部
32からの制御信号で指定された側のバス20へ送出する。
また,バス切替部31は,バス切替制御部32からのバス切
り離し制御信号を受けると,指定されたバスからの信号
だけを受信して信号受信部33へ信号を転送するととも
に,信号送信部34からの信号をバス切替制御部32から指
定された側のバスに送信する。さらに,バス切替部31
は,バス切替制御部32からの制御信号により,2本のバス
のどちらからでも信号を受信し,信号を信号受信部33へ
転送する通常の接続モードとなる。
次に本構成による通常の信号を送受する場合の動作につ
いて説明する。バス20からの通常信号は,バス切替部31
の機能により信号受信部33へ転送され,信号受信部33の
信号振り分け機能により処理部35へ転送される。また,
処理部35から送信する通常の信号は,信号送信部34を経
由し,バス切替部31の機能によりバス切替制御部32から
指定されている側のバスへ送出される。
次に,バス切替信号を受信した場合の動作について説明
する。バス20から受信したバス切替信号は,バス切替部
31の機能によりどのバスから受信しても信号受信部33に
転送される。バス切替信号は信号受信部33の信号振り分
け機能によりバス切替制御部32へ転送される。バス切替
制御部32はバス切替信号を受信すると,バス切替部31に
制御信号を送出してバスの切り替えを行わせるととも
に,レジスタ36の内容を読み出し,その値から定まる時
間が経過した時点で,バス切替完了信号を信号送信部34
とバス切替部31とを介してバス20へ送出する。このと
き,バス切替部31にバスを切り替える制御信号が既に送
出されているから,バス切替完了信号は切り替えられ現
用となったバスを通してバス切替制御装置10へ送出され
る。また,処理部35からの通常の信号も,バス切替信号
を受信し,バス切替制御部32からバス切替部31にバスを
切り替える制御信号が送出された時点から,切り替えら
れて現用となったバスを通してバス切替制御装置10へ送
出される。
このように動作するから,バス切替制御装置10からバス
切替信号が送出されると,速やかにバス切り替えが行わ
れるとともに,バス切替完了信号は,処理装置毎に異な
る遅延情報を基に,遅延されて処理装置30から送出され
るため,バス切替制御装置10にバス切替完了信号が集中
して到達して受信バッファ11が満杯になり,受信完了信
号を受信できなくなることを防止できる。
バスを3本以上とし,バス切替信号を,通常の信号と別
のバスを使用して転送する場合も,同様な構成によっ
て,バス切替信号を転送するバスの切り替え機能をバス
切替制御部32とバス切替部31とに設けることにより,通
常の信号転送用のバスとバス切替信号用とのバスとを,
速やかに,かつバス切替制御装置10にバス切替完了信号
が集中して到達してバス切替完了信号を受信できなくな
ることなく切り替えることができる。
第2図は本発明における第2の実施例(特許請求の範囲
第(2)項記載に対応する構成)を説明するための構成
例を示すものであり,バスが2本であって,その一つを
現用,他の一つを予備として用いると共に,バス切替信
号を,通常の信号と同一のバスを使用して転送する場合
の構成例を示している。
第1図図示の実施例との違いは,遅延情報格納用のレジ
スタ36を設けず,バス切替制御部32が信号受信部33から
バス切替信号を受信し,バス切替部31へ制御信号を送出
した後,信号受信部33がもともと有している処理装置毎
に異なっているアドレスを読み取り,これから定まる時
間が経過した時点で,バス切替完了信号を信号送信部34
とバス切替部31を通してバス20へ送出することにある。
このような構成により,第1図図示の構成と同様に,通
常の信号を送受できる。すなわち,バス20からの通常信
号は,バス切替部31の機能により信号受信部33へ転送さ
れ,信号受信部33の信号振り分け機能により,処理部35
へ転送される。また,処理部35から送信する通常の信号
は,信号送信部34を経由し,バス切替部31の機能により
バス切替制御部32から指定されているバスへ送出され
る。
バス切替信号を受信した場合は,バス20から受信したバ
ス切替信号は,バス切替部31の機能によりどのバスから
受信しても信号受信部33に転送される。バス切替信号は
信号受信部33の信号振り分け機能によりバス切替制御部
32へ転送される。バス切替制御部32はバス切替信号を受
信すると,バス切替部31に制御信号を送出してバスの切
り替えを行わせるとともに,信号受信部33内に有してい
る処理装置のアドレスを読み出し,その値から定まる時
間が経過した時点で,バス切替完了信号を信号送信部34
とバス切替部31を介してバス20へ送出する。このとき,
バス切替部31にバスを切り替える制御信号が送出されて
いるから,バス切替完了信号は切り替えられ現用となっ
たバスを通してバス切替制御装置10へ送出される。ま
た,処理部35からの通常の信号も,バス切替信号を受信
し,バス切替制御部32からバス切替部31にバスを切り替
える制御信号が送出された時点から,切り替えられて現
用となったバスを通してバス切替制御装置10へ送出され
る。
このように動作するから,バス切替制御装置10からバス
切替信号が送出されると,速やかにバス切り替えが行わ
れるとともに,バス切替完了信号は,処理装置毎に異な
る遅延情報を基に,遅延されて処理装置30から送出され
るため,バス切替制御装置10にバス切替完了信号が集中
して到達して受信バッファ11が満杯になり,受信完了信
号を受信できなくなることを防止できる。
バスを3本以上とし,バス切替信号を,通常の信号と別
のバスを使用して転送する場合も,同様な構成によっ
て,バス切替信号を転送するバスの切り替え機能をバス
切替制御部32とバス切替部31とに設けることにより,通
常の信号転送用のバスとバス切替信号用のバスとを,速
やかに,かつバス切替制御装置10にバス切替完了信号が
集中して到達してバス切替完了信号を受信できなくなる
ことなく切り替えることができる。
(5)発明の効果 以上説明したように,本発明によれば,バス切替制御装
置からバス切替信号が処理装置へ送出されると,バスの
切り替えが速やかに行われるとともに,複数の処理装置
からのバス切替完了信号が処理装置毎に異なる時間遅延
されて,バス切替制御装置に送出されるため,バス切替
制御装置にバス切替完了信号が集中することを防止して
バス切替完了信号を確実に受信でき,バス切り替えの確
認を簡易な構成で保証するバス切替方式を実現できる利
点がある。
【図面の簡単な説明】
第1図は第1の実施例を説明するための構成例,第2図
は第2の実施例を説明するための構成例であり,第3図
は複数の処理装置とバス切替制御装置をバスで接続した
システムの構成例を示す。 10……バス切替制御装置,11……受信バッファ,20……バ
ス,30……処理装置,31……バス切替部,32……バス切替
制御部,33……信号受信部,34……信号送信部,35……処
理部,36……レジスタ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数の処理装置を接続するバスを複数個設
    置するとともに,このバスの切替制御を行うバス切替制
    御装置を設け,当該バス切替制御装置から複数の処理装
    置に対してバス切替信号を一斉に送出し,上記処理装置
    でバス切替信号を受信すると接続するバスの切り替えを
    行うとともにバス切替完了信号を上記バス切替制御装置
    に送出し,全ての上記処理装置からバス切替完了信号を
    受信することによりバスの切り替えを完了するバス切替
    方式において, 上記処理装置に 遅延情報をあらかじめ格納しておく手段と, バス切り替えが完了したときに,格納された遅延情報に
    基づき,バス切替完了信号の送出を遅延させる手段と を設けることを特徴とするバス切替方式。
  2. 【請求項2】処理装置の遅延情報として,処理装置毎に
    定まるアドレス情報を用い,当該遅延情報に基づいてバ
    ス切替完了信号を遅延させることを特徴とする特許請求
    の範囲第(1)項記載のバス切替方式。
JP1365687A 1987-01-23 1987-01-23 バス切替方式 Expired - Lifetime JPH0750461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1365687A JPH0750461B2 (ja) 1987-01-23 1987-01-23 バス切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1365687A JPH0750461B2 (ja) 1987-01-23 1987-01-23 バス切替方式

Publications (2)

Publication Number Publication Date
JPS63181070A JPS63181070A (ja) 1988-07-26
JPH0750461B2 true JPH0750461B2 (ja) 1995-05-31

Family

ID=11839251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1365687A Expired - Lifetime JPH0750461B2 (ja) 1987-01-23 1987-01-23 バス切替方式

Country Status (1)

Country Link
JP (1) JPH0750461B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2500136B2 (ja) * 1991-05-18 1996-05-29 東北リコー株式会社 ダブルメモリ方式のドツトプリンタ

Also Published As

Publication number Publication date
JPS63181070A (ja) 1988-07-26

Similar Documents

Publication Publication Date Title
US5467452A (en) Routing control information via a bus selectively controls whether data should be routed through a switch or a bus according to number of destination processors
EP0169208B1 (en) Self-routing packet switching network
US4340775A (en) Apparatus and method for controlling a modular telecommunication system
US4191941A (en) Switch matrix for data transfers
JPH0750461B2 (ja) バス切替方式
EP0268664B1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
JPH05336141A (ja) ループネットワーク
JPH0533090Y2 (ja)
JPH0628357B2 (ja) デ−タ同報方法
JP3000608B2 (ja) 衛星通信方式
JP2580393B2 (ja) デ―タ伝送方法
JPS6354265B2 (ja)
JPH0145785B2 (ja)
JPH0582100B2 (ja)
JPS6018038A (ja) デ−タ転送方式
JPH0738655B2 (ja) 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法
JPH01147765A (ja) データ転送制御装置
JPH0426504B2 (ja)
JPS60137A (ja) 伝送装置の送受信デ−タの転送方式
JPS5945270B2 (ja) 信号切換装置
JPH06252931A (ja) ポーリングデータ収集伝送方式
JPS60178571A (ja) デ−タ転送方式
JPH01293049A (ja) 分散処理型パケット交換機における受信制御方式
JPS61158233A (ja) 分岐装置
JPH03156552A (ja) ダイレクトメモリアクセス制御回路方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term