JPH0750688B2 - 薄膜形成法 - Google Patents
薄膜形成法Info
- Publication number
- JPH0750688B2 JPH0750688B2 JP61223770A JP22377086A JPH0750688B2 JP H0750688 B2 JPH0750688 B2 JP H0750688B2 JP 61223770 A JP61223770 A JP 61223770A JP 22377086 A JP22377086 A JP 22377086A JP H0750688 B2 JPH0750688 B2 JP H0750688B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- bias
- sio
- flattening
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高密度集積回路の薄膜形成に適用される薄膜形
成法に関するものである。
成法に関するものである。
〔従来の技術〕 近年、集積回路の高密度化に伴い、多層配線技術は不可
欠となつてきている。この多層配線技術において、平坦
化技術の確立は重要である。これまで、平坦化技術の主
流となる技術としては、バイアススパツタ法（C.V.Tin
g,etal,Study of planarized sputter−deposited SiO
2,J.Vac.Sci.Technol.,15（３）,May/June,1105（197
8））及びバイアスECR堆積法（K.Machida and H.Oikaw
a,New planarization technology using Bias−ECR pl
asma deposition,Extended Abstracts of the 17th Con
ference on Solid State Devices and Materials,Toky
o,329（1985））の提案がなされている。これら両技術
共に試料に堆積される粒子を供給すると共に、同時に基
板にバイアスを印加し、スパツタリングを生じさせるも
のであり、平坦化されるメカニズムは、スパツタリング
の効率が平坦面よりも傾斜した面の方が良いことにあ
る。ここで、平坦化の基本工程を第４図（ａ），（ｂ）
により説明する。平坦化工程は、基本的には第４図
（ａ），（ｂ）の２ステツプからなる。すなわち、同図
（ａ）は、半導体能動素子の表面に形成した第１の絶縁
膜１上に金属配線２を形成し、その後、この金属配線２
をスパツタリングから保護するように絶縁膜３を堆積し
たものである。また、同図（ｂ）は、バイアス値を大き
くしスパツタリング効果を高めて堆積を行ないながら平
坦化した第２の絶縁膜３′を実現したものである。
欠となつてきている。この多層配線技術において、平坦
化技術の確立は重要である。これまで、平坦化技術の主
流となる技術としては、バイアススパツタ法（C.V.Tin
g,etal,Study of planarized sputter−deposited SiO
2,J.Vac.Sci.Technol.,15（３）,May/June,1105（197
8））及びバイアスECR堆積法（K.Machida and H.Oikaw
a,New planarization technology using Bias−ECR pl
asma deposition,Extended Abstracts of the 17th Con
ference on Solid State Devices and Materials,Toky
o,329（1985））の提案がなされている。これら両技術
共に試料に堆積される粒子を供給すると共に、同時に基
板にバイアスを印加し、スパツタリングを生じさせるも
のであり、平坦化されるメカニズムは、スパツタリング
の効率が平坦面よりも傾斜した面の方が良いことにあ
る。ここで、平坦化の基本工程を第４図（ａ），（ｂ）
により説明する。平坦化工程は、基本的には第４図
（ａ），（ｂ）の２ステツプからなる。すなわち、同図
（ａ）は、半導体能動素子の表面に形成した第１の絶縁
膜１上に金属配線２を形成し、その後、この金属配線２
をスパツタリングから保護するように絶縁膜３を堆積し
たものである。また、同図（ｂ）は、バイアス値を大き
くしスパツタリング効果を高めて堆積を行ないながら平
坦化した第２の絶縁膜３′を実現したものである。
前述した従来の薄膜形成法は、第２の絶縁膜３′の平坦
化処理時間をステツプごとにt1,t2とすると、次の２式
が得られる。すなわち、 Df1・t1＋（Df2−Ef）・t2＝Ｈ ……（１） Ｗ＋２・Ds1・t1＋２・Ds2・t2−２・Es・t2＝０ ……
（２） ここで、Df1:ステツプ１の堆積速度,Df2:ステツプ２の
堆積速度,Ds1:ステツプ１の横方向体積速度,Ds2:ステツ
プ２の横方向堆積速度,H:平坦化絶縁膜膜厚,W:配線幅,E
f:ステツプ２の平坦面エツチング速度,Es:ステツプ２の
横方向エツチング速度である。平坦化処理時間を決定す
るt2を上記（１），（２）式より求めると、次式とな
る。
化処理時間をステツプごとにt1,t2とすると、次の２式
が得られる。すなわち、 Df1・t1＋（Df2−Ef）・t2＝Ｈ ……（１） Ｗ＋２・Ds1・t1＋２・Ds2・t2−２・Es・t2＝０ ……
（２） ここで、Df1:ステツプ１の堆積速度,Df2:ステツプ２の
堆積速度,Ds1:ステツプ１の横方向体積速度,Ds2:ステツ
プ２の横方向堆積速度,H:平坦化絶縁膜膜厚,W:配線幅,E
f:ステツプ２の平坦面エツチング速度,Es:ステツプ２の
横方向エツチング速度である。平坦化処理時間を決定す
るt2を上記（１），（２）式より求めると、次式とな
る。
t2＝（Ｗ＋２・Df1・t1/3）/2・（β・Ef−Df2） ……
（３） ここで、Ds1＝Df1/3,β＝Es/Efである。（３）式におい
て、平坦化処理時間t2を小さくするには、Df1,Df2及びE
fを一定とした場合βが大きい場合である。従来から両
技術共に、スパツタガスとしてArを使用している。βは
スパツタガスのイオン固有の性質によつて決定されるも
のであり、Arを使用している場合、β＝2.0程度であ
る。従つて、Arをスパツタガスとして使用する以上β＝
2.0以上の値は期待できない。また、平坦化処理時間を
短縮するために、バイアス値を大きくして横方向エツチ
ング速度Esを大きくする方法も考えられる。しかしなが
ら、バイアスを大きくすると基板へのダメージが発生し
やすいこと及び平坦面エツチング速度Efも同時に大きく
なるために他の平坦化パラメータが設定しにくくなるこ
と等の理由のためにバイアスを大きくできない。以上の
理由から、平坦化処理時間を短縮するにはβを大きくす
る必要があるが、Arを使用する限り、現状の平坦化時間
よりも高速化を図れる可能性はない。
（３） ここで、Ds1＝Df1/3,β＝Es/Efである。（３）式におい
て、平坦化処理時間t2を小さくするには、Df1,Df2及びE
fを一定とした場合βが大きい場合である。従来から両
技術共に、スパツタガスとしてArを使用している。βは
スパツタガスのイオン固有の性質によつて決定されるも
のであり、Arを使用している場合、β＝2.0程度であ
る。従つて、Arをスパツタガスとして使用する以上β＝
2.0以上の値は期待できない。また、平坦化処理時間を
短縮するために、バイアス値を大きくして横方向エツチ
ング速度Esを大きくする方法も考えられる。しかしなが
ら、バイアスを大きくすると基板へのダメージが発生し
やすいこと及び平坦面エツチング速度Efも同時に大きく
なるために他の平坦化パラメータが設定しにくくなるこ
と等の理由のためにバイアスを大きくできない。以上の
理由から、平坦化処理時間を短縮するにはβを大きくす
る必要があるが、Arを使用する限り、現状の平坦化時間
よりも高速化を図れる可能性はない。
本発明は前述した従来の問題に鑑みてなされたもので、
その目的は、薄膜の平坦化処理時間を短縮させて生産性
を向上させることができる薄膜形成法を提供することに
ある。
その目的は、薄膜の平坦化処理時間を短縮させて生産性
を向上させることができる薄膜形成法を提供することに
ある。
本発明に係わる薄膜形成法は、基板にバイアス電圧を印
加し、Arよりも重い質量の不活性ガス中にてSiH4とO2と
の全流量を変化させて、横方向のスパッタ効率を大にし
てスパツタもしくはプラズマを発生させて基板上に薄膜
を堆積させたものである。
加し、Arよりも重い質量の不活性ガス中にてSiH4とO2と
の全流量を変化させて、横方向のスパッタ効率を大にし
てスパツタもしくはプラズマを発生させて基板上に薄膜
を堆積させたものである。
本発明においては、Arよりも質量の重い不活性ガスを用
い、SiH4とO2との全流量を変化させて、横方向のスパッ
タ効率を大にすることにより、横方向のエツチング速度
が大きくなり、平坦化処理時間が短縮される。
い、SiH4とO2との全流量を変化させて、横方向のスパッ
タ効率を大にすることにより、横方向のエツチング速度
が大きくなり、平坦化処理時間が短縮される。
以下、図面を用いて本発明の実施例を説明する。
第１図（ａ），（ｂ）は本発明による薄膜形成法の一実
施例を示す工程の断面図であり、前述の図と同一部分に
は同一符号を付してある。同図において、まず、同図
（ａ）に示すように半導体能動素子上に第１の絶縁膜１
を形成し、次にこの表面に配線金属を堆積し、これをパ
ターニング加工して配線幅Ｗ＝3.0μｍの金属配線２を
形成する。次にこれらの第１の絶縁膜１および金属配線
２上にSiO2膜４を形成する。この場合、第１の絶縁膜１
としてCVD法によるシリコン酸化（SiO2）膜を使用し、
配線金属としてスパツタ法によりアルミニウム（Al）を
約5000Å堆積した。また、SiO2膜４としてSiO2をバイア
ススパツタ法またはバイアスECR堆積法等により堆積す
るが、本実施例ではバイアスECR堆積法によりSiO2を約5
000Å堆積した。この堆積条件は、シラン（SiH4）約20
SCCM,酸素（O2）約20SCCM,マイクロ波電力約200W,高周
波電力約200Wで堆積速度約400Å／分である。次にこの
ように形成されたSiO2膜４をバイアススパツタ法または
バイアスECR堆積法により表面平坦化を行なうが、本実
施例ではバイアスECR堆積法により、SiO2膜４をエツチ
ングを行ないながら、さらにSiO2を約5000Å堆積して同
図（ｂ）に示すように表面が平坦化された第２の絶縁膜
４′を形成した。この場合、SiO2膜４を約5000Å堆積す
るとともに、同図（ａ）に示すSiO2膜４の金属配線２上
段差部4aを平坦化するために配線幅のＷの約1/2の寸法
のみをスパツタエツチングできるように設定されてい
る。この条件としては、SiH4約10SCCM,O2約10SCCM,キセ
ノン（Xe）約20SCCMである。この条件では、堆積速度は
約50Å／分，横方向エツチング速度は約450Å／分であ
る。また、この条件の時、金属配線２によるSiO2膜４の
段差部4aの平坦化処理時間は、t2＝15000/450＝33分で
達成される。ここで、SiH4とO2との全流量を変化し、さ
らに添加しているスパツタガスとしてアルゴン（Ar），
クリプトン（Kr），キセノン（Xe）を使つた時の堆積速
度及び横方向エツチング速度を第２図（ａ），（ｂ）に
示す。第２図（ａ）は、横軸がSiH4とO2との全流量であ
り、縦軸は堆積速度である。マイクロ波電力は約200W,
高周波出力は約300W一定である。図中の○，●はAr約20
SCCM、△，▲はKr約20SCCM、□，■はXe約20SCCMであ
る。
施例を示す工程の断面図であり、前述の図と同一部分に
は同一符号を付してある。同図において、まず、同図
（ａ）に示すように半導体能動素子上に第１の絶縁膜１
を形成し、次にこの表面に配線金属を堆積し、これをパ
ターニング加工して配線幅Ｗ＝3.0μｍの金属配線２を
形成する。次にこれらの第１の絶縁膜１および金属配線
２上にSiO2膜４を形成する。この場合、第１の絶縁膜１
としてCVD法によるシリコン酸化（SiO2）膜を使用し、
配線金属としてスパツタ法によりアルミニウム（Al）を
約5000Å堆積した。また、SiO2膜４としてSiO2をバイア
ススパツタ法またはバイアスECR堆積法等により堆積す
るが、本実施例ではバイアスECR堆積法によりSiO2を約5
000Å堆積した。この堆積条件は、シラン（SiH4）約20
SCCM,酸素（O2）約20SCCM,マイクロ波電力約200W,高周
波電力約200Wで堆積速度約400Å／分である。次にこの
ように形成されたSiO2膜４をバイアススパツタ法または
バイアスECR堆積法により表面平坦化を行なうが、本実
施例ではバイアスECR堆積法により、SiO2膜４をエツチ
ングを行ないながら、さらにSiO2を約5000Å堆積して同
図（ｂ）に示すように表面が平坦化された第２の絶縁膜
４′を形成した。この場合、SiO2膜４を約5000Å堆積す
るとともに、同図（ａ）に示すSiO2膜４の金属配線２上
段差部4aを平坦化するために配線幅のＷの約1/2の寸法
のみをスパツタエツチングできるように設定されてい
る。この条件としては、SiH4約10SCCM,O2約10SCCM,キセ
ノン（Xe）約20SCCMである。この条件では、堆積速度は
約50Å／分，横方向エツチング速度は約450Å／分であ
る。また、この条件の時、金属配線２によるSiO2膜４の
段差部4aの平坦化処理時間は、t2＝15000/450＝33分で
達成される。ここで、SiH4とO2との全流量を変化し、さ
らに添加しているスパツタガスとしてアルゴン（Ar），
クリプトン（Kr），キセノン（Xe）を使つた時の堆積速
度及び横方向エツチング速度を第２図（ａ），（ｂ）に
示す。第２図（ａ）は、横軸がSiH4とO2との全流量であ
り、縦軸は堆積速度である。マイクロ波電力は約200W,
高周波出力は約300W一定である。図中の○，●はAr約20
SCCM、△，▲はKr約20SCCM、□，■はXe約20SCCMであ
る。
同図より、バイアスを印加しない場合、SiH4とO2との全
流量が増加するにつれてスパツタガス種とは関係なく堆
積速度は増加する。しかし、スパツタガス種の中では、
Xe,Ar,Krの順に堆積速度が大きくなつている。一方、バ
イアスを印加した場合、バイアスを印加しない場合と比
較して堆積速度は減少している。この傾向は、どのスパ
ツタガスでも同じ傾向を示す。堆積速度がバイアス印加
により減少する理由は、バイアス印加によりスパツタリ
ングが生じたからと考えられる。また、Xe,Ar,Krとその
ガスに応じて堆積速度の減少の割合が異なるのは、それ
ぞれのスパツタガスのイオン固有の性質によるものであ
ると考えられる。以上の結果、SiH4とO2との全流量を変
化することにより、堆積速度及び横方向エツチング速度
を変化させることがわかつた。しかし、実際には、それ
ぞれのスパツタガスに応じたβの値を把握する必要があ
る。βは、第２図（ａ），（ｂ）より図式化され、第３
図に示される。第３図の横軸はSiH4とO2との全流量であ
り、縦軸はβである。同図より、Xe,Krの時はβ＝3.0付
近であるのに対してArの時は2.0程度である。これまで
重い分子のスパツタガスを使うほどスパツタ効率が良い
ことは知られていた（P.Sigumund,Theory of Sputterin
g.1.Sputtering Yield of Amorphous and Polycrystall
ine Targets,Physical Revie w,vol.184,No.2,383（196
9））。しかし、平坦面に対する横方向のスパツタ効率
を示すβに関しては、議論がされていないのが実状であ
つた。第３図より、βは、スパツタガスとして重い質量
分子を使うほど大きくなることがわかつた。さて、本発
明の実施例では、Xeを使つた場合の横方向エツチング速
度の値から平坦化処理時間が33分で実現できた。Arを使
用した場合には、実際にどの程度の時間になるのかを見
積ると、t2＝15000/250＝60分である。すなわち、Xeを
使うことにより横方向エツチング速度が大きくなつた分
だけ約２倍のスピードで平坦化が実現されることがわか
る。さらにβの向上により平坦化処理時間t2がどの程度
小さくなるかを調べる。平坦化処理時間t2は次式で表現
される。すなわち、 t2＝（Ｗ＋２・Df1・t1/3）/2・（β・Ef−Df2） ……
（３） （３）式の中のβは、第３図に示される値を参考とす
る。今、（３）式でＷ＝3.0μm,Ef＝250Å／分,Df2＝25
0Å／分,Df1＝500Å／分,t1＝10分と仮定する。この
時、β＝3.0の時、t2＝33.3分，β＝2.0の時、t2＝66.6
分である。この結果、Xeを使つた場合は、Arよりも約２
倍のスピードで平坦化が達成されることがわかる。すな
わち、XeもしくはKrを使うことにより、バイアス印加に
よる平坦化技術は、生産性が従来の約２倍となる。
流量が増加するにつれてスパツタガス種とは関係なく堆
積速度は増加する。しかし、スパツタガス種の中では、
Xe,Ar,Krの順に堆積速度が大きくなつている。一方、バ
イアスを印加した場合、バイアスを印加しない場合と比
較して堆積速度は減少している。この傾向は、どのスパ
ツタガスでも同じ傾向を示す。堆積速度がバイアス印加
により減少する理由は、バイアス印加によりスパツタリ
ングが生じたからと考えられる。また、Xe,Ar,Krとその
ガスに応じて堆積速度の減少の割合が異なるのは、それ
ぞれのスパツタガスのイオン固有の性質によるものであ
ると考えられる。以上の結果、SiH4とO2との全流量を変
化することにより、堆積速度及び横方向エツチング速度
を変化させることがわかつた。しかし、実際には、それ
ぞれのスパツタガスに応じたβの値を把握する必要があ
る。βは、第２図（ａ），（ｂ）より図式化され、第３
図に示される。第３図の横軸はSiH4とO2との全流量であ
り、縦軸はβである。同図より、Xe,Krの時はβ＝3.0付
近であるのに対してArの時は2.0程度である。これまで
重い分子のスパツタガスを使うほどスパツタ効率が良い
ことは知られていた（P.Sigumund,Theory of Sputterin
g.1.Sputtering Yield of Amorphous and Polycrystall
ine Targets,Physical Revie w,vol.184,No.2,383（196
9））。しかし、平坦面に対する横方向のスパツタ効率
を示すβに関しては、議論がされていないのが実状であ
つた。第３図より、βは、スパツタガスとして重い質量
分子を使うほど大きくなることがわかつた。さて、本発
明の実施例では、Xeを使つた場合の横方向エツチング速
度の値から平坦化処理時間が33分で実現できた。Arを使
用した場合には、実際にどの程度の時間になるのかを見
積ると、t2＝15000/250＝60分である。すなわち、Xeを
使うことにより横方向エツチング速度が大きくなつた分
だけ約２倍のスピードで平坦化が実現されることがわか
る。さらにβの向上により平坦化処理時間t2がどの程度
小さくなるかを調べる。平坦化処理時間t2は次式で表現
される。すなわち、 t2＝（Ｗ＋２・Df1・t1/3）/2・（β・Ef−Df2） ……
（３） （３）式の中のβは、第３図に示される値を参考とす
る。今、（３）式でＷ＝3.0μm,Ef＝250Å／分,Df2＝25
0Å／分,Df1＝500Å／分,t1＝10分と仮定する。この
時、β＝3.0の時、t2＝33.3分，β＝2.0の時、t2＝66.6
分である。この結果、Xeを使つた場合は、Arよりも約２
倍のスピードで平坦化が達成されることがわかる。すな
わち、XeもしくはKrを使うことにより、バイアス印加に
よる平坦化技術は、生産性が従来の約２倍となる。
以上説明したように本発明は、バイアス印加系の平坦化
技術において、スパツタガスにArよりも質量の重い不活
性ガスを使い、SiH4とO2との全流量を変化させて、横方
向のスパッタ効率を大にしてSiO2を形成するとともに段
差部のSiO2膜をエッチングすることにより、スパツタ効
率が上がり、平坦化の処理時間が短縮され、生産性が向
上できるという極めて優れた効果が得られる。
技術において、スパツタガスにArよりも質量の重い不活
性ガスを使い、SiH4とO2との全流量を変化させて、横方
向のスパッタ効率を大にしてSiO2を形成するとともに段
差部のSiO2膜をエッチングすることにより、スパツタ効
率が上がり、平坦化の処理時間が短縮され、生産性が向
上できるという極めて優れた効果が得られる。
第１図（ａ），（ｂ）は本発明による薄膜形成法の一実
施例を示す工程の断面図、第２図（ａ）は堆積速度のガ
ス流量依存性を示す図、第２図（ｂ）は横方向エツチン
グ速度のガス流量依存性を示す図、第３図はβのガス流
量依存性を示す図、第４図（ａ），（ｂ）は従来の薄膜
形成法を示す断面図である。 １……第１の絶縁膜、２……金属配線、４……SiO2膜、
4a……段差部、４′……第２の絶縁膜。
施例を示す工程の断面図、第２図（ａ）は堆積速度のガ
ス流量依存性を示す図、第２図（ｂ）は横方向エツチン
グ速度のガス流量依存性を示す図、第３図はβのガス流
量依存性を示す図、第４図（ａ），（ｂ）は従来の薄膜
形成法を示す断面図である。 １……第１の絶縁膜、２……金属配線、４……SiO2膜、
4a……段差部、４′……第２の絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−166929（ＪＰ，Ａ) 特開 昭57−120340（ＪＰ，Ａ) 特開 昭59−16326（ＪＰ，Ａ)
Claims (2)
- 【請求項１】スパッタリングおよびプラズマを応用した
薄膜形成法において、 基板にバイアス電圧を印加し、Arよりも質量の重い不活
性ガス雰囲気中にてSiH4とO2との全流量を変化させて、
横方向のスパッタ効率を大にしてSiO2を形成するととも
に段差部のSiO2膜をエッチングし、平坦な薄膜を堆積す
ることを特徴とした薄膜形成法。 - 【請求項２】前記不活性ガスをXeまたはKrとしたことを
特徴とする特許請求の範囲第１項記載の薄膜形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223770A JPH0750688B2 (ja) | 1986-09-24 | 1986-09-24 | 薄膜形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223770A JPH0750688B2 (ja) | 1986-09-24 | 1986-09-24 | 薄膜形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6380538A JPS6380538A (ja) | 1988-04-11 |
| JPH0750688B2 true JPH0750688B2 (ja) | 1995-05-31 |
Family
ID=16803435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223770A Expired - Fee Related JPH0750688B2 (ja) | 1986-09-24 | 1986-09-24 | 薄膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750688B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2501118B2 (ja) * | 1988-06-17 | 1996-05-29 | 忠弘 大見 | 半導体装置の製造方法 |
| JPH0239551A (ja) * | 1988-07-29 | 1990-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH03279294A (ja) * | 1990-03-29 | 1991-12-10 | Mitsubishi Materials Corp | エピタキシャル層の成長方法 |
| JPH043930A (ja) * | 1990-04-20 | 1992-01-08 | Fuji Electric Co Ltd | 半導体装置用絶縁膜の堆積方法 |
| JPH0483882A (ja) * | 1990-07-25 | 1992-03-17 | Matsushita Electron Corp | 薄膜形成装置と薄膜形成方法 |
| US5674771A (en) * | 1992-04-20 | 1997-10-07 | Nippon Telegraph And Telephone Corporation | Capacitor and method of manufacturing the same |
| US5976993A (en) | 1996-03-28 | 1999-11-02 | Applied Materials, Inc. | Method for reducing the intrinsic stress of high density plasma films |
| US5913140A (en) * | 1996-12-23 | 1999-06-15 | Lam Research Corporation | Method for reduction of plasma charging damage during chemical vapor deposition |
-
1986
- 1986-09-24 JP JP61223770A patent/JPH0750688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6380538A (ja) | 1988-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697660B2 (ja) | 薄膜形成方法 | |
| JP3371143B2 (ja) | ドライエッチング方法 | |
| KR940007063B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0245927A (ja) | エッチング方法 | |
| JPH0750688B2 (ja) | 薄膜形成法 | |
| JP3682067B2 (ja) | アンダーカットなしに導電線をエッチングする方法 | |
| JP3112832B2 (ja) | 半導体装置の製造方法 | |
| JP3319003B2 (ja) | ゲート絶縁膜上のゲート電極材料のドライエッチング方法 | |
| US5277757A (en) | Dry etching method | |
| JPH0551174B2 (ja) | ||
| JPH0291940A (ja) | 半導体装置の製造方法 | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| JPH1056011A (ja) | アルミニウム相互接続特性を向上させる方法とその製品 | |
| JP2892337B2 (ja) | 半導体素子の金属配線製造方法 | |
| JPS6091645A (ja) | プラズマ気相成長によつて薄膜を堆積する方法 | |
| JPS63233549A (ja) | 薄膜形成法 | |
| JP3431443B2 (ja) | 半導体装置の製造方法 | |
| JPH06318573A (ja) | 高融点金属のエッチング方法 | |
| JP3252014B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| JPS62247064A (ja) | 金属被膜の成長方法 | |
| JPS6028248A (ja) | 半導体装置の製造方法 | |
| JP2985204B2 (ja) | 半導体装置の製造方法 | |
| JP2803345B2 (ja) | 半導体装置の製造方法 | |
| JPH0637058A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |