JPH0750984B2 - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JPH0750984B2 JPH0750984B2 JP62027203A JP2720387A JPH0750984B2 JP H0750984 B2 JPH0750984 B2 JP H0750984B2 JP 62027203 A JP62027203 A JP 62027203A JP 2720387 A JP2720387 A JP 2720387A JP H0750984 B2 JPH0750984 B2 JP H0750984B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000004804 winding Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、過電流制限機能を有するスイッチング電源装
置に関する。The present invention relates to a switching power supply device having an overcurrent limiting function.
スイッチング電源装置は今日、各種電気機器の電源とし
て広く使用されている。この装置の使用時、過電流が流
れると、変圧用の主トランス、整流用のダイオード、あ
るいは負荷回路等に悪影響を及ぼす。Today, switching power supply devices are widely used as power supplies for various electric devices. When an overcurrent flows during use of this device, it adversely affects the main transformer for transformation, the diode for rectification, the load circuit, and the like.
そこで、この装置に過電流制限回路を設けることが行わ
れている。Therefore, an overcurrent limiting circuit is provided in this device.
第４図にその一例の結線図を示した。FIG. 4 shows a wiring diagram of the example.
この装置は、入力端子10に直流電源を接続し、この電流
をスイッチング用FET11でスイッチングし、主トランス2
0で変圧した後整流回路30で整流して、出力端子40を通
じて負荷50に直流電力を供給する構成のものである。In this device, a DC power supply is connected to the input terminal 10, this current is switched by the switching FET 11, and the main transformer 2
After being transformed at 0, it is rectified by the rectifier circuit 30 and DC power is supplied to the load 50 through the output terminal 40.
主トランス20の１次側の主巻線21に直列に挿入されたス
イッチング用FET11は、駆動回路12によりオンオフ制御
される。そのオンオフのタイミングは、ナンドゲート13
を通じて電圧制御回路16から駆動回路12に供給される制
御パルスにより制御される。The switching FET 11 inserted in series in the primary winding 21 on the primary side of the main transformer 20 is on / off controlled by the drive circuit 12. The on / off timing is NAND gate 13
Is controlled by a control pulse supplied from the voltage control circuit 16 to the drive circuit 12 through.
すなわち、電圧制御回路16は、整流回路30の出力側に設
けられた電圧検出用端子31の電圧が所定の電圧になるよ
うに、制御パルスの幅を伸縮し、これに応じてスイッチ
ング用FET11のスイッチングのオンオフ比を変化させて
出力電圧の安定化を図っている。That is, the voltage control circuit 16 expands and contracts the width of the control pulse so that the voltage of the voltage detection terminal 31 provided on the output side of the rectifier circuit 30 becomes a predetermined voltage, and accordingly the switching FET 11 of the switching FET 11 is expanded. The output voltage is stabilized by changing the switching on / off ratio.
ここでこの回路には、回路の出力電流をモニタするため
の電流検出トランス７とこれに続く回路とから成る過電
流検出機能が付加されている。この回路は、過電流を検
出すると、ナンドゲート13を所定のタイミングで閉じ
て、制御パルスの幅を制限するよう動作する。Here, an overcurrent detection function including a current detection transformer 7 for monitoring the output current of the circuit and a circuit following the current detection transformer 7 is added to this circuit. When detecting an overcurrent, this circuit closes the NAND gate 13 at a predetermined timing and operates to limit the width of the control pulse.
電流検出トランス７の１次側は、主トランス20の主巻線
21に直列に挿入されている。また、この電流検出トラン
ス７の２次側には、整流用ダイオード８と負荷抵抗９と
が接続され、その出力は比較回路15の反転入力端子に接
続されている。また、この比較回路15の非反転入力端子
には基準電源５が接続されている。そして、比較回路15
の出力が、R/Sラッチ回路14のリセット端子に接続され
ている。The primary side of the current detection transformer 7 is the main winding of the main transformer 20.
21 is inserted in series. A rectifying diode 8 and a load resistor 9 are connected to the secondary side of the current detection transformer 7, and the output thereof is connected to the inverting input terminal of the comparison circuit 15. The reference power source 5 is connected to the non-inverting input terminal of the comparison circuit 15. Then, the comparison circuit 15
The output of is connected to the reset terminal of the R / S latch circuit 14.
一方、電圧制御回路16は、制御パルスをナンドゲート13
に向けて出力する一方、ナンドゲート13のゲート開放用
の信号をR/Sラッチ回路14のセット端子に向けて出力し
ている。On the other hand, the voltage control circuit 16 sends the control pulse to the NAND gate 13
Meanwhile, the signal for opening the gate of the NAND gate 13 is output to the set terminal of the R / S latch circuit 14.
ここで、R/Sラッチ回路14には、立ち上げ時用の電源と
通常動作時の電源が駆動用電源として接続されている。
立ち上げ時用の電源は、入力端子10に並列に挿入された
抵抗１と定電圧ダイオード２と、両者の接続点とR/Sラ
ッチ回路14とを継ぐ逆流阻止用ダイオード３とから構成
されている。この電源は、回路の立ち上がり時に、R/S
ラッチ回路14にその駆動に必要な一定の電圧を供給する
ものである。Here, the R / S latch circuit 14 is connected with a power supply for startup and a power supply for normal operation as driving power supplies.
The power supply for start-up is composed of a resistor 1 and a constant voltage diode 2 inserted in parallel to the input terminal 10, and a reverse current blocking diode 3 that connects the connection point between them and the R / S latch circuit 14. There is. This power supply has an R / S
The latch circuit 14 is supplied with a constant voltage required to drive it.
一方、通常動作時の電源は、主トランス20の補助巻線23
と、整流用ダイオード４と、平滑用コンデンサ６とから
構成されている。この電源は、回路が定常状態で動作中
に、主トランス20の補助巻線23から一定の電圧を取り出
し、これを整流してR/Sラッチ回路14に供給するもので
ある。On the other hand, the power supply during normal operation is the auxiliary winding 23 of the main transformer 20.
And a rectifying diode 4 and a smoothing capacitor 6. This power supply extracts a constant voltage from the auxiliary winding 23 of the main transformer 20, rectifies this voltage, and supplies it to the R / S latch circuit 14 while the circuit is operating in a steady state.
以上の装置において、通常動作中は、電圧制御回路16が
R/Sラッチ回路14のセット端子にハイレベルのゲート開
放用信号を供給しているので、R/Sラッチ回路14のＱ出
力はハイレベルとなり、ナンドゲート13のゲートが開放
となっている。これにより電圧制御回路16の出力する制
御パルスがそのままナンドゲート13を通って駆動回路12
に供給され、スイッチング用FET11が駆動される。In the above device, during normal operation, the voltage control circuit 16
Since the high level gate opening signal is supplied to the set terminal of the R / S latch circuit 14, the Q output of the R / S latch circuit 14 becomes high level and the gate of the NAND gate 13 is opened. As a result, the control pulse output from the voltage control circuit 16 directly passes through the NAND gate 13 and the drive circuit 12
And the switching FET 11 is driven.
なお、このゲート開放用信号は、ナンドゲート13で制御
パルスを通過させるためのものであって、必ずしも常時
ハイレベルの信号でなくてよく制御パルスと同一タイミ
ングでオンオフするものでもよい。The gate opening signal is used for passing the control pulse through the NAND gate 13, and may not always be a high level signal but may be turned on / off at the same timing as the control pulse.
また、このとき比較回路15の反転入力端子の電圧は基準
電源５の電圧より低いので、R/Sラッチ回路14のリセッ
ト端子はハイレベルになっている。At this time, the voltage of the inverting input terminal of the comparison circuit 15 is lower than the voltage of the reference power source 5, so the reset terminal of the R / S latch circuit 14 is at the high level.
さてここで、主トランス20の主巻線21に過電流が流れる
と、電流検出トランス７の２次側から比較回路15に入力
する電圧が上昇し、基準電源５の電圧を越える。する
と、R/Sラッチ回路14のリセット端子がロウレベルにな
り、Ｑ出力がハイレベルからロウレベルに反転する。こ
れによってナンドゲート13のゲートが閉じられる。Now, when an overcurrent flows through the main winding 21 of the main transformer 20, the voltage input from the secondary side of the current detection transformer 7 to the comparison circuit 15 rises and exceeds the voltage of the reference power supply 5. Then, the reset terminal of the R / S latch circuit 14 becomes low level, and the Q output is inverted from high level to low level. This closes the gate of NAND gate 13.
こうして、制御パルスがナンドゲート13を通過しなくな
ると出力電流が低下し、比較回路15の反転入力端子の電
圧が低下する。こうして再びナンドゲート13のリセット
端子がハイレベルになり、ナンドゲート13のゲートが開
く。このような動作を繰り返して過電流が制御される。Thus, when the control pulse no longer passes through the NAND gate 13, the output current decreases, and the voltage at the inverting input terminal of the comparison circuit 15 decreases. In this way, the reset terminal of the NAND gate 13 becomes high level again, and the gate of the NAND gate 13 is opened. By repeating such operations, the overcurrent is controlled.
このような回路構成の従来の装置の過電流制限特性を第
３図のグラフに示す。The overcurrent limiting characteristic of the conventional device having such a circuit configuration is shown in the graph of FIG.
第３図は縦軸に出力電圧をとり、横軸に出力電流をとっ
たグラフで図中の破線で示したのが、この回路の特性で
ある。FIG. 3 is a graph in which the vertical axis represents the output voltage and the horizontal axis represents the output current, and the broken line in the figure shows the characteristics of this circuit.
このように、この装置は、電流が制限値I1を越えると過
電流制限機能が動作し、出力電圧がａ点より低下し始め
る。そして、そのままこの機能が動作を続けると次第に
出力電圧が低下していく。ところが、通常、出力電圧が
零になるまで電流値は増加を続け、最大負荷電流I2はI1
の約４倍程度になる。このように電流が増大するとたと
え過渡的であっても主トランス、整流ダイオードおよび
負荷回路へ悪影響をおよぼしてしまう場合がある。In this way, in this device, when the current exceeds the limit value I 1 , the overcurrent limiting function operates and the output voltage starts to drop below point a. Then, if this function continues to operate as it is, the output voltage gradually decreases. However, normally, the current value continues to increase until the output voltage becomes zero, and the maximum load current I 2 becomes I 1
About 4 times. Such an increase in current may adversely affect the main transformer, the rectifier diode and the load circuit even if they are transient.
本発明は以上の点に着目してなされたもので、十分効果
的な電流制限特性を有するスイッチング電源装置を提供
することを目的とするものである。The present invention has been made in view of the above points, and an object thereof is to provide a switching power supply device having a sufficiently effective current limiting characteristic.
本発明のスイッチング電源装置は、回路の出力電圧を制
御するための制御パルスを発生する電圧制御回路と、回
路の出力電流をモニタする出力電流検出手段と、回路の
出力電圧をモニタする出力電圧検出手段と、過電流時に
制御パルスの幅を制限して出力電圧を低下させる制限回
路と、出力電圧検出手段の出力を駆動用電源として、出
力電流検出手段の出力と駆動用電源に依存するスレッシ
ョルド電圧とを比較し、出力電流検出手段の出力がスレ
ッショルド電圧を超えている場合、電圧制御回路が発生
する制御パルスの幅を制限するＣ−MOS集積回路とを具
備する。A switching power supply device of the present invention includes a voltage control circuit that generates a control pulse for controlling an output voltage of a circuit, an output current detection unit that monitors an output current of the circuit, and an output voltage detection that monitors an output voltage of the circuit. Means, a limiting circuit for limiting the width of the control pulse at the time of overcurrent and lowering the output voltage, and the output of the output voltage detecting means as the driving power supply, and the output of the output current detecting means and the threshold voltage depending on the driving power supply. And a C-MOS integrated circuit that limits the width of the control pulse generated by the voltage control circuit when the output of the output current detection means exceeds the threshold voltage.
Ｃ−MOS集積回路のスレッショルド電圧は、通常その電
源電圧の２分の１となる性質がある。本発明のスイッチ
ング電源装置は、出力電流検出手段の出力とスレッショ
ルド電圧とを比較して、出力電流検出手段の出力の方が
高い場合、制御パルスの幅を制限する。この制御パルス
の幅が制限されると、出力電圧検出手段の出力電圧も低
下する。これによりスレッショルド電圧が下り、出力電
流検出手段の出力がより低くなってもなお制御パルスが
制限される。The threshold voltage of the C-MOS integrated circuit usually has a property of being half the power supply voltage. The switching power supply device of the present invention compares the output of the output current detection means with the threshold voltage, and limits the width of the control pulse when the output of the output current detection means is higher. When the width of the control pulse is limited, the output voltage of the output voltage detecting means also decreases. This lowers the threshold voltage and limits the control pulse even if the output of the output current detecting means becomes lower.
このいわゆる垂下特性により過電流制限機能が加速さ
れ、負荷電流を効果的に制限することができる。Due to this so-called drooping characteristic, the overcurrent limiting function is accelerated, and the load current can be effectively limited.
第１図は本発明のスイッチング電源装置の実施例を示す
結線図である。FIG. 1 is a connection diagram showing an embodiment of a switching power supply device of the present invention.
この結線図中、第４図と同一部分には同一符号を付し、
その重複する機能説明等は省略する。In this connection diagram, the same parts as those in FIG.
The duplicated description of the functions will be omitted.
この回路は、第４図の回路に設けられていた比較回路15
と基準電源５とを除去し、電流検出トランス７の出力
を、整流用ダイオード８を通じて直接R/Sラッチ回路14
のリセット端子（Ｒ）に送り込むよう結線されている。
なおこのR/Sラッチ回路14はＣ−MOS集積回路により構成
されている。This circuit corresponds to the comparison circuit 15 provided in the circuit of FIG.
And the reference power source 5 are removed, and the output of the current detection transformer 7 is directly passed through the rectifying diode 8 to the R / S latch circuit 14
Is connected to the reset terminal (R).
The R / S latch circuit 14 is composed of a C-MOS integrated circuit.
ここで、本発明において、補助巻線23を、回路の出力電
圧をモニタする出力電圧検出手段とよび、電流検出トラ
ンス７を、回路の出力電流をモニタする出力電流検出手
段とよぶことにする。また、ナンドゲート13を制限回路
と呼ぶことにする。Here, in the present invention, the auxiliary winding 23 is referred to as output voltage detecting means for monitoring the output voltage of the circuit, and the current detecting transformer 7 is referred to as output current detecting means for monitoring the output current of the circuit. Further, the NAND gate 13 will be called a limiting circuit.
以上の装置は次のように動作する。The above device operates as follows.
まず、第１図の回路において、通常動作時に、電圧制御
回路16がR/Sラッチ回路14とナンドゲート13を通じて駆
動回路12に制御パルスを供給し、スイッチング用FET11
のスイッチングを制御する点は第４図のものと変わると
ころはない。First, in the circuit of FIG. 1, during normal operation, the voltage control circuit 16 supplies a control pulse to the drive circuit 12 through the R / S latch circuit 14 and the NAND gate 13, and the switching FET 11
The point of controlling the switching of is the same as that of FIG.
ここで、この回路のR/Sラッチ回路14には、リセット端
子の入力電圧がロウレベルからハイレベルに切り換わる
ときリセットがかかるＣ−MOS集積回路を使用する。通
常Ｃ−MOS集積回路は、その電源電圧の約２分の１がそ
のスレッショルド電圧となる性質をもっている。従っ
て、そのリセット端子に直接接続された電流検出トラン
ス７の出力がスレッショルド電圧より低い場合にはR/S
ラッチ回路14のＱ出力がハイレベルとなり、ナンドゲー
ト13のゲートが開放されている。Here, the R / S latch circuit 14 of this circuit uses a C-MOS integrated circuit which is reset when the input voltage of the reset terminal switches from low level to high level. Normally, the C-MOS integrated circuit has a property that about one half of its power supply voltage becomes its threshold voltage. Therefore, when the output of the current detection transformer 7 directly connected to the reset terminal is lower than the threshold voltage, R / S
The Q output of the latch circuit 14 becomes high level, and the gate of the NAND gate 13 is opened.
第２図に、この電流検出トランス７の出力電圧波形を示
す。この電圧がスレッショルド電圧に達すると、R/Sラ
ッチ回路14にリセットがかかる。FIG. 2 shows the output voltage waveform of the current detection transformer 7. When this voltage reaches the threshold voltage, the R / S latch circuit 14 is reset.
すなわち、主巻線21に過電流が流れて、R/Sラッチ回路1
4のリセット端子の入力電圧がスレッショルド電圧より
も高くなると、R/Sラッチ回路14にリセットがかかり、
そのＱ出力がロウレベルとなる。これにより、ナンドゲ
ート13のゲートが閉じ、制御パルスの通過を阻止する。
こうして、制御パルスの幅が制限されて、出力電流が低
下する。That is, an overcurrent flows in the main winding 21 and the R / S latch circuit 1
When the input voltage of the reset terminal of 4 becomes higher than the threshold voltage, the R / S latch circuit 14 is reset,
The Q output becomes low level. This closes the gate of the NAND gate 13 and blocks the passage of control pulses.
Thus, the width of the control pulse is limited and the output current is reduced.
また、第３図に本発明のスイッチング電源装置の過電流
制限特性を示す。Further, FIG. 3 shows overcurrent limiting characteristics of the switching power supply device of the present invention.
この回路で負荷電流を増していくと、先に説明したよう
に過電流制限機能が働き、電流I1の時点（グラフ中のａ
点）で回路の出力電圧が降下し始める。同時に出力電圧
検出手段として機能する補助巻線23の出力電圧が低下す
る。この出力電圧は、R/Sラッチ回路14の電源とされて
いるので、先に説明したようにR/Sラッチ回路14のスレ
ッショルド電圧が低下する。When the load current is increased in this circuit, the overcurrent limiting function operates as described above, and the time of the current I 1 (a in the graph
At the point), the output voltage of the circuit begins to drop. At the same time, the output voltage of the auxiliary winding 23 that functions as the output voltage detecting means decreases. Since this output voltage is used as the power source of the R / S latch circuit 14, the threshold voltage of the R / S latch circuit 14 decreases as described above.
従って、出力電流が低下してもなお、スレッショルド電
圧の方が低い状態が続き、より出力電圧を下降させるよ
う作用する。そして負荷電流がｂ点まで達すると、R/S
ラッチ回路14には立ち上げ用の電源電圧がダイオード３
を通じて供給されるため、出力電流が増加を始め、電流
I3で電圧が零になる。Therefore, even if the output current is reduced, the threshold voltage continues to be lower, and the output voltage is further lowered. When the load current reaches point b, R / S
In the latch circuit 14, the power supply voltage for starting is the diode 3
Output current begins to increase as
The voltage becomes zero at I 3 .
この作用によって、第３図のように出力電圧−出力電流
特性が“く”の字状となり、いわゆる垂下特性によって
電流制限機能が加速される。この場合の最大負荷電流I1
は、従来の最大負荷電流I2の約２分の１となる。Due to this action, the output voltage-output current characteristic becomes a V shape as shown in FIG. 3, and the current limiting function is accelerated by the so-called drooping characteristic. Maximum load current I 1 in this case
Is about one half of the conventional maximum load current I 2 .
こうして、従来の破線のような特性と比較して、はるか
に効果的に、最大負荷電流を減少させることができる。In this way, the maximum load current can be reduced much more effectively as compared with the characteristic like the conventional broken line.
本発明のスイッチング電源装置は以上の実施例に限定さ
れない。The switching power supply device of the present invention is not limited to the above embodiments.
出力電流検出手段、出力電圧検出手段あるいは制限回路
等は、既知の同様の機能の回路ブロックに置き換えてさ
しつかえない。また、各回路ブロックは、適宜一体化し
あるいは分割して構成してさしつかえない。The output current detecting means, the output voltage detecting means, the limiting circuit, etc. may be replaced with a known circuit block having a similar function. Further, each circuit block may be appropriately integrated or divided and configured.
以上説明した本発明のスイッチング電源装置によれば、
過電流制限時の最大負荷電流を十分小さくすることがで
きるので、回路各部および負荷への影響を小さくするこ
とができる。According to the switching power supply device of the present invention described above,
Since the maximum load current at the time of limiting the overcurrent can be made sufficiently small, the influence on each part of the circuit and the load can be made small.
第１図は本発明のスイッチング電源装置の実施例を示す
結線図、第２図はその出力電流検出手段の出力電圧波形
図、第３図はその出力電圧−出力電流特性図、第４図は
従来のスイッチング電源装置の一例を示す結線図であ
る。 ７……出力電流検出手段（電流検出トランス）、 13……制限回路（ナンドゲート）、 14……Ｃ−MOS集積回路（R/Sラッチ回路）、 16……電圧制御回路、 23……出力電圧検出手段（補助巻線）。FIG. 1 is a connection diagram showing an embodiment of a switching power supply device of the present invention, FIG. 2 is an output voltage waveform diagram of its output current detecting means, FIG. 3 is its output voltage-output current characteristic diagram, and FIG. It is a wiring diagram which shows an example of the conventional switching power supply device. 7 ... Output current detection means (current detection transformer), 13 ... Limiting circuit (Nand gate), 14 ... C-MOS integrated circuit (R / S latch circuit), 16 ... Voltage control circuit, 23 ... Output voltage Detection means (auxiliary winding).
Claims (1)
スを発生する電圧制御回路と、 回路の出力電流をモニタする出力電流検出手段と、 回路の出力電圧をモニタする出力電圧検出手段と、 過電流時に前記制御パルスの幅を制限して出力電圧を低
下させる制限回路と、 前記出力電圧検出手段の出力を駆動用電源として、前記
出力電流検出手段の出力と駆動用電源に依存するスレッ
ショルド電圧とを比較し、出力電流検出手段の出力がス
レッショルド電圧を超えている場合、前記電圧制御回路
が発生する前記制御パルスの幅を制限するＣ−MOS集積
回路 とを具備することを特徴とするスイッチング電源装置。1. A voltage control circuit for generating a control pulse for controlling an output voltage of a circuit, an output current detecting means for monitoring an output current of the circuit, and an output voltage detecting means for monitoring an output voltage of the circuit. A limiting circuit that limits the width of the control pulse at the time of overcurrent to reduce the output voltage; and an output of the output voltage detection means as a driving power supply, and an output of the output current detection means and a threshold voltage depending on the driving power supply. And a C-MOS integrated circuit that limits the width of the control pulse generated by the voltage control circuit when the output of the output current detection means exceeds the threshold voltage. Power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62027203A JPH0750984B2 (en) | 1987-02-10 | 1987-02-10 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62027203A JPH0750984B2 (en) | 1987-02-10 | 1987-02-10 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63198577A JPS63198577A (en) | 1988-08-17 |
| JPH0750984B2 true JPH0750984B2 (en) | 1995-05-31 |
Family
ID=12214536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62027203A Expired - Fee Related JPH0750984B2 (en) | 1987-02-10 | 1987-02-10 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750984B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859382U (en) * | 1982-08-11 | 1983-04-21 | 株式会社日立製作所 | power conversion circuit |
-
1987
- 1987-02-10 JP JP62027203A patent/JPH0750984B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63198577A (en) | 1988-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7596005B2 (en) | Method and apparatus providing a multi-function terminal for a power supply controller | |
| JPH08140260A (en) | Power supply | |
| US5675481A (en) | Drive signal controlled under-voltage lockout circuit | |
| JP3419134B2 (en) | Self-excited converter | |
| JPH0750984B2 (en) | Switching power supply | |
| JPH08251915A (en) | Switching regulator | |
| US4755923A (en) | Regulated high-voltage power supply | |
| JP2919182B2 (en) | Switching regulator control circuit | |
| JPH08205531A (en) | DC power supply | |
| EP0153372A1 (en) | Self-driven proportional dc-dc converter with overcurrent protection | |
| JP2000102248A (en) | Multi-output switching power supply | |
| JP3134913B2 (en) | Switching device | |
| JP3177979B2 (en) | Startup circuit for series operation of 3-terminal regulator | |
| JP2600224Y2 (en) | Switching power supply | |
| JPH0681496B2 (en) | Inrush current prevention circuit | |
| JP3287039B2 (en) | Switching power supply | |
| JP2680581B2 (en) | Power supply | |
| JPS642543Y2 (en) | ||
| JPH0636650B2 (en) | Overvoltage protection circuit for switching regulator | |
| JPS6389053A (en) | Switching power source device | |
| JPH04255462A (en) | Switching power source circuit | |
| JPH0474929B2 (en) | ||
| JPH0646560A (en) | Voltage detecting circuit for switching power supply | |
| JPS5932218Y2 (en) | DC DC conversion circuit | |
| JP2000232778A (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |