JPH0752432B2 - Serial interface controller - Google Patents
Serial interface controllerInfo
- Publication number
- JPH0752432B2 JPH0752432B2 JP62010387A JP1038787A JPH0752432B2 JP H0752432 B2 JPH0752432 B2 JP H0752432B2 JP 62010387 A JP62010387 A JP 62010387A JP 1038787 A JP1038787 A JP 1038787A JP H0752432 B2 JPH0752432 B2 JP H0752432B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- polling
- transmission
- flag
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 [概 要] ポーリング方式の制御により、複数の装置を順次呼び出
して信号(データ)の授受を行なう制御装置において、
従来該当するアドレスに装置が接続されていない場合
や、接続はされているが装置が電源未投入などで動作可
能な状態になっていない場合があっても、それらの条件
には関係なく一定周期で当該接続装置に接続可能な総て
の装置に対応するアドレスを順次発出することによりポ
ーリングを行なっていた。そのため、ポーリングに際す
る無効時間を生じ、信号の転送効率が悪いという問題点
があった。本発明はこのような従来の問題点を解決する
ため、装置が実際に接続されているか否かを表示するフ
ラグを設けて接続されていない装置に対するポーリング
を抑止すると共に、接続されている装置が動作可能な状
態になっているか否かを表示するフラグとカウンタを設
けて、動作可能な状態になっていない装置に対して、そ
の後の電源投入等に備え、他より長い周期でポーリング
を試みることにより、効率的なポーリングを行なうこと
のできる制御方式について開示している。DETAILED DESCRIPTION [Outline] In a control device that sequentially calls a plurality of devices to exchange signals (data) by control of a polling method,
Even if the device is not connected to the corresponding address in the past, or if it is connected but the device is not in the operable state due to the power not being turned on, etc. Therefore, polling is performed by sequentially issuing addresses corresponding to all devices connectable to the connection device. Therefore, there is a problem that an invalid time is generated during polling and the signal transfer efficiency is poor. In order to solve such a conventional problem, the present invention provides a flag indicating whether or not a device is actually connected to suppress polling to a device that is not connected, and Providing a flag and a counter that indicate whether or not the device is in the operable state, and attempting to poll a device that is not in the operable state at a longer cycle than others in preparation for subsequent power-on, etc. Discloses a control method capable of performing efficient polling.
[産業上の利用分野] 本発明はポーリング方式により複数の装置との間で信号
の授受を行なう制御装置の制御に関するものであって、
特に装置が接続されていない端子や、装置の電源が投入
されていないため動作不能状態であるものがある場合に
おいて効率良くポーリングを行なうための方式に係る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to control of a control device for exchanging signals with a plurality of devices by a polling method,
In particular, the present invention relates to a method for efficiently performing polling when there is a terminal to which the device is not connected or a device which is in an inoperable state because the power of the device is not turned on.
[従来の技術] 第2図は従来の制御装置のシリアルインターフェース制
御装置の構成の例を示すブロック図であって、50はシリ
アルインターフェース制御部、51は上位からのポーリン
グ指令を受けてポーリングを制御するポーリング制御
部、52は装置アドレス送出回路、53はカウンタ、54はレ
ジスタ、55は入出力装置を表している。[Prior Art] FIG. 2 is a block diagram showing an example of a configuration of a serial interface control device of a conventional control device, in which 50 is a serial interface control unit, and 51 is a polling control in response to a polling command from a host. A polling control unit, 52 is a device address sending circuit, 53 is a counter, 54 is a register, and 55 is an input / output device.
第2図において、ポーリングに際しては最初にポーリン
グすべき装置の装置アドレスがレジスタ54にセットさ
れ、これがポーリング制御部51からの指示によって、装
置アドレス送出回路52に送られ、これが該装置アドレス
送出回路52によって入出力装置に向けて送出される。そ
して、以降、カウンタ53によって、レジスタ54の値に
“1"を加算することにより装置アドレスを更新して、そ
の都度これを送出することによりポーリングが行なわれ
る。In FIG. 2, at the time of polling, the device address of the device to be polled first is set in the register 54, and this is sent to the device address sending circuit 52 according to an instruction from the polling control unit 51, and this is sent to the device address sending circuit 52. Is sent to the input / output device by. Then, thereafter, the counter 53 updates the device address by adding "1" to the value of the register 54, and each time the device address is updated, polling is performed.
[発明が解決しようとする問題点] 上述したように、従来のポーリング制御方式において
は、ポーリングに際して制御装置に接続することが可能
な装置台数の総てについてのアドレスを順次または降順
に無条件に送出していた。[Problems to be Solved by the Invention] As described above, in the conventional polling control method, the addresses of all the devices that can be connected to the control device at the time of polling are unconditionally set in order or in descending order. I was sending it out.
しかし、実際には、装置が当該接続装置の収容能力一杯
に接続されて使用されることは少なく、通常は、装置が
接続されていないアドレスが、かなり存在するのが普通
である。However, in practice, the device is rarely used by being connected to the full capacity of the connected device, and normally, there are many addresses to which the device is not connected.
また装置が接続されていても、装置側で電源が投入され
ていない等の理由で無応答である場合もある。Even if the device is connected, there may be no response because the device is not powered on.
従来は、ポーリングに際して、このように実際には装置
が接続されていないアドレスも、装置が動作不能な状態
であるアドレスも一律に送出していたから、全く無効な
ポーリングが行なわれることによってポーリングの効率
が損なわれるという問題点があった。Conventionally, at the time of polling, the address to which the device is not actually connected and the address to which the device is inoperable are uniformly transmitted, so that the polling efficiency is improved by performing the completely invalid polling. There was a problem of being damaged.
本発明は、従来のこのような問題点に鑑み、効率の良い
ポーリングを行なうことが可能であると共に接続されて
はいるが現在動作可能な状態ではない装置に対して、そ
れが電源投入などで動作可能になった際にこれを検出す
ることの可能な制御方式を提供することを目的としてい
る。In view of such problems of the related art, the present invention is capable of performing efficient polling, and for a device which is connected but is not in an operable state at the time of power-on, etc. It is an object of the present invention to provide a control method capable of detecting this when it becomes operable.
[問題点を解決するための手段] 本発明によれば、上述の目的は、前記特許請求の範囲に
記載の通り、複数の装置に対して、順次アドレス送出を
行なうことにより、特定の装置との間で信号の授受を行
なうシリアルインターフェース制御装置であって、該複
数の装置に付与する各アドレスに対応させて、該シリア
ルインターフェース制御装置との接続状態を示す第一の
フラグと、該複数の装置の動作状態を示す第二のフラグ
と、アドレス送出制御用のカウンタとを設けると共に、
アドレス送出に際して、送出する該アドレスに対応する
前記第一及び第二のフラグが共にオフの場合に、アドレ
ス送出を抑止する手段と、送出する該アドレスに対応す
る前記第一のフラグがオンで、前記第二のフラグがオフ
の場合に、前記カウンタが所定の値を計数するまで、ア
ドレス送出を抑止する手段とを具備するシリアルインタ
ーフェース制御装置により達成される。[Means for Solving the Problems] According to the present invention, as described in the claims, the above-described object is to perform address transmission to a plurality of devices in order, thereby enabling a specific device to operate. A serial interface control device for exchanging signals between the plurality of devices, the first flag indicating a connection state with the serial interface control device in association with each address given to the plurality of devices, and the plurality of the plurality of devices. A second flag indicating the operating state of the device and a counter for address transmission control are provided, and
At the time of address transmission, when both the first and second flags corresponding to the address to be transmitted are off, means for suppressing the address transmission and the first flag corresponding to the address to be transmitted are on, When the second flag is off, means for suppressing address transmission until the counter counts a predetermined value is achieved.
[作 用] 上記手段において、ポーリングに際し、装置が接続され
ているか否かを示すフラグを参照して、接続されていな
いことが示されている場合、該当するアドレスの送出を
抑止して、次のポーリングに係る処理に入ることができ
るから無効なポーリングを行なうことがなくなり全体の
ポーリングの時間を短縮することが可能となる。[Operation] In the above means, at the time of polling, by referring to the flag indicating whether or not the device is connected, if it is indicated that the device is not connected, transmission of the corresponding address is suppressed, and the next Since it is possible to start the processing relating to polling, invalid polling is not performed, and it is possible to shorten the total polling time.
また、装置が接続されてはいるが、該装置が電源断など
で使用可能状態にないときには、カウンタを用いて走査
を間引くことにより、ポーリングの効率を高めている。
そして、装置側で電源を投入する等により、使用可能状
態になった場合には、これがポーリングされた際の応答
で検出できるからこれにより当該するフラグをオンにし
て該装置が動作可能状態であることを表示することによ
り、以降、通常のポーリング周期に復帰せしめることが
できる。Further, although the device is connected, when the device is not in a usable state due to power-off or the like, polling efficiency is improved by thinning out scanning by using a counter.
When the device becomes available by turning on the power supply, etc., it can be detected from the response when polled, so that the corresponding flag is turned on and the device is in the operable state. By displaying this, the normal polling cycle can be restored thereafter.
[実 施 例] 第1図は本発明の一実施例のブロック図であって、制御
装置のシリアルインターフェース制御部の構成を示して
いており、1はポーリング制御部、2は送受信制御部、
3はフラグメモリ、4、5はレジスタ、6は加算回路、
7は比較回路、8〜13はそれぞれゲート回路を表してい
る。[Embodiment] FIG. 1 is a block diagram of an embodiment of the present invention, showing a configuration of a serial interface control unit of a control device, 1 is a polling control unit, 2 is a transmission / reception control unit,
3 is a flag memory, 4 and 5 are registers, 6 is an adder circuit,
Reference numeral 7 is a comparison circuit, and 8 to 13 are gate circuits.
第1図において、ポーリングに際しては、レジスタ4に
最初にポーリングすべき装置のアドレスが格納される
と、以降加算回路6によって“1"を加算することによっ
て順次昇順にポーリングすべき装置のアドレスが生成さ
れその都度レジスタ4に保持される。In FIG. 1, at the time of polling, when the address of the device to be polled is first stored in the register 4, the adder circuit 6 adds "1" to generate the address of the device to be polled in ascending order. Each time, it is held in the register 4.
該レジスタ4に保持されたアドレス情報はゲート回路12
あるいはゲート回路13を経て送受信制御部2に送り込ま
れ、該送受信制御部2によってポーリングすべき装置に
向けて送出される。The address information held in the register 4 is the gate circuit 12
Alternatively, it is sent to the transmission / reception control unit 2 via the gate circuit 13 and is sent to the device to be polled by the transmission / reception control unit 2.
このとき、当該アドレスを送受信制御部2に送り込むか
否かは、ゲート回路12およびゲート回路13によって制御
される。At this time, whether or not the address is sent to the transmission / reception control unit 2 is controlled by the gate circuit 12 and the gate circuit 13.
以下、該ゲート回路12およびゲート回路13がどのように
動作するかについて説明する。Hereinafter, how the gate circuit 12 and the gate circuit 13 operate will be described.
先に説明したレジスタ4に保持された装置アドレスはゲ
ート回路12およびゲート回路13に入力される一方、フラ
グメモリ3に与えられて、該アドレス値に対応するアド
レス位置からF1、F2、C等の情報が読み出される。The device address held in the register 4 described above is input to the gate circuit 12 and the gate circuit 13, and is also given to the flag memory 3 so that the device address such as F1, F2, C, etc. is supplied from the address position corresponding to the address value. The information is read.
F1は装置が接続(収容)されているか否かを示すフラグ
であって、装置が接続されていれば“1"、接続されてい
なければ“0"が表示されている。F1 is a flag indicating whether or not the device is connected (accommodated), and "1" is displayed when the device is connected, and "0" is displayed when the device is not connected.
F2は接続されている装置が動作可能な状態であるか否か
を示すフラグであって、装置の電源が投入されていない
などで動作し得る状態になっていない場合には“0"が表
示されている。F2 is a flag that indicates whether or not the connected device is in an operable state, and "0" is displayed when the device is not in an operable state because the device is not powered on. Has been done.
Cはカウンタであり、F2が“0"にされる時に“0"にされ
る、その動作については後述する。C is a counter, which is set to "0" when F2 is set to "0", the operation of which will be described later.
装置が接続されていて、かつ、動作し得る状態であると
きは、F1、F2が共に“1"であるから、ゲート回路9の出
力“1"によりゲート回路12が開いて、当該する装置のア
ドレス値を送受信制御部2に送り込むから、該送受信制
御部2がこれを送出する。When the device is connected and ready to operate, both F1 and F2 are "1", so the output "1" of the gate circuit 9 causes the gate circuit 12 to open and the device Since the address value is sent to the transmission / reception control unit 2, the transmission / reception control unit 2 sends it.
装置が未接続である場合には、F1、F2が主に“0"であっ
て、ゲート回路12、13が共に閉じているから、装置アド
レスは送受信制御部2に与えられず、その送出が抑止さ
れる。When the device is not connected, F1 and F2 are mainly "0", and the gate circuits 12 and 13 are both closed. Therefore, the device address is not given to the transmission / reception control unit 2 and its transmission is not performed. Be deterred.
装置が接続されているが、該装置が動作し得る状態にな
いときには、F1が“1"、F2が“0"であり、ゲート回路10
の出力が“1"となる。When the device is connected, but the device is not in an operable state, F1 is “1”, F2 is “0”, and the gate circuit 10
Output becomes "1".
この状態で比較回路7の出力が“1"であればゲート回路
11の出力が“1"となってゲート回路13が開かれるから該
当するアドレス値が送受信制御部2に入力され、該送受
信制御部2によって外部に送出される。もし比較回路7
の出力が“0"であれば送出は抑止される。In this state, if the output of the comparison circuit 7 is "1", the gate circuit
Since the output of 11 becomes "1" and the gate circuit 13 is opened, the corresponding address value is input to the transmission / reception control unit 2 and is transmitted to the outside by the transmission / reception control unit 2. If the comparison circuit 7
If the output of is "0", sending is suppressed.
比較回路7は、フラグメモリ3内のカウンタCの計数値
と、レジスタ5に保持されている値とを比較する。その
結果、カウンタCの計数値の方が大であれば“1"を出力
し、小であれば“0"を出力する。カウンタCの計数値
は、レジスタ5の値よりも小である間、1ずつ加算した
ものに更新される。また、カウンタCの計数値がレジス
タ5の値よりも大きくなりアドレス送出が為されると、
カウンタCのリセットが行なわれる。The comparison circuit 7 compares the count value of the counter C in the flag memory 3 with the value held in the register 5. As a result, if the count value of the counter C is larger, "1" is output, and if it is smaller, "0" is output. While the count value of the counter C is smaller than the value of the register 5, it is updated by incrementing by one. Further, when the count value of the counter C becomes larger than the value of the register 5 and the address is transmitted,
The counter C is reset.
ポーリング制御部1は初期設定時又は、随時に外部から
の指示情報に従って、レジスタ5の値と、フラグメモリ
3内のF1の設定を行なう。The polling control unit 1 sets the value of the register 5 and F1 in the flag memory 3 at the time of initial setting or at any time according to instruction information from the outside.
送受信制御部2は、ポーリングした装置からの応答によ
り該装置が動作可能状態にあるか否かを判定してフラグ
メモリ3内のF2の表示を制御する。The transmission / reception control unit 2 determines whether or not the device is in an operable state based on the response from the polled device, and controls the display of F2 in the flag memory 3.
[発明の効果] 以上説明したように本発明の方式によれば、接続されて
いない装置に対するアドレスの送出を抑止すると共に、
接続されてはいるが、現在動作状態でない装置に対して
は、頻度を少なくしてアドレス送出を行なっているので
効率のよいポーリングを行なうことができる。[Effect of the Invention] As described above, according to the method of the present invention, transmission of an address to a device not connected is suppressed, and
For devices that are connected but not currently in operation, the address is sent out with a low frequency, so that efficient polling can be performed.
そして、装置の電源投入などによって、今まで動作し得
る状態になかった装置が動作し得る状態になったとき、
これを検出して以降通常のポーリング周期に復帰させる
制御を容易に行なうことができる利点がある。Then, when the device becomes operable, which was not possible until now due to the power-on of the device,
After detecting this, there is an advantage that the control for returning to the normal polling cycle can be easily performed.
第1図は本発明の一実施例のブロック図、第2図は従来
の制御装置のシリアルインターフェース制御部の構成の
例をを示すブロック図である。 1……ポーリング制御部、2……送受信制御部、3……
フラグメモリ、4、5……レジスタ、6……加算回路、
7……比較回路、8〜13……ゲート回路FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram showing an example of a configuration of a serial interface control unit of a conventional control device. 1 ... Polling control unit, 2 ... Transmission / reception control unit, 3 ...
Flag memory 4, 5, ... Register, 6 ... Adder circuit,
7 ... Comparison circuit, 8-13 ... Gate circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−132256(JP,A) 特開 昭53−50627(JP,A) 特開 昭58−139229(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-59-132256 (JP, A) JP-A-53-50627 (JP, A) JP-A-58-139229 (JP, A)
Claims (1)
行なうことにより、特定の装置との間で信号の授受を行
なうシリアルインターフェース制御装置であって、 該複数の装置に付与する各アドレスに対応させて、該シ
リアルインターフェース制御装置との接続状態を示す第
一のフラグと、該複数の装置の動作状態を示す第二のフ
ラグと、アドレス送出制御用のカウンタとを設けると共
に、 アドレス送出に際して、送出する該アドレスに対応する
前記第一及び第二のフラグが共にオフの場合に、アドレ
ス送出を抑止する手段と、 送出する該アドレスに対応する前記第一のフラグがオン
で、前記第二のフラグがオフの場合に、前記カウンタが
所定の値を計数するまで、アドレス送出を抑止する手段
と、 を具備することを特徴とするシリアルインターフェース
制御装置。1. A serial interface control device for transmitting / receiving a signal to / from a specific device by sequentially sending an address to the plurality of devices, wherein each address is assigned to the plurality of devices. Correspondingly, a first flag indicating the connection state with the serial interface control device, a second flag indicating the operating state of the plurality of devices, and a counter for address transmission control are provided and at the time of address transmission. , A means for suppressing the address transmission when both the first and second flags corresponding to the address to be transmitted are off, and the first flag corresponding to the address to be transmitted is on, and the second flag Means for suppressing address transmission until the counter counts a predetermined value when the flag is turned off. Interface control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010387A JPH0752432B2 (en) | 1987-01-20 | 1987-01-20 | Serial interface controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010387A JPH0752432B2 (en) | 1987-01-20 | 1987-01-20 | Serial interface controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63178361A JPS63178361A (en) | 1988-07-22 |
| JPH0752432B2 true JPH0752432B2 (en) | 1995-06-05 |
Family
ID=11748710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62010387A Expired - Lifetime JPH0752432B2 (en) | 1987-01-20 | 1987-01-20 | Serial interface controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752432B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350627A (en) * | 1976-10-20 | 1978-05-09 | Hitachi Ltd | Polling control system |
| JPS58139229A (en) * | 1982-02-10 | 1983-08-18 | Hitachi Ltd | Signal selecting circuit |
| JPS59132256A (en) * | 1983-01-18 | 1984-07-30 | Mitsubishi Electric Corp | Polling control system |
| JPS59139229A (en) * | 1983-01-28 | 1984-08-10 | 東芝テック株式会社 | Vacuum cleaner suction body |
-
1987
- 1987-01-20 JP JP62010387A patent/JPH0752432B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63178361A (en) | 1988-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007035058A (en) | Method of carrying out configuration of two or more agents in computer system, and device for it | |
| JPS58502027A (en) | Peripherals adapted to monitor low data rate serial input/output interfaces | |
| JP3379762B2 (en) | Apparatus used with a local computing system to coordinate access control to the host computing system by the local computing system | |
| JPH0752432B2 (en) | Serial interface controller | |
| JP2002029126A (en) | Image forming apparatus, serial communication control method therefor, and storage medium | |
| JPH11110335A (en) | Communication system with interface and communication system interface | |
| JPH05282248A (en) | Data transfer device, processor element and data transfer method | |
| JPH05282244A (en) | Information processor | |
| JP2577613Y2 (en) | Information processing device | |
| JPH05224866A (en) | Graphic information processing system | |
| JP2821176B2 (en) | Information processing device | |
| JP2647962B2 (en) | Display control device | |
| JPH05128279A (en) | One-chip microcomputer | |
| JPH0816405A (en) | System initialization device | |
| JP4174272B2 (en) | Device controller | |
| JP2000293482A (en) | Computer system and display control method in the system | |
| JPH04160458A (en) | DMA controller peripheral circuit | |
| JPH05334222A (en) | Data collecting and distributing device | |
| JPH05204830A (en) | Input/output controller | |
| JPH03234135A (en) | Input/output device control system | |
| JPH06231039A (en) | Storage management device | |
| JPH0786792B2 (en) | Information processing equipment | |
| JPH09319696A (en) | Storage device access system | |
| JPH0637860A (en) | Communication controller | |
| JPH09265448A (en) | System for controlling plural integrated circuits by cpu |