JPH0752759B2 - パツケ−ジ - Google Patents

Description

【発明の詳細な説明】 ＜発明の技術分野＞ 本発明は一般に高周波マイクロ電子回路用密封パツケー
ジに係り、特に、マイクロ波混成集積回路用高信頼製パ
ツケージに関する。

＜従来技術とその問題点＞ データ処理回路およびデータ通信回路の動作周波数は、
kHzの範囲からGHzの範囲へと急速に上がりつつある。高
い周波数では、混成回路あるいはICを封入するパツケー
ジの寄生キヤパシタンスおよびインダクタンスが大きな
影響を及ぼし、その結果、パツケージを回路の一部と考
えなければならない。また、構成部分の密度と熱放散と
に関する要求も増大しており、したがつてパツケージを
良好な熱伝導体としなければならない。これら高周波の
用途では、パツケージはマイクロストリツプ伝送線に適
合しなければならず、表面実装パツケージが業界の標準
になりつつある。加えて、約500MHzより上で動作するア
ナログ回路では、パツケージは良好なRFグランドとなる
ことが非常に重要である。

マイクロ電子回路用に現存するパツケージはこれらの必
要性のいくつかを満たしているが完全に満たしているも
のはない。従来のチツプ・キヤリヤやセラミツクおよび
金属のフラツトパツケージは高周波で動作することがで
きず、良好なRFグランドを提供できず、低電力用途しか
まかなうことができない。金属パツケージ、たとえば、
TO−８形またはTO−12型はICを収容するようにすること
は容易でなく、表面実装することができず、マイクロ波
周波数でのVSWRが大きい。

従来パツケージの１つに必要な基準のすべてをほとんど
満たすまでになつているものがあるが、その寄生インダ
クタンスと寄生キヤパシタンスとのため、その性能は5G
Hzより上の周波数では劣化してしまう。パツケージの構
造もそのパツケージを高価にする原因をなしている。こ
のパツケージの構造の断面図を第２図に示す。パツケー
ジは基体11、ふた13、リード15、およびグランド平面取
付パツド17から構成されている。基体11の上面に厚膜ま
たは薄膜の回路素子19と構成部品21とが搭載されてい
る。回路素子と構成部品とは基体のめつきしたスルーホ
ール23によりリード15に接続されている。他のめつきし
たスルーホールは、図示してないが、グランド平面取付
パツド17に接続されてRFアースとなつている。ふたは基
体11の上面にろう付けされて周辺のまわりにハーメチツ
クシール25を作つている。ただし、めつきしたスルーホ
ールもやはりパツケージをハーメチツクシールするため
封止しなければならない。これを行うには、リードとグ
ランド平面取付パツドとを基体の下面に慎重にろう付け
しなければならない。これには精密なプロセス・コント
ロールが必要であり、パツケージの組立の費用が増え
る。加えて、めつきしたスルーホールに沿つて良好なRF
グランド平面が存在しないので、パツケージのVSWRは約
3GHzより上で大きくなる。また、リード15とグランド平
面取付パツド17の一般的構造のため、これらは２つとも
PC基板にはんだ付けしなければならない。リードは基体
11の下面に取付けられているので、パツケージをPC基板
に取付けてからはパツド17とリード15間にはんだブリツ
ジがあるかどうかを検査することができない。

＜発明の目的＞ 本発明の目的は、マイクロ波周波数ICや混成回路のよう
なマイクロ電子回路用のハーメチツクシール・パツケー
ジで、表面実装が可能であり、RFグランドに対する寄生
キヤパシタンスと寄生インダクタンスが低く、リードの
インピーダンスが外部接続回路の特性インピーダンス
（例えば50オーム）に近く、且つ電力消散の良好なもの
を提供することである。

本発明の他の目的は、部分品と組立てとの費用が少く、
自動組立に適合しており実装後の検査も容易なマイクロ
電子回路用ハーメチツクシール・パツケージを提供する
ことである。

＜発明の概要＞ 上述のおよび他の目的は、基体の下面の金属グランド平
面を上面の回路に接続する導電性ハーメチツクシール・
ビアを有するセラミツク基体と、基体の上面に封止され
たセラミツク・フレームと、フレームと基体との間に封
止されたリードと、フレームの上面に封止されたふたと
から成るパーケージによる本発明により達成される。

ビアはセラミツク基体と同時焼成され、その熱伝導率が
良いため良好な電力放散を行う。ビアは基体の部分のど
んな位置にも配設することができるので、回路の良好な
RFグランドとなり回路設計者に柔軟性を与えるととも
に、回路のいろいろな段階を分離し、電力消費の大きい
部品の熱を流し去るのに使用することができる。ビアは
ハーメチツクシールされているので、パツケージは一層
費用効果が大きい。パツケージをハーメチツクシールす
るのに別個の基底部品やろう付け作業を必要としない。
したがつて、この構造では実質上「古典的」パツケージ
が無くなり、部分品と組立との費用が減少し、パツケー
ジから回路への電気的遷移が無くなる。

リードにはテーパ部があるので、リードはパツケージの
外側で幅広になつていてインダクタンスを減らし、セラ
ミツク・フレームを通るところは狭くなつていてキヤパ
シタンスを減らし、リードを50オームのインピーダンス
に近づけるように調整している。リードの下の導電性銀
入りソルダ・ガラスの層がリードと回路とを電気的に接
続するとともに、リードを基体に封止している。フレー
ムの上面にはメタライズド層があるのでふたははんだ付
けによりフレームにハーメチツクシールできる。

リードはパツケージの側面から突き出ているので、ユー
ザは、パツケージをPC基板にはんだ付けしてから、はん
だがパツケージ基体とリードとを橋絡しているかどうか
を検査することができる。

この構造は従来のパツケージの問題を解決して、表面実
装が可能で、RFグランドに対する寄生インダクタンスが
小さく、リードのインピーダンスが50オームで、且つ電
力放散の良好なハーメチツクシール・パツケージを提供
するものである。

＜発明の実施例＞ 第１図に示す、マイクロ電子回路用パツケージはマイク
ロ波回路素子と構成部品とを実装するセラミツク基体31
と、基体の上面に封止されているセラミツク・フレーム
35と、フレームと基体との間に封止され、入出力信号を
パツケージに入つている回路に接続する導電リード37
と、セラミツク・フレーム35の上面に封止されているふ
た39とを備えている。基体31はハーメチツク・シールと
なるように基体と同時焼成された導電ビア33を備えてい
る。ビアは構成部品および回路装置に対して、RFグラン
ド接続となるとともに良好な電力放散径路となる。

パツケージの底面とマイクロ回路の基板との両者を形成
しているセラミツク基体31はマイクロ回路が厚膜回路か
薄膜回路かにより96％または99.5％アルミナから作られ
る。ビア33は予備焼成したアルミナの中に形成されタン
グステン・ペーストを詰め込まれる。次にアルミナ基板
とタンダステン・ペーストとは絶縁用アルミナと導電性
タングステン充填材との間にハーメチツク・シールが形
成されるように同時焼成される。焼成後、薄膜または厚
膜の回路素子がアルミナ基体の上面に搭載される。薄膜
系は99.5％アルミナが必要であり、代表的には回路密度
を大きくする必要があるとき使用される。このように、
基体の上面は回路導体と抵抗とのパターン41を載せてい
る。基体の下面は、たとえば、タングステン層または薄
膜金属組織で完全にメタライズされていて、パツケージ
を実装するPC基板のRFグランド平面と電気的に接触する
グランド平面43となる。

導電ビアは設計者がRFグランドとの良好な接続を必要と
する回路のどんな部分にも配設することができ、したが
つて回路に対してインダクタンスの低い接地となり、回
路の異なる段を分離する便利な手段となり、消費電力の
大きい構成部品に対するヒートシンクとなる。また、ビ
アはハーメチツクシールを行うので、セラミツク基体31
はマイクロ回路素子を担持する基板としておよび基体に
ろう付けしなければならない別個の金属封止部品を必要
とすることなくパツケージのハーメチツクシール基体と
して使用することができる。基体の下面のグランド平面
43と導電ビア33との組合せによりパツケージのグランド
に対するインダクタンスが非常に低くなり、パツケージ
を高周波のアナログおよびデジタルの用途に使用するこ
とができるようになる。その上、パツケージは薄膜メタ
リゼーシヨン回路と組合せて使用できるので、アナログ
回路の周波数範囲が更に拡がる。

リード37は熱膨脹係数がアルミナ基体31およびフレーム
35と等しいコバール（ASTM合金15）で作られる。高信頼
性規格の要件を満たすには、リードをまずニツケルめつ
きし、次に金めつきする。金めつきは、基体31とフレー
ム35との間でパツケージに挿入するリード37の部分49を
残して、選択的に行う。これは後に説明するようにリー
ドのまわりに酸化鉛ソルダ・ガラス44を用いてハーメチ
ツクシールを実施するのに必要である。リードは製造し
やすくするためおよびパツケージの組立工程を自動化に
適合させるため、リード・フレームの形で供給すること
ができる。リードはパツケージを表面実装構造にするよ
うにリード・フレーム内に適正な形状に形成される。こ
の形態では、基板をリードが形成するポケツトに入れ子
にすることによりリードを基板に対して整列させるにも
便利である。

リードはマイクロ波動作周波数でVSWRを低くするために
リードがパツケージに入る丁度その点でテーパになつて
いる。テーパはパツケージの外側でリードの幅を広くし
て、インダクタンスを減らし、基体31とフレーム35との
間の側壁を通過するリードの幅を狭くしてキヤパシタン
スを減らしている。第３図は典型的なリードの形状の詳
細を示す。リード37には広い部分48と狭い部分49とがあ
り、これらはテーパ部51で接続されている。広い部分48
は基体から表面実装用実装回路板に便利に接続を行うよ
うに形成されている。テーパ51はリードがパツケージに
入るところに設けられている。狭い部分49はパツケージ
の壁を通して回路素子の内部に低キヤパシタンスで接続
を行うようになつている。良好に動作することがわかつ
ている一つの特定な例においては、部分48は幅が0.508
ミリメートル（0.020インチ）であり、部分49は幅が0.2
8ミリメートル（0.011インチ）であり、テーパ51の角は
45度である。このリードの幾何学形状を用いることによ
りパツケージのVSWRは5GHzを通して1.2:1になる。

リード37は基体31の接触パツドに銀入りソルダ・ガラス
層45（たとえば、JMI4600シリーズまたは相当品）で取
付けられ、これにより導電性の他にリードと基体との間
の封止が確実になる。

セラミツク・フレーム35は基体31の周辺を囲むパツケー
ジの側壁となる。フレーム35の上面に、ふた39をはんだ
付けしてハーメチツクシールを作るように最初ニツケル
を、次に金をめつきしたタングステンまたはモリブデン
・マンガンの層がある。フレーム35の下面は非導電性の
酸化鉛ソルダ・ガラス44（たとえばT191BF型または相当
品）の層で被覆されている。酸化鉛ソルダ・ガラスはフ
レーム35と基体31とのアルミナ面と、およびリード37の
ニツケルめつき面とともに非導電性ハーメチツクシール
を形成する。このハーメチツクシールはリードをパツケ
ージに取付けるための構造的強度をも生ずる。フレーム
35の上面にはまた各隅に接合点があつて金属のふたを接
地することができるようになつており、電磁放射を減ら
し、干渉に対する遮蔽となつている。

ふた39はコバール（ASTM合金15）から作られ、高信頼性
規格の要件を満たすようにニツケルおよび金でめつきさ
れている。ここでもまた、コバールは、その熱膨脹が基
体およびフレームのセラミツク材と等しいために使用さ
れる。ふたはマイクロ回路素子を収容するのに適切な大
きさのドームを形成するように打ち抜かれる。

パツケージの全体構造および基体31とフレーム35との間
のリードの接続はパツケージの構成部品の分解図である
第４図を参照すれば更に容易に見ることができる。第４
図は多数のリード37（テーパと形態とは図示しない）を
基体31の回路の入出力パツドにどのように取付けること
ができるかを示している。フレーム35をリード37の上で
基体の上面に取付ける前に酸化鉛ソルダ・ガラス層44を
フレーム35の下面に設ける。第４図はフレーム35のはん
だ付け可能な上面47がふた39とどのように結合して、ふ
た39をパツケージにはんだ付けしハーメチツクシールを
形成するための表面を作つているかを示している。

パツケージを組立てる工程は第５図に示す流れ図にした
がつて進行する。最初に、ステツプ501で、セラミツク
基体に導電性タングステン・ペーストのビアを所定位置
に配置して焼成する。次に、ステツプ503で、導電性・
抵抗性回路素子41を基体の上面に付着し、メタライズし
たグランド平面43を基体の下面に付着する。次に、ステ
ツプ505で、銀入りはんだガラス45の被膜を、リード37
と一定のマイクロ回路構成部品とを取付ける前に、メタ
リゼーシヨン域に選択的に被覆する。ソルダ・ガラス・
シールを焼成するための420℃の温度に耐えることがで
きる構成部品だけをこのとき回路に設置することができ
る。この部品には、たとえば、第１図に示すコンデンサ
46のような、マイクロ波コンデンサがあり、これはステ
ツプ507で基体に設置する。ステツプ509で、先に述べた
リード・フレームの形態をなすリードを回路トレース上
の接触パツドと位置合わせして基体に載せる。この点
で、基体アセンブリはフレーム35といつでも結合できる
状態になつている。ステツプ511〜513とで組立てのため
フレーム35を準備する。まず、ステツプ511でフレーム3
5を上部のタングステンまたはモリブデン・マンガンの
層47とともに焼成する。次に、ステツプ512でタングス
テンまたはモリブデン・マンガンをニツケルめつきおよ
び金めつきし、最後に、ステツプ513で、酸化鉛ソルダ
・ガラスの層44をフレームの下面にシルクスクリーン印
刷してガラス枠をつける。この時点で、フレームはリー
ドと基体全体の上方で基体と結合する準備が完了してお
り、ステツプ515でフレーム・アセンブリを加熱してソ
ルダ・ガラスを処理する。処理はアセンブリを空中で42
0℃に５分間加熱して行う。これによりハーメチツクシ
ールが形成される他に、リードをパツケージに取付ける
ための構造的結合が形成される。酸化鉛ソルダ・ガラス
は強度を組合せるように、硬化温度が低くなるように、
および誘電率が小さくなるように選ぶ。銀入りソルダ・
ガラスの特性はそれが導電性であることを除けば酸化鉛
ソルダ・ガラスと非常によく似ている。それでソルダ・
ガラス層の処理は一操作で行うことができる。処理温度
が比較的低ければ回路に設置したコンデンサをそこなう
ことがなく、薄膜抵抗回路素子を損傷させることもな
い。

この時点で、残りの熱に敏感な回路部品を回路パターン
に取付けることができる。この作業はワイヤ・ボンデイ
ングを含む多様な適切な方法で行うことができる。ステ
ツプ517で、構成部品を取付けてから、ふたを取付け封
止する前に回路の試験を行うことができる。この試験を
ステツプ519で行う。必要なら、試験により部品の不良
または接続の不良が発見された場合、部品の取付けをや
り直すことができる。ステツプ521で、試験が完了した
ら、ふたをパツケージの上部にはんだ付けして全体をハ
ーメチツクシールする。はんだ付けは不活性または還元
性の雰囲気の中で金すず合金はんだを用いて行う。この
工程は温度が低いため420℃の硬化温度に耐えることが
できない部品を保護するとともにケースの内部に乾いた
不活性雰囲気を生ずる。はんだ付け後、ステツプ523
で、パツケージを漏れ試験し、必要なら作業をやり直し
て適正な封止を確保する。最後に、ステツプ525で回路
の最終RF試験を行う。

＜発明の効果＞ 前述の本発明の実施例からも明らかなように、本発明の
実施によつて得られるパツケージはハーメチツクシール
されており、RFグランドに対する寄生インピーダンスが
小さく、かつそのリードは50Ω（一般には外部回路イン
ピーダンス）に整合されるという効果が得られる。その
上、このパツケージは自動組み立てが容易であり、表面
実装が容易でかつ表面実装後もその検査が容易であると
いう効果も得られる。従つて実用に供して有益である。

【図面の簡単な説明】

第１図は本発明の１実施例を用いて構成したマイクロ波
IC及び混成回路ハーメチツクシール・パツケージの断面
図。第２図は従来技術により構成したマイクロ波IC及び
混成回路ハーメチツクシール・パツケージの断面図。第
３図は第１図のリードの１本の詳細図。第４図は第１図
のパツケージの部分品を示す分解図。第５図は本発明を
用いたパツケージの組立工程を示すフローチヤート。 31:セラミツク基体;33:導電性ビア;35:セラミツク・フ
レーム;37:リード;39:ふた;41:パターン;43:グランド平
面;44:酸化鉛ソルダ・ガラス層;45:銀入りソルダ・ガラ
ス層;46:コンデンサ;47:フレーム上面。

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｚ (56)参考文献 特開 昭61−288446（ＪＰ，Ａ) 特開 昭62−179134（ＪＰ，Ａ)

Claims (5)

【特許請求の範囲】
1. 【請求項１】マイクロ波回路用の密閉封止されたパッケ
   ージにおいて、 上面にマイクロ波回路素子を保持するセラミック基体で
   あって、該セラミック基体の上面から下面に貫通して延
   びる密閉封止された導体ビアを備えたものと、 前記セラミック基体の上面に保持された前記マイクロ波
   回路素子に導電性熱伝導材を介して接続されると共に、
   前記パッケージの側面に延びる複数の導電性リードと、 パッケージの側壁を形成する上面にメッキ層を有するセ
   ラミック・フレームであって、非導電性熱伝導材を介し
   て前記セラミック基体の上面及び前記導電性リードに密
   封封止されるものと、 前記セラミック・フレームの上面にはんだ付けにより密
   閉封止される下面を有する蓋材と、 からなることを特徴とするマイクロ波回路用パッケー
   ジ。
2. 【請求項２】前記導体ビアが前記セラミック基体焼成前
   にタングステン・ペーストを充填した後前記セラミック
   基体と共に焼成されたものであることを特徴とする特許
   請求の範囲第１項記載のマイクロ波回路用パッケージ。
3. 【請求項３】前記導電性熱伝導材が銀入りソルダ・ガラ
   スであり、前記非導電性熱伝導材が酸化鉛ソルダ・ガラ
   スであることを特徴とする特許請求の範囲第１項記載の
   マイクロ波回路用パッケージ。
4. 【請求項４】前記セラミック基体の下面がメッキされて
   グランド平面となることを特徴とする特許請求の範囲第
   １項記載のマイクロ波回路用パッケージ。
5. 【請求項５】前記導電性リーダは、前記パッケージ側面
   から突き出した側を、前記マイクロ波回路素子への接続
   側よりも幅広に形成すると共に、プリント回路基板への
   表面実装用に加工してなることを特徴とする特許請求の
   範囲第１項記載のマイクロ波回路用パッケージ。