Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0752922B2 - Ghost removal device - Google Patents
[go: Go Back, main page]

JPH0752922B2 - Ghost removal device - Google Patents

Ghost removal device

Info

Publication number
JPH0752922B2
JPH0752922B2 JP1341342A JP34134289A JPH0752922B2 JP H0752922 B2 JPH0752922 B2 JP H0752922B2 JP 1341342 A JP1341342 A JP 1341342A JP 34134289 A JP34134289 A JP 34134289A JP H0752922 B2 JPH0752922 B2 JP H0752922B2
Authority
JP
Japan
Prior art keywords
circuit
signal
waveform
ghost
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1341342A
Other languages
Japanese (ja)
Other versions
JPH03198586A (en
Inventor
裕司 西
茂広 伊藤
達至 高口
一之 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP1341342A priority Critical patent/JPH0752922B2/en
Priority to US07/635,001 priority patent/US5144414A/en
Publication of JPH03198586A publication Critical patent/JPH03198586A/en
Publication of JPH0752922B2 publication Critical patent/JPH0752922B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211Ghost signal cancellation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はゴースト除去装置に係り、特にTV(テレビジョ
ン)放送波及びこれを検波した映像信号を扱う各種TV映
像機器,ビデオ機器において、入力映像信号に含まれる
ゴースト,波形歪を除去するゴーストキャンセラに関す
る。
Description: TECHNICAL FIELD The present invention relates to a ghost elimination device, and more particularly to a TV (television) broadcast wave and various TV video devices and video devices that handle video signals obtained by detecting the same. The present invention relates to a ghost canceller that removes ghost and waveform distortion included in a video signal.

〔技術的背景〕[Technical background]

近年のTV受像機等用のモニタ装置における高画質化,大
画面化志向を反映して、ハイビジョン,クリアビジョン
に代表される高画質化TV放送方式が注目されつつある。
一方、高層ビルや山腹からの反射波を同時に受信するた
めに発生するゴースト妨害が改めて問題になってきてい
る。しかも、高層ビル等の増加によって、妨害地域は拡
がる一方であり、これを受信側のTV受像機において低
減,更には除去することが必要になっており、特に、高
級なTV受像機においては、ゴースト妨害を除去するため
のゴースト除去装置を搭載することが要請されている。
Reflecting the recent trend toward higher image quality and larger screens in monitor devices for TV receivers, etc., high image quality TV broadcasting systems represented by high definition and clear vision are attracting attention.
On the other hand, ghost interference, which occurs due to simultaneous reception of reflected waves from skyscrapers and mountainsides, has become a new issue. Moreover, due to the increase in high-rise buildings, the disturbing area is expanding, and it is necessary to reduce or even eliminate it in the TV receiver on the receiving side. Especially, in high-quality TV receivers, It is required to mount a ghost removing device for removing ghost interference.

〔従来の技術〕[Conventional technology]

かかる要請に答え、NTSC方式のTV映像信号中には、ゴー
ストキャンセラ用の基準信号が挿入されている。それは
垂直帰線消去期間の所定ラインに挿入されており、この
基準信号から基準パルスを生成してゴースト除去動作に
供するものであり、以下、基準パルスの生成方法につい
て、第3図の信号波形図と共に説明する。
In response to such a request, a reference signal for a ghost canceller is inserted in the NTSC system TV video signal. It is inserted in a predetermined line in the vertical blanking period and generates a reference pulse from this reference signal for use in the ghost removal operation. Hereinafter, regarding the method of generating the reference pulse, the signal waveform diagram of FIG. Will be explained together.

第3図(A)〜(J)に夫々示すように、フィールド単
位でGCR信号{同図(A),(C)等参照}とペデスタ
ル信号{同図(B),(D)等参照}の2つの信号が4
フィールド隔てられて4相で挿入されており、8フィー
ルドが繰返しの周期である。第3図において(A),
(C),(E),(G)の各図が偶数フィールド、
(B),(D),(F),(H)の各図が奇数フィール
ドである。ゴーストキャンセル用の基準信号となるバー
波形がGCR信号であり、減算処理によって水平同期信
号,バースト信号とを相殺して取除き、そのバー波形を
取出すための補助用の信号がペデスタル信号である。GC
R信号は第1,第3,第6,第8番目のフィールドに挿入され
{夫々第3図(A),(C),(F),(H)参照}、
ペデスタル信号は第2,第4,第5,第7番目のフィールドに
挿入されている{夫々第3図(B),(D),(E),
(G)参照}。
As shown in FIGS. 3 (A) to 3 (J), GCR signals {see (A), (C), etc. in the figure} and pedestal signals {see (B), (D), etc. in the figure} in field units. 2 signals of 4
Fields are separated and inserted in four phases, and eight fields are a repeating cycle. In FIG. 3, (A),
(C), (E), and (G) are even fields,
Each of (B), (D), (F), and (H) is an odd field. The bar waveform that serves as a reference signal for ghost cancellation is a GCR signal, and the pedestal signal is an auxiliary signal for removing the bar waveform by offsetting and removing the horizontal synchronizing signal and the burst signal by subtraction processing. GC
The R signal is inserted in the first, third, sixth and eighth fields {see FIGS. 3 (A), (C), (F) and (H) respectively},
The pedestal signal is inserted in the 2nd, 4th, 5th and 7th fields {Fig. 3 (B), (D), (E), respectively.
See (G)}.

なお、第3図においてGCR信号の記号“GCR"及びペデス
タル信号の記号“0"の肩に付されている“+”及び
“−”の記号は、そのラインのバースト信号の極性(図
中にも記入)を表わしている。この第3図から解るよう
に、4フィールド隔たった信号間で差を取れば、同図
(I)又は(J)に示すように、水平同期信号及びバー
スト信号が相殺されて、バー波形が抽出できる。これを
基準信号として用いるには、±GCRのバー波形を更に差
分又は微分等の波形変換処理によって、同図(K)に示
すようにパルス化する必要がある。このバー波形の前縁
部から取出された波形が、ゴースト除去のための基準パ
ルスである。この基準パルスは、4MHzまでのエネルギー
成分を十分含んでいる。
In addition, in FIG. 3, the symbols "+" and "-" attached to the shoulders of the symbol "GCR" of the GCR signal and the symbol "0" of the pedestal signal are the polarities of the burst signals of the line (in the figure, Is also entered). As can be seen from FIG. 3, if the difference is obtained between the signals separated by four fields, the horizontal synchronizing signal and the burst signal are canceled and the bar waveform is extracted, as shown in FIG. it can. In order to use this as a reference signal, it is necessary to further pulse the ± GCR bar waveform by waveform conversion processing such as difference or differentiation as shown in FIG. The waveform extracted from the leading edge of this bar waveform is the reference pulse for ghost removal. This reference pulse contains a sufficient energy component up to 4 MHz.

第3図(L)は同相ゴーストが発生したときの様子を表
わしており、基準パルスに同期させた基準波形{同図
(M)参照}を差引いた後に得られる同図(N)の誤差
信号列(ε)からゴーストの遅延時間tg及び振幅値等
を得てトランスバーサルフィルタのタップ係数値を決定
し、重み付けを設定していくのがゴースト除去の動作原
理である。
FIG. 3 (L) shows the situation when the in-phase ghost occurs, and the error signal of FIG. 3 (N) obtained after subtraction of the reference waveform synchronized with the reference pulse (see FIG. 3 (M)). The operation principle of ghost removal is to obtain the delay time tg of the ghost, the amplitude value, etc. from the sequence (ε n ) to determine the tap coefficient value of the transversal filter and set the weighting.

第2図は、かかる動作原理を有する従来のゴースト除去
装置の代表例のブロック系統図であり、図中8はA/D変
換器、9はタイミング信号発生回路、11はフィルタ部
(FIRフィルタやIIRフィルタ等からなるトランスバーサ
ルフィルタ)、12は係数設定回路、13は波形取込み回
路、14はエッジ検出回路、15は同期加算回路、16は波形
変換回路、17は減算器、18は基準波形発生回路である。
タイミング信号発生回路9は、入力映像信号に含まれて
いる水平同期信号及び垂直同期信号を基にタイミング信
号を生成し、これを基準波形発生回路18に供給すること
により、波形取込み回路13と基準波形発生回路18との同
期をとっている。以下の説明はアナログ的に進めるが、
実際には標本化周波数が、例えば4SCSC≒3.58MH
z:色副搬送波周波数)で標本化された信号系で扱うもの
とする。
FIG. 2 is a block system diagram of a typical example of a conventional ghost elimination device having such an operation principle. In the figure, 8 is an A / D converter, 9 is a timing signal generation circuit, 11 is a filter section (FIR filter or Transversal filter consisting of IIR filter, etc., 12 coefficient setting circuit, 13 waveform acquisition circuit, 14 edge detection circuit, 15 synchronous addition circuit, 16 waveform conversion circuit, 17 subtractor, 18 reference waveform generator Circuit.
The timing signal generating circuit 9 generates a timing signal based on the horizontal synchronizing signal and the vertical synchronizing signal included in the input video signal, and supplies the timing signal to the reference waveform generating circuit 18 to generate the waveform capturing circuit 13 and the reference signal. It is synchronized with the waveform generation circuit 18. The following explanation will proceed in analog fashion,
Actually, the sampling frequency is, for example, 4 SC ( SC ≈ 3.58MH
z: color subcarrier frequency) shall be used for the signal system sampled.

第2図に示した従来装置1において、入力ラインl1より
A/D変換された入力映像信号X(t)がフィルタ部11に
供給される。このフィルタ部11は巡回型又は非巡回型の
トランスバーサルフィルタで構成され、その係数値は係
数設定回路12により制御される。フィルタ部からの出力
はラインl2を介して出力映像信号Y(t)として取り出
されると共に、波形取込み回路13に供給され、ここで基
準信号を含む所定の一定期間(例えば1水平走査線分)
抽出(即ち波形取込み)される。波形取込み回路13は入
力信号を4フィールド分遅延させる遅延回路や、入力信
号と遅延信号との減算を行なう減算器(いずれも図示せ
ず)等で構成できる。これによって、前記第3図(A)
〜(H)のような基準信号から同図(I)又は(J)の
ようなGCRバー波形を得て、次段のエッジ検出回路14及
び同期加算回路15に出力している。エッジ検出回路14で
はGCRバー波形の前縁部の中点を、差分処理による最大
振幅値位置より求め、フィールド毎に周期的に供給され
るGCRバー波形{同図(J)の場合は極性を反転する}
の波形エッジを揃えた後、同期加算回路15にて同期加算
している。
In the conventional device 1 shown in FIG. 2, from the input line l 1
The A / D converted input video signal X (t) is supplied to the filter unit 11. The filter unit 11 is composed of a recursive or non-recursive transversal filter, and its coefficient value is controlled by the coefficient setting circuit 12. The output from the filter section is taken out as an output video signal Y (t) via a line l 2 and supplied to a waveform taking-in circuit 13 where a reference signal is included for a predetermined period (for example, one horizontal scanning line).
It is extracted (that is, waveform acquisition). The waveform acquisition circuit 13 can be configured by a delay circuit that delays the input signal by four fields, a subtracter (not shown) that subtracts the input signal and the delayed signal, and the like. As a result, FIG.
.. (H) to obtain a GCR bar waveform as shown in (I) or (J), and output it to the edge detection circuit 14 and the synchronous addition circuit 15 at the next stage. In the edge detection circuit 14, the midpoint of the leading edge of the GCR bar waveform is obtained from the maximum amplitude value position by the difference processing, and the GCR bar waveform periodically supplied for each field {in the case of FIG. Flip}
After aligning the waveform edges of, the synchronous addition circuit 15 performs synchronous addition.

波形変換回路16では、上記同期加算によってSNの改善さ
れた第3図(I)の如きバー波形を、差分又は微分等の
波形変換処理によって、同図(K)図示の如きパルス波
形を生成し、減算器17の正入力端子に供給している。即
ち、バー波形の前縁部は基準パルス生成用として用いら
れ、この波形には送信から受信までの伝送特性が含まれ
ている。
The waveform conversion circuit 16 generates a pulse waveform as shown in FIG. 3K by a waveform conversion process such as difference or differentiation of the bar waveform as shown in FIG. , To the positive input terminal of the subtractor 17. That is, the leading edge portion of the bar waveform is used for generating the reference pulse, and this waveform includes the transmission characteristic from transmission to reception.

一方、基準波形発生回路18は、第3図(M)の如き本来
の基準信号波形(内部基準波形)を生成して、減算器17
の負入力端子に供給している。従って減算器17では両信
号波形の比較(減算)が行なわれ、同図(N)のような
ゴーストのみの波形が得られる。この減算結果を誤差信
号列εとして、次段の係数設定回路12に出力する。係
数設定回路12は前記フィルタ部11のトランスバーサルフ
ィルタのタップ係数Wnを決定する機能を持っており、ε
より次式 Wn (ν+1)=Wn (ν)−α(ν)ε (ν) ………
(1) (但し、νは既に行なわれた処理回数) のような逐次繰返し形で行なわれることが多い。また、
αは通常は定数(<1)であるが、νに応じて変えるこ
ともできる。かくして、同図(N)におけるゴースト成
分が、視覚上の検知限以下に追い込まれる。即ち、フィ
ルタ部11からはゴーストが除去(低減)された映像信号
が出力される。なお、上記係数設定回路12は演算機能を
必要とするので、専らマイコン(micro computer)やマ
イクロプロセッサ等で構成される。
On the other hand, the reference waveform generating circuit 18 generates an original reference signal waveform (internal reference waveform) as shown in FIG.
Is being supplied to the negative input terminal of. Therefore, the subtractor 17 compares (subtracts) the waveforms of both signals and obtains a ghost-only waveform as shown in FIG. The result of this subtraction is output to the coefficient setting circuit 12 in the next stage as an error signal sequence ε n . The coefficient setting circuit 12 has a function of determining the tap coefficient W n of the transversal filter of the filter unit 11,
From n , the following equation W n (ν + 1) = W n (ν) −α (ν) ε n (ν) ………
(1) (however, ν is the number of times the processing has already been performed) is often performed in a sequential iterative manner. Also,
α is usually a constant (<1), but can be changed according to ν. Thus, the ghost component in FIG. 9 (N) is driven below the visual detection limit. That is, the video signal from which the ghost has been removed (reduced) is output from the filter unit 11. Since the coefficient setting circuit 12 requires an arithmetic function, it is composed exclusively of a microcomputer or a microprocessor.

なお第2図の回路は、基準信号の抽出をフィルタ部11の
出力側から行なって、タップ係数Wnを逐次更新するフィ
ードバック型制御の構成例であるが、その他、基準信号
の抽出をフィルタ部11の入力側から行なって、タップ利
得の決定に過去のタップ係数Wnによるフィルタ出力を用
いないフィードフォワード型制御とがある。この両者は
いずれにしても、入力映像信号の基準信号部分に含まれ
るランダムノイズ成分は、同期加算回路15によって軽減
されるのである。
Note that the circuit of FIG. 2 is an example of the configuration of feedback type control in which the reference signal is extracted from the output side of the filter unit 11 and the tap coefficient W n is sequentially updated. There is feedforward type control which is performed from the input side of 11 and does not use the filter output by the past tap coefficient W n to determine the tap gain. Either way, the random noise component contained in the reference signal portion of the input video signal is reduced by the synchronous addition circuit 15.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上記従来のゴースト除去装置1では、波形取込み回路13
における波形取込み機能(方法)として、任意の時点で
の信号とその4フィールド前の信号(即ち4フィールド
遅延信号)との差(減算結果)からGCRバー波形を基準
信号として取出しているが、映像信号に含まれるジッタ
や、放送局側でのシーン切換え等により生じる信号の乱
れ、又はインパルス状の外乱パルスノイズ等の要因でク
ロックが乱れて、4フィールドの時間精度が出ない場合
がある。このような場合には4フィールド差が不完全に
なって相殺エラーが発生し、ゴーストがある時にはそれ
も影響して、本来は在るべきでない所に不要な信号が出
てしまい、誤検出や誤動作の原因となってしまう。しか
も従来装置ではかかる不都合に対する防御,対策は何ら
施してないという問題があった。
In the above conventional ghost removing device 1, the waveform capturing circuit 13
As a waveform acquisition function (method) in, the GCR bar waveform is extracted as a reference signal from the difference (subtraction result) between the signal at any given time and the signal 4 fields before (ie, 4 field delay signal). The clock may be disturbed due to the jitter included in the signal, the disturbance of the signal caused by the scene switching on the broadcast station side, or the impulse-like disturbance pulse noise, and the time accuracy of four fields may not be obtained. In such a case, the four-field difference becomes incomplete and a cancellation error occurs. When there is a ghost, it also affects that, and an unnecessary signal is output in a place where it should not exist. It will cause malfunction. Moreover, the conventional device has a problem that no protection or countermeasure is taken against such inconvenience.

〔課題を解決するための手段〕 本発明のゴースト除去装置は、従来の構成に加えて、前
記波形取込み回路の後段に波形チェック回路を挿入し、
波形取込み回路において、4フィールド隔たっている基
準信号を取込み減算をして、水平同期信号とバースト信
号を相殺して得られるGCRバー波形に対して、本来バー
スト信号が存在し且つこの信号が相殺されているはずの
期間において、この期間のデータの二乗積算値は一定の
値以上にはならないという条件と,本来バー波形となる
所定の期間は所定値以上の振幅であるという条件の双方
を満たした場合を正規の状態として、該両条件のうちい
ずれか1つでも満たされない場合は、上記GCRバー波形
を同期加算回路及びエッジ検出回路で使用しないよう
に、上記波形チェック回路で制御するよう構成すること
により、不正な信号状態になった時には後段のエッジ検
出回路等に信号を送り込むことを停止して誤動作を防止
し得、上記従来装置における問題点を解消したものであ
る。なお、正常か否かの判定は、波形取込み回路の出力
波形中の、特にバースト信号が相殺されている期間の信
号状態に着目するようにしている。
[Means for Solving the Problems] The ghost removing device of the present invention has, in addition to the conventional configuration, a waveform check circuit inserted in a subsequent stage of the waveform capturing circuit,
In the waveform acquisition circuit, the reference signal separated by 4 fields is acquired and subtracted, and the GCR bar waveform obtained by canceling the horizontal synchronizing signal and the burst signal originally has a burst signal and this signal is canceled. In this period, both the condition that the squared integrated value of the data in this period does not exceed a certain value and the condition that the predetermined period that is originally a bar waveform has an amplitude above a certain value are satisfied. If any one of the two conditions is not satisfied, the GCR bar waveform is controlled by the waveform check circuit so as not to be used by the synchronous adder circuit and the edge detection circuit. Therefore, when an illegal signal state occurs, it is possible to prevent the signal from being sent to the edge detection circuit and the like in the subsequent stage to prevent malfunction. That is that to solve the problems. The determination as to whether the signal is normal or not is made by paying attention to the signal state in the output waveform of the waveform capturing circuit, particularly during the period when the burst signals are canceled.

〔実施例〕〔Example〕

第1図を参照しながら、本発明のゴースト除去装置の一
実施例について説明する。第1図は本発明のゴースト除
去装置10のブロック図であり、この図において第2図に
示した従来装置と同一構成個所には同一符号を付してそ
の詳細な説明を省略する。両図を比較すると明らかなよ
うに、本発明のゴースト除去装置10では、波形取込み回
路13と,エッジ検出回路14及び同期加算回路15との間
に、波形チェック回路20を挿入してゴースト除去装置10
を構成している。それ以外の構成及び諸動作は従来装置
1と同じなので、その説明を省略し、以下、新規な構成
要素である波形チェック回路20について、第5図の信号
波形図(タイミングチャート)を併せ参照して詳細に説
明する。
An embodiment of the ghost removing device of the present invention will be described with reference to FIG. FIG. 1 is a block diagram of a ghost removing device 10 of the present invention. In this figure, the same components as those of the conventional device shown in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted. As is clear from a comparison between the two figures, in the ghost removing apparatus 10 of the present invention, the waveform checking circuit 20 is inserted between the waveform capturing circuit 13, the edge detecting circuit 14 and the synchronous adding circuit 15 to remove the ghost. Ten
Are configured. Since the other configurations and operations are the same as those of the conventional apparatus 1, description thereof will be omitted, and hereinafter, regarding the waveform check circuit 20 which is a new component, the signal waveform diagram (timing chart) of FIG. 5 will also be referred to. Will be described in detail.

第4図は波形チェック回路20の第1実施例の具体的回路
構成図である。図中、21乗算回路、22は積算回路、23及
び25は比較回路、24は絶対値化回路、26及び27はNANDゲ
ート回路(以下単に「NAND回路」と記載する)、28はフ
リップフロップ回路、29は遅延回路、30はゲート回路で
ある。ここで扱う映像信号のビット数は8bitとする。
FIG. 4 is a concrete circuit configuration diagram of the first embodiment of the waveform check circuit 20. In the figure, 21 multiplication circuits, 22 integration circuits, 23 and 25 comparison circuits, 24 absolute value conversion circuits, 26 and 27 NAND gate circuits (hereinafter simply referred to as "NAND circuits"), 28 flip-flop circuits , 29 is a delay circuit, and 30 is a gate circuit. The number of bits of the video signal handled here is 8 bits.

上記波形取込み回路13から波形チェック回路20に供給さ
れるゴースト除去用基準信号は、第5図(A)又は
(B){第3図(I)及び(J)に夫々対応した波形で
ある}の如きGCRバー波形である。前述の如く、4フィ
ールド差の基準信号間の差を取り、水平同期信号及びバ
ースト信号が相殺されている。4フィールドの時間差
は、標本化周波数が4SCの場合には、9555000(=4
×262.5×910)サンプルもあるので、通常は水晶等でVC
O(電圧制御発振器)を形成して安定化を図っている。
しかるに、映像信号に含まれるジッタや、放送局側のシ
ーン切換え等で発生する信号の乱れ、又はインパルス状
の外乱パルスノイズ或いはゴースト等によって、クロッ
クや同期再生系が乱れ、4フィールドの時間精度が出な
い場合がある。このような時には4フィールド時間差が
不正確になって相殺効果が良好ではなくなり、第5図
(C)にBaで示すようなバースト信号の相殺残りや、Ha
のような水平同期信号の髭が出る。特に、バースト信号
は周波数が3.58MHzなのでBaは特に出易く、僅か1サン
プルの狂いがあっても、本来のバースト信号の数分の1
は出てしまう。そこで、この第1実施例の波形チェック
回路20を挿入付加した装置10では、このバースト信号相
殺残りBaを検出して、入力(GCR)信号の正常,非正常
(異常)を判定する手段として使用している。
The ghost elimination reference signal supplied from the waveform acquisition circuit 13 to the waveform check circuit 20 is a waveform corresponding to FIG. 5 (A) or (B) {waveforms corresponding to FIG. 3 (I) and (J) respectively}. It is a GCR bar waveform like. As described above, the horizontal sync signal and the burst signal are canceled by taking the difference between the reference signals with the difference of 4 fields. When the sampling frequency is 4 SC , the time difference of 4 fields is 9555000 (= 4
× 262.5 × 910) samples are also available, so it is usually VC
O (voltage controlled oscillator) is formed for stabilization.
However, due to the jitter contained in the video signal, the disturbance of the signal generated by the scene switching on the broadcasting station side, the impulse-like disturbance pulse noise, the ghost, etc., the clock and the synchronous reproduction system are disturbed and the time accuracy of 4 fields is reduced. It may not come out. Such is cancellation effect becomes inaccurate 4 field time difference becomes less satisfactory when, offsetting the rest and the burst signal as shown in FIG. 5 (C) to B a, H a
Beard of horizontal sync signal like. In particular, since the burst signal has a frequency of 3.58MHz, B a is particularly likely to occur, and even if there is only one sample deviation, it is a fraction of the original burst signal.
Will come out. Therefore, in the first embodiment apparatus 10 was added inserting the waveform check circuit 20 detects the burst signal cancellation remaining B a, normal input (GCR) signal, a means for determining an abnormal (abnormal) I'm using it.

次に、第4図の構成に沿って、本発明のゴースト除去装
置10の要部の具体的な動作について、第5図の信号波形
図を併せ参照し乍ら説明する。入力ラインl3より第5図
(A)又は(B)に示した信号(GCRバー波形)が乗算
回路21の両入力端子に供給されると、その二乗値が出力
される。即ち、乗算回路21の乗算及び被乗数に同一デー
タを入力するこにより、そのデータの二乗値を得ること
ができる。データは例えば2の補数の8bitであるものと
する。ここで、同図(C)に示すような、Ba等を含む信
号が乗算回路21に供給されると、その出力は同図(D)
に示すような波形となって、積算回路22に供給される。
積算回路22には同図(G)に示すような制御信号G1が供
給されており、この制御信号G1がLow level{同図
(D)の期間ta〜tb}のとき積算が行なわれ、その積算
結果を適当なビット数(例えば8bit)に丸めて出力す
る。従って、同図(D)の如き波形の信号が入力する
と、積算回路22の出力は同図(M)のようになる。な
お、二乗値の積算について積算開始時,及び積算終了し
て積算結果を比較回路23に転送した後にクリアされるも
のとする。比較回路23は、同図(H)に示すようなロー
パルスを検知した時に、積算回路22で求められたバース
ト信号の相殺誤差の二乗値の積算値と、S/N条件等を加
味された実測値より決定された設定値La{同図(M)参
照}との比較を行なう。その積算値が設定値Laよりも大
きくなった時、NAND回路26にLow levelの信号を送り、
その他の条件下ではHigh levelの信号を出力する。
Next, the specific operation of the main part of the ghost removing device 10 of the present invention will be described with reference to the signal waveform diagram of FIG. 5 along with the configuration of FIG. When the signal (GCR bar waveform) shown in FIG. 5A or 5B is supplied to both input terminals of the multiplication circuit 21 from the input line l 3 , the squared value thereof is output. That is, by inputting the same data to the multiplication and multiplicand of the multiplication circuit 21, the square value of the data can be obtained. The data is assumed to be 2's complement 8 bits, for example. Here, when a signal including B a and the like as shown in FIG. 7C is supplied to the multiplication circuit 21, its output is shown in FIG.
The waveform is as shown in and is supplied to the integrating circuit 22.
The integrating circuit 22 is supplied with the control signal G 1 shown in FIG. (G), the integration time of {period t a ~t b in FIG (D)} The control signal G 1 is Low level The integrated result is rounded to an appropriate number of bits (for example, 8 bits) and output. Therefore, when a signal having a waveform as shown in FIG. 6D is input, the output of the integrating circuit 22 becomes as shown in FIG. It should be noted that the integration of the squared values is cleared at the start of integration and after the integration is completed and the integration result is transferred to the comparison circuit 23. When the comparison circuit 23 detects a low pulse as shown in FIG. 3H, the comparison circuit 23 adds the squared value of the offset error of the burst signal obtained by the integration circuit 22 and the actual measurement in consideration of the S / N condition and the like. A comparison is made with the set value L a determined from the value (see (M) in the figure). When the integrated value becomes larger than the set value L a , a low level signal is sent to the NAND circuit 26,
Under other conditions, it outputs a High level signal.

一方、上記入力ラインl3からの信号(GCRバー波形)は
絶対値化回路24にも8bitデータとして供給される。絶対
値化回路24の実際の構成は、2入力のEXOR(排他的論理
和)回路を7個含み、夫々のEXOR回路の入力端子には、
MSBを除いた残り7bitの信号ラインがビット毎に接続さ
れ、他の入力端子には共通にMSBが接続されている。MSB
=1(即ち負の値)の時には入力信号が反転され、MSB
=0(即ち正の値)の時にはそのままで、次段の比較回
路25に出力される。出力のビット数は、第4図にも示す
ように7bitとなる。
On the other hand, the signal from the input line l 3 (GCR bars waveform) is supplied as 8bit data to absolute value circuit 24. The actual configuration of the absolute value conversion circuit 24 includes seven 2-input EXOR (exclusive OR) circuits, and the input terminals of each EXOR circuit are
The remaining 7-bit signal lines except the MSB are connected bit by bit, and the MSB is commonly connected to the other input terminals. MSB
When = 1 (ie negative value), the input signal is inverted and the MSB
When = 0 (that is, a positive value), it is output as it is to the comparison circuit 25 in the next stage. The number of output bits is 7 bits as shown in FIG.

比較回路25には、同図(I)に示すような制御信号G2
供給されており、この制御信号G2がLow{同図(E)の
期間tc/td}のときに、GCRバー波形が本来の形で存在し
ているか否かを設定値Lb{同図(E)参照}との比較に
て行ない、この設定値Lbより小さな値が1つでもあれ
ば、上記NAND回路26にLow信号を送り、その他の条件下
ではHigh信号を出力する。かかる動作により、バー波形
の持つ特徴を把握している。即ち、NAND回路26は比較回
路23及び25の出力のうち少なくともいずれか一方が、Lo
wになった時High信号を出力する。
A control signal G 2 as shown in FIG. 1I is supplied to the comparison circuit 25. When the control signal G 2 is Low {period t c / t d in FIG. Whether or not the GCR bar waveform exists in its original form is compared with the set value L b {see (E) in the figure}, and if there is any value smaller than this set value L b , It sends a Low signal to the NAND circuit 26 and outputs a High signal under other conditions. By such an operation, the characteristics of the bar waveform are grasped. That is, in the NAND circuit 26, at least one of the outputs of the comparison circuits 23 and 25 is
Outputs a High signal when w is reached.

27もNAND回路であるが、これはこれは第5図(F)に示
す制御信号G0(基準信号指示パルス)がLowの期間にNAN
D回路26からHigh信号が到来した時だけLow信号をフリッ
プフロップ回路28に出力する。フリップフロップ回路28
は、上記基準信号指示パルスG0の前縁部より生成したク
リアパルスG3(同図(J)参照)によって、その出力を
Lowに設定し、もしもNAND回路27からLow信号が到来した
時だけ、出力ラインl5をHighにプリセットする。出力ラ
インl5が万一Highになった時には、正常でない基準信号
が入来したということで、その時には、通常周期的に繰
返し行なっているゴースト除去動作を中断させ、誤動作
を防止する等の処置に利用される。また、次段の前記同
期加算回路15にこの信号を供給して、同期加算を行わな
いよう制御することにも使用される。
27 is also a NAND circuit, but this is NAN while the control signal G 0 (reference signal instruction pulse) shown in FIG. 5 (F) is Low.
The Low signal is output to the flip-flop circuit 28 only when the High signal comes from the D circuit 26. Flip-flop circuit 28
Outputs its output in response to a clear pulse G 3 (see (J) in the figure) generated from the leading edge of the reference signal instruction pulse G 0 .
Set to Low, and preset the output line l 5 to High only when a Low signal comes from the NAND circuit 27. When the output line l 5 has any chance to High is that it has incoming reference signal not normal, At that time, interrupts the ghost canceling operation is performed repeatedly as usual periodic, measures such as to prevent malfunction Used for. It is also used to supply this signal to the synchronous adder circuit 15 in the next stage to control not to perform synchronous add.

遅延回路29は、上記乗算回路21乃至フリップフロップ回
路28までの信号処理系で生じる時間遅れを補正するため
のもので、上記基準信号指示パルスG0のLow level時間
幅TD分に設定されており、これは約1ライン(1水平走
査線)分の遅延時間である。ゲート回路30は遅延回路29
からの信号を、フリップフロップ回路28の出力がLow
で、且つ制御信号G4(第5図(K)参照)がLow level
の時だけラインl4に出力するよう構成されている。即
ち、もしもフリップフロップ回路28の出力がHighとな
り、正規とは異なる受信状態になった時には、出力ライ
ンl4のレベルを0にするよう機能するわけである。かく
して、正常な受信状態のとき、ラインl4には同図(L)
のような出力が得られることになる。この場合、ライン
l3からの入力は、同図(A)の波形である。
The delay circuit 29 is for correcting the time delay that occurs in the signal processing system from the multiplication circuit 21 to the flip-flop circuit 28, and is set to the Low level time width T D of the reference signal instruction pulse G 0. This is a delay time of about 1 line (1 horizontal scanning line). The gate circuit 30 is the delay circuit 29.
Output from the flip-flop circuit 28 is low.
And the control signal G 4 (see FIG. 5 (K)) is Low level.
It is configured to output to line l 4 only when. That is, if the output of the flip-flop circuit 28 becomes High and a reception state different from the normal state is reached, the level of the output line l 4 is set to 0. Thus, in the normal reception state, the line l 4 is shown in FIG.
The output will be as follows. In this case, the line
The input from l 3 is the waveform shown in FIG.

以上の如き構成及び機能を有する波形チェック回路20の
出力は、ラインl4を介してエッジ検出回路14及び同期加
算回路15に供給され、以後、従来回路1と同様の信号処
理を行なうが、係数設定回路12における係数設定動作に
ついては、フリップフロップ回路28の出力を用いて、前
記(1)式の動作を、係数α(ν)の値をフリップフロ
ップ回路出力がHighのとき0として、実質的に逐次動作
を中断させることができる。
The output of the waveform check circuit 20 having the above configuration and function is supplied to the edge detection circuit 14 and the synchronous addition circuit 15 via the line l 4 , and thereafter, the same signal processing as the conventional circuit 1 is performed, but the coefficient Regarding the coefficient setting operation in the setting circuit 12, the output of the flip-flop circuit 28 is used, and the operation of the equation (1) is substantially set by setting the value of the coefficient α (ν) to 0 when the flip-flop circuit output is High. The sequential operation can be interrupted.

かようにして、一時的にせよTV信号が乱された場合にも
防御ができ、特にフィルタ部11を巡回型のトランスバー
サルフィルタで構成した時に起りがちな、ともすれば発
散,発振の引金になる前記信号の乱れに対し、十分な対
応が可能となる。
In this way, even if the TV signal is temporarily disturbed, it is possible to protect it, especially when the filter unit 11 is composed of a recursive transversal filter, which may cause divergence or oscillation. It becomes possible to sufficiently deal with the disturbance of the signal.

なお、第4図におけるラインl4からの出力信号及びゲー
ト回路30における遮断機能は、機能的に重複しているの
で、いずれか一方だけでも良いが、第1図に示した具体
的構成例ではこの両方の機能を生かして安定性を強固に
している。また、本装置10の後続回路での活用法如何に
より、上記構成を有効に利用することもできる。
It should be noted that the output signal from the line l 4 and the cutoff function in the gate circuit 30 in FIG. 4 are functionally duplicated, so only one of them may be used, but in the specific configuration example shown in FIG. By utilizing both these functions, the stability is strengthened. Further, the above configuration can be effectively used depending on how to utilize the device 10 in the subsequent circuit.

次に、波形チェック回路の第2実施例について、第6図
の回路構成図及び第7図(A)〜(N)の信号波形図
(タイミングチャート)を参照し乍ら説明する。なお、
第6図において第4図に示した第1実施例と同一構成個
所には同一符号を付して、その詳細な説明を省略する。
前記第2実施例の波形チェック回路20を挿入付加した構
成では、バースト信号相殺残りBaを検出して、これをGC
R信号の正常,非正常を判定する手段として用いていた
が、前ゴースト成分がバースト信号相殺期間に重畳され
る場合も考えられるので、この第2実施例では、前ゴー
スト成分ではなくてバースト信号相殺残りであるBaを正
確に検出して、これをGCR信号の正常,非正常を判定す
る手段として使用している。
Next, a second embodiment of the waveform check circuit will be described with reference to the circuit configuration diagram of FIG. 6 and the signal waveform diagrams (timing charts) of FIGS. 7A to 7N. In addition,
In FIG. 6, the same components as those of the first embodiment shown in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted.
In the configuration in which the waveform check circuit 20 of the second embodiment is inserted and added, the burst signal cancellation residual B a is detected and this is detected by the GC.
Although it has been used as a means for determining whether the R signal is normal or abnormal, it is possible that the front ghost component is superimposed on the burst signal cancellation period. Therefore, in this second embodiment, the burst signal is not the front ghost component. canceling the remainder a is a B a and accurately detect, using this as a means for determining a normal, non-normal GCR signal.

そのために、乗算回路21の前段にフィルタ回路31を挿入
し、ラインl3を介して取込まれた信号のうち、バースト
信号相殺の残り成分のみを、次段の乗算回路21に出力し
ている。従って、このフィルタ回路31は、第8図(A)
に示すような、中心周波数がSC(色副搬送波周波数)
であるBPF(帯域波器)、もしくは、前ゴースト成分
は低域成分をであると考えられるので、同図(B)に示
すようなSC以下の周波数を遮断するHPF(高域波
器)を使用すると良い。以下の説明においては、フィル
タ回路31は同図(A)に示すような通過特性のBPFであ
るものとする。なお、この実施例においても、データは
例えば2の補数の8bitであるものとする。
Therefore, the filter circuit 31 is inserted in the preceding stage of the multiplication circuit 21, and only the remaining component of the burst signal cancellation is output to the multiplication circuit 21 of the next stage among the signals fetched through the line l 3 . . Therefore, this filter circuit 31 is shown in FIG.
The center frequency is SC (color subcarrier frequency) as shown in
BPF (band pass filter), or the front ghost component is considered to be the low frequency component, so an HPF (high pass filter) that cuts off frequencies below SC as shown in FIG. Good to use. In the following description, the filter circuit 31 is assumed to be a BPF having a pass characteristic as shown in FIG. In this embodiment also, the data is assumed to be, for example, 2's complement 8 bits.

第7図(C)に示すような波形の信号{第5図(C)と
略同}がフィルタ回路31に入来した場合、その出力は、
同図(D)に示すような、低域周波数成分が除去された
波形となり、乗算回路21にその両入力端子より供給され
て二乗され、同図(E)に示すような波形となって、積
算回路22に供給される。積算回路22には同図(I)に示
すような制御信号G1が供給されており、この制御信号G1
がLow level{同図(F)の期間ta〜tb}のとき積算が
行なわれ、その積算結果を適当なビット数(例えば8bi
t)に丸めて出力する。従って、同図(E)の如き波形
の信号が入力すると、積算回路22の出力は同図(F)の
ようになる。なお、二乗値の積算について積算開始時,
及び積算終了して積算結果を比較回路23に転送した後に
クリアされるものとする。比較回路23は、同図(J)に
示すようなローパルスを検知した時に、積算回路22で求
められたバースト信号の相殺誤差の二乗値の積算値と、
S/N条件等を加味された実測値より決定された設定値La
(同図(F)参照)との比較を行なう。その積算値が設
定値Laよりも大きくなった時、NAND回路26にLow level
の信号を送り、その他の条件下ではHigh levelの信号を
出力する。
When a signal having a waveform as shown in FIG. 7C (substantially the same as in FIG. 5C) enters the filter circuit 31, its output is
The waveform as shown in FIG. 7D has the low-frequency component removed, and the waveform is supplied to the multiplication circuit 21 from both of its input terminals and squared, resulting in the waveform as shown in FIG. It is supplied to the integrating circuit 22. A control signal G 1 as shown in FIG. 1I is supplied to the integrating circuit 22, and the control signal G 1
There cumulative time of Low level {duration t a ~t b in FIG. (F)} is performed, the multiplication result a suitable number of bits (e.g. 8bi
t) to round and output. Therefore, when a signal having a waveform as shown in FIG. 6E is input, the output of the integrating circuit 22 becomes as shown in FIG. Regarding the integration of squared values,
Also, it is cleared after the integration is completed and the integration result is transferred to the comparison circuit 23. The comparator circuit 23, when detecting a low pulse as shown in FIG. 7 (J), and the integrated value of the squared value of the offset error of the burst signal obtained by the integrating circuit 22,
Set value L a determined from the measured value with S / N conditions etc.
(See (F) in the figure). When the integrated value becomes larger than the set value L a , the NAND circuit 26
, And outputs a high level signal under other conditions.

以下、前記第1実施例回路と同様の動作原理で信号処理
が行なわれ、これにより、前ゴーストが良好に除去され
た映像信号が得られる。
Thereafter, signal processing is performed according to the same operation principle as that of the circuit of the first embodiment, whereby a video signal in which the pre-ghost is satisfactorily removed can be obtained.

なお、以上の説明においては、基準信号の抽出をフィル
タ部11の出力側から行なって、タップ利得を逐次更新す
るもの(即ちフィードバック型制御)としたが、これに
限らず、タップ利得の決定に過去のタップ利得によるフ
ィルタ出力を用いないで、基準信号の抽出をフィルタ部
11の入力側から行なう(即ちフィードフォワード型制
御)よう構成しても良く、いずれの制御にも本発明のゴ
ースト除去装置は応用できるものである。
In the above description, the reference signal is extracted from the output side of the filter unit 11 to sequentially update the tap gain (that is, feedback type control), but the present invention is not limited to this, and the tap gain is determined. The reference signal is extracted by the filter unit without using the filter output by the past tap gain.
The ghost elimination apparatus of the present invention can be applied to any of the controls (that is, feedforward type control).

〔効 果〕[Effect]

叙上の如く、本発明のゴースト除去装置によれば、通常
は安定的に動作していても、時として起こる外乱等によ
る映像信号の乱れや、信号発生側(放送局等の送信側)
で定常的に混入するジッタ等による信号の乱れを、4フ
ィールド時間差の2つの基準信号間の減算後の波形のバ
ースト信号相殺期間でレベル判定することで検出し、バ
ー波形の所定期間のレベル判定とも相俟って、正規,正
常でない信号が入来した場合には、ゴースト除去動作を
中断することにより誤動作,暴走等を防止できるように
なった。また、上記2個所の判定は対S/N対策にもなる
ので、本発明装置は安定,確実な動作をするようにな
り、しかも比較的少ない構成の追加だけで実現出来ると
いう、種々の優れた特長を有する。
As described above, according to the ghost elimination device of the present invention, even if the ghost elimination device normally operates stably, the disturbance of the video signal due to occasional disturbance or the like and the signal generation side (transmission side of a broadcasting station etc.)
The signal disturbance due to the jitter that is constantly mixed in is detected by the level judgment in the burst signal cancellation period of the waveform after subtraction between the two reference signals of the four field time difference, and the level judgment of the bar waveform in the predetermined period is performed. Together with this, when a normal or abnormal signal comes in, it is possible to prevent malfunction or runaway by interrupting the ghost removal operation. In addition, since the determination of the above-mentioned two places also serves as a countermeasure against S / N, the device of the present invention can perform stable and reliable operation, and can be realized by adding a relatively small number of constitutions. Has features.

【図面の簡単な説明】[Brief description of drawings]

第1図及び第2図は夫々本発明及び従来のゴースト除去
装置のブロック構成図、第3図(A)〜(N)は本発明
装置及び従来装置各部の動作説明用信号波形図、第4図
及び第6図は本発明装置の主要部である波形チェック回
路の具体的構成の夫々第1及び第2実施例を示すブロッ
ク図、第5図(A)〜(M)は波形チェック回路の第1
実施例各部の動作説明用信号波形図、第7図(A)〜
(N)は波形チェック回路の第2実施例各部の動作説明
用信号波形図、第8図(A),(B)は第2実施例回路
で使用し得るフィルタ回路の通過特性図である。 10……ゴースト除去装置、11……フィルタ部、12……係
数設定回路、13……波形取込み回路、14……エッジ検出
回路、15……同期加算回路、16……波形変換回路、17…
…減算器、18……基準波形発生回路、20……波形チェッ
ク回路、21……乗算回路、22……積算回路、23,25……
比較回路、24……絶対値化回路、26,27……NAND回路、2
8……フリップフロップ回路、29……遅延回路、30……
ゲート回路、31……フィルタ回路。
FIGS. 1 and 2 are block configuration diagrams of the present invention and a conventional ghost removing device, respectively, and FIGS. 3A to 3N are signal waveform diagrams for explaining the operation of the device of the present invention and each part of the conventional device, and FIG. FIG. 6 and FIG. 6 are block diagrams showing the first and second embodiments of the concrete structure of the waveform check circuit which is the main part of the device of the present invention, and FIGS. 5 (A) to (M) show the waveform check circuit. First
Signal waveform diagrams for explaining the operation of each part of the embodiment, FIG.
(N) is a signal waveform diagram for explaining the operation of each part of the second embodiment of the waveform check circuit, and FIGS. 8 (A) and 8 (B) are pass characteristic diagrams of the filter circuit which can be used in the second embodiment circuit. 10 ... Ghost elimination device, 11 ... Filter section, 12 ... Coefficient setting circuit, 13 ... Waveform capture circuit, 14 ... Edge detection circuit, 15 ... Synchronous addition circuit, 16 ... Waveform conversion circuit, 17 ...
… Subtractor, 18 …… Reference waveform generation circuit, 20 …… Waveform check circuit, 21 …… Multiplication circuit, 22 …… Integration circuit, 23, 25 ……
Comparison circuit, 24 …… Absolute value conversion circuit, 26,27 …… NAND circuit, 2
8 …… Flip-flop circuit, 29 …… Delay circuit, 30 ……
Gate circuit, 31 ... Filter circuit.

───────────────────────────────────────────────────── フロントページの続き 審査官 佐藤 秀一 (56)参考文献 特開 昭63−287267(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page Examiner Shuichi Sato (56) References JP-A-63-287267 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】GCR信号と0ペデスタル信号とが4フィー
ルド隔たって4相に配置された8フィールド周期の基準
信号をゴースト検出用として使用するゴースト除去装置
であって、トランスバーサルフィルタにて構成され,そ
れらのタップ利得を設定されることにより入力映像信号
中のゴースト成分を除去するフィルタ部と、該入力映像
信号中に含まれている上記基準信号を含む一定期間の信
号を取込んで所定の要領で演算を行なう波形取込み回路
と、上記入力映像信号から取込まれた一定期間の信号を
同期加算する同期加算回路と、該同期加算回路の出力信
号を波形変換する波形変換回路と、該波形変換回路の出
力を,予め設定されている基準波形と比較してその比較
結果に応じた信号を出力する減算器と、該減算器の出力
に応じた係数のタップ利得を上記フィルタ部に設定する
係数設定回路と、上記波形取込み回路で生成された矩形
波のエッジを検出してその出力を上記同期加算回路及び
係数設定回路に供給するエッジ検出回路とを備えたゴー
スト除去装置において、 上記波形取込み回路において、4フィールド隔たってい
る基準信号を取込み減算をして、水平同期信号とバース
ト信号を相殺して得られるGCRバー波形に対して、本来
バースト信号が存在し且つこの信号が相殺されているは
ずの期間において、この期間のデータの二乗積算値は一
定の値以上にはならないという条件と,本来バー波形と
なる所定の期間は所定値以上の振幅であるという条件の
双方を満たした場合を正規の状態として、該両条件のう
ちいずれか1つでも満たされない場合は、上記GCRバー
波形を前記同期加算回路及びエッジ検出回路で使用しな
いように制御する波形チェック回路を、上記波形取込み
回路の後段に挿入接続したことを特徴とするゴースト除
去装置。
1. A ghost elimination device for using a reference signal having an 8-field period, in which a GCR signal and a 0 pedestal signal are separated by 4 fields and arranged in 4 phases, for ghost detection, and which comprises a transversal filter. , A filter unit for removing ghost components in the input video signal by setting the tap gains thereof, and a predetermined period of time including a signal for a certain period including the reference signal included in the input video signal. A waveform capturing circuit for performing calculation in a manner, a synchronous adding circuit for synchronously adding signals for a certain period captured from the input video signal, a waveform converting circuit for converting a waveform of an output signal of the synchronous adding circuit, and the waveform A subtractor that compares the output of the conversion circuit with a preset reference waveform and outputs a signal corresponding to the comparison result, and a coefficient tap corresponding to the output of the subtractor. A coefficient setting circuit for setting a gain in the filter section, and an edge detection circuit for detecting an edge of the rectangular wave generated by the waveform acquisition circuit and supplying the output to the synchronous addition circuit and the coefficient setting circuit are provided. In the ghost elimination device, in the above waveform acquisition circuit, a burst signal originally exists in the GCR bar waveform obtained by canceling the horizontal sync signal and the burst signal by taking in and subtracting the reference signals separated by 4 fields. Moreover, in the period when this signal is supposed to be canceled, the condition that the squared integrated value of the data in this period does not exceed a certain value, and that the predetermined period when the bar waveform is supposed to be originally has an amplitude of a predetermined value or more When both of the conditions are satisfied, it is regarded as a normal state, and when any one of the two conditions is not satisfied, the GCR bar waveform is added to the synchronous addition. The waveform check circuit for controlling not to use in the circuit and the edge detection circuit, a ghost removal device, characterized in that inserted connected downstream of the waveform capture circuit.
JP1341342A 1989-12-27 1989-12-27 Ghost removal device Expired - Lifetime JPH0752922B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1341342A JPH0752922B2 (en) 1989-12-27 1989-12-27 Ghost removal device
US07/635,001 US5144414A (en) 1989-12-27 1990-12-27 Ghost cancelling device with waveform checking circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1341342A JPH0752922B2 (en) 1989-12-27 1989-12-27 Ghost removal device

Publications (2)

Publication Number Publication Date
JPH03198586A JPH03198586A (en) 1991-08-29
JPH0752922B2 true JPH0752922B2 (en) 1995-06-05

Family

ID=18345323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1341342A Expired - Lifetime JPH0752922B2 (en) 1989-12-27 1989-12-27 Ghost removal device

Country Status (2)

Country Link
US (1) US5144414A (en)
JP (1) JPH0752922B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237415A (en) * 1989-04-27 1993-08-17 Victor Company Of Japan, Ltd. Ghost canceler with adaptive transversal filter
US5237416A (en) * 1989-10-18 1993-08-17 Victor Company Of Japan, Ltd. Apparatus for removing waveform distortion from a video signal
US5285279A (en) * 1990-08-29 1994-02-08 Hitachi, Ltd. Ghost canceller using fuzzy control
JPH04167678A (en) * 1990-10-29 1992-06-15 Victor Co Of Japan Ltd Ghost eliminating device
US5296929A (en) * 1990-10-31 1994-03-22 Matsushita Electric Industrial Co., Ltd. Automatic correction apparatus for video signal of digital VTR
JP2677035B2 (en) * 1991-03-14 1997-11-17 日本ビクター株式会社 Ghost removal device
JP2697437B2 (en) * 1991-11-28 1998-01-14 日本ビクター株式会社 Ghost removal device
KR100189954B1 (en) * 1992-06-04 1999-06-01 강진구 Method for detecting start signal of 8-field sequence gcr
US5841491A (en) * 1993-10-14 1998-11-24 Envision Medical Corp. Fiberscope enhancement system
US5512958A (en) * 1994-04-29 1996-04-30 Matsushita Electric Corporation Of America System for controlling the effects of noise in television receivers
GB2306830B (en) * 1995-10-30 2000-05-24 Sony Uk Ltd Video data compression
US7471341B2 (en) * 2004-02-18 2008-12-30 Analog Devices, Inc. Apparatus, methods, and articles for a blind ghost cancellation on an SD video

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393397A (en) * 1981-10-05 1983-07-12 Rca Corporation Television ghost signal detector with color burst phase delay control
JPS61192173A (en) * 1985-02-20 1986-08-26 Matsushita Electric Ind Co Ltd Ghost removal device
JP2548920B2 (en) * 1986-11-05 1996-10-30 日本ビクター株式会社 Television signal waveform distortion detection method and receiver
JP2592265B2 (en) * 1987-08-31 1997-03-19 富士通株式会社 Optoelectronic integrated circuit device
US4912557A (en) * 1988-05-16 1990-03-27 Faroudja Y C Control method for television ghost reduction system
JPH0285966A (en) * 1988-09-21 1990-03-27 Nec Corp Time chart display system

Also Published As

Publication number Publication date
US5144414A (en) 1992-09-01
JPH03198586A (en) 1991-08-29

Similar Documents

Publication Publication Date Title
US5786872A (en) Motion detection circuit calculates difference between input video signal and one frame-period signal
US4665437A (en) Adaptive field or frame store processor
JPH0752922B2 (en) Ghost removal device
KR920005022B1 (en) Interplation signal generating circuit
JP2532928B2 (en) Ghost removal device
US4635099A (en) Apparatus for detecting nonstandard video signals
JPH0468673A (en) Waveform distortion removing circuit
JPH05207504A (en) Video signal processor
JPH04167678A (en) Ghost eliminating device
JP2548974B2 (en) Ghost removal device
JP2548991B2 (en) Waveform distortion removal device
JP2697437B2 (en) Ghost removal device
JP2548920B2 (en) Television signal waveform distortion detection method and receiver
JP2532935B2 (en) Ghost removal device
JP2669019B2 (en) Non-standard detection circuit
JP2532931B2 (en) Ghost removal device
KR970000681B1 (en) Ghost cancelling apparatus for video device
KR100218445B1 (en) Adaptive noise reducer
JP3371299B2 (en) Ghost removal device
JPS58117780A (en) Ghost removal device
JPH0752921B2 (en) Ghost removal device
JPH03167968A (en) Ghost reducer
JPH08140110A (en) Image signal processor
JPH04296172A (en) Ghost eliminating device
JP2000156799A (en) Ghost eliminating device