JPH0756587B2 - Negative turning display control method - Google Patents
Negative turning display control methodInfo
- Publication number
- JPH0756587B2 JPH0756587B2 JP60096961A JP9696185A JPH0756587B2 JP H0756587 B2 JPH0756587 B2 JP H0756587B2 JP 60096961 A JP60096961 A JP 60096961A JP 9696185 A JP9696185 A JP 9696185A JP H0756587 B2 JPH0756587 B2 JP H0756587B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- information
- page
- output means
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】 〔概要〕 ディスプレイ装置において、二つのページの表示情報を
並行して表示する際に、各表示情報の表示範囲を指定す
る情報を持ち、この表示範囲の指定情報を順次に更新す
ることにより、自然なページ捲り表示を実現するもので
ある。DETAILED DESCRIPTION [Overview] In a display device, when the display information of two pages is displayed in parallel, the display device has information for designating a display range of each display information, and the designation information of the display range is sequentially provided. By updating to, a natural page turning display is realized.
本発明はディスプレイ装置において、自然なページ捲り
表示を可能とするページ捲り表示制御方式に関する。The present invention relates to a page turning display control method that enables natural page turning display in a display device.
ディスプレイ装置を具備する情報処理システムに複数ペ
ージから成る文書を記憶させ、ディスプレイ画面上に各
ページを順次表示させることが広く行われている。It is widely practiced to store a document having a plurality of pages in an information processing system including a display device and sequentially display each page on a display screen.
かかる場合に、ディスプレイ画面上におけるページの更
新は、用紙に記載された資料のページを捲る状態に極力
近似していることが望ましい。In such a case, it is desirable that the page update on the display screen be as close as possible to the page turning of the page of the material written on the paper.
第4図は従来あるディスプレイ装置の構成を例示する図
であり、第5図は従来あるページ更新を例示する図であ
る。FIG. 4 is a diagram illustrating the configuration of a conventional display device, and FIG. 5 is a diagram illustrating a conventional page update.
第4図において、メモリ1内には複数ページから成る表
示情報が、ページ単位に格納されている。In FIG. 4, display information consisting of a plurality of pages is stored in the memory 1 in page units.
当初第5図(a)に示す如き文字「A」を描いた第1ペ
ージを表示する指示が入力されると、プロセッサ2はメ
モリ1から第1ページに対応する表示情報p1を読出し、
ディスプレイ制御回路3に伝達する。ディスプレイ制御
回路3は、メモリ1から読出された表示情報p1を、1ペ
ージ分の表示情報を記憶する容量を有するフレームメモ
リ4に格納した後、並直列変換回路5を介して順次ディ
スプレイ6に伝達すると共に、バッファメモリ7に同情
報が格納され、ディスプレイ6上に所定の画像が表示さ
れる。When an instruction to display the first page in which the character "A" is initially drawn as shown in FIG. 5 (a) is input, the processor 2 reads the display information p1 corresponding to the first page from the memory 1,
It is transmitted to the display control circuit 3. The display control circuit 3 stores the display information p1 read from the memory 1 in a frame memory 4 having a capacity for storing one page of display information, and then sequentially transmits it to the display 6 via the parallel-serial conversion circuit 5. At the same time, the same information is stored in the buffer memory 7, and a predetermined image is displayed on the display 6.
次にディスプレイ6の画面を第2ページに更新する指示
が入力されると、プロセッサ2は現在表示中の第1ペー
ジの消去をディスプレイ制御回路3に指示する。ディス
プレイ制御回路3はフレームメモリ4の記憶内容(表示
情報p1)を一旦消去し、第5図(b)に示す如くディス
プレイ6上に表示中の第1ページを消去する。Next, when an instruction to update the screen of the display 6 to the second page is input, the processor 2 instructs the display control circuit 3 to erase the first page currently displayed. The display control circuit 3 temporarily erases the stored contents (display information p1) of the frame memory 4, and erases the first page being displayed on the display 6 as shown in FIG. 5 (b).
次にプロセッサ2は、第5図(c)に示す如き、ページ
の一部が捲られた状態を示す直線図形情報をメモリ1か
ら読出し、ディスプレイ制御回路3に伝達する。ディス
プレイ制御回路3は、伝達された直線図形情報に基づ
き、第5図(c)に示す如き図形をディスプレイ6上に
表示する。続いてプロセッサ2は、第5図(d)に示す
如きページが約半分捲られた状態を示す直線図形情報を
メモリ1から読出し、ディスプレイ制御回路3に伝達
し、ディスプレイ6上に表示させる。Next, the processor 2, as shown in FIG. 5 (c), reads straight line graphic information showing a state in which a part of the page is turned from the memory 1 and transmits it to the display control circuit 3. The display control circuit 3 displays a graphic as shown in FIG. 5C on the display 6 based on the transmitted linear graphic information. Subsequently, the processor 2 reads out linear figure information indicating a state in which the page is turned about half as shown in FIG. 5D from the memory 1, transmits it to the display control circuit 3, and displays it on the display 6.
最後にプロセッサ2は、第5図(e)に示す如く文字
「X」を描いた第2ページに対応する表示情報p2をメモ
リ1から読出し、ディスプレイ制御回路3に伝達する。
ディスプレイ制御回路3は、メモリ1から読出された表
示情報p2をフレームメモリ4に格納した後、並直列変換
回路5を介して順次ディスプレイ6に伝達する。以上に
より、ディスプレイ6上には第5図(e)に示す如き第
2ページが表示される。Finally, the processor 2 reads the display information p2 corresponding to the second page in which the character "X" is drawn as shown in FIG. 5 (e) from the memory 1 and transmits it to the display control circuit 3.
The display control circuit 3 stores the display information p2 read from the memory 1 in the frame memory 4, and then sequentially transmits the display information p2 to the display 6 via the parallel-serial conversion circuit 5. As described above, the second page as shown in FIG. 5 (e) is displayed on the display 6.
以上の説明から明らかな如く、従来あるディスプレイ装
置においては、ディスプレイ6上の画面を次ページに更
新する場合には、一旦前ページの画面を消去した後、ペ
ージ捲りを示す図形を表示した後、次ページの画面をデ
ィスプレイ7上に表示していた為、自然さに欠ける嫌い
があった。As is apparent from the above description, in the conventional display device, when the screen on the display 6 is updated to the next page, after the screen of the previous page is once erased, after displaying the figure showing the page turning, Since the screen of the next page was displayed on the display 7, there was a dislike that it lacked in naturalness.
上記問題点は本発明により直線等を高速に描画可能なデ
ィスプレイ制御回路を具備するディスプレイ装置におい
て、 第1の頁の表示情報を出力する第1の画像情報出力手段
(40)と、 第2の頁の表示情報を出力する第2の画像情報出力手段
(80)と、 前記第1の頁の表示情報の表示範囲と前記第2の頁の表
示情報の表示範囲とを指定するマスク情報を出力するマ
スク情報出力手段(90)と、 該マスク情報出力手段の出力内容により前記第1の画像
情報出力手段と前記第2の画像情報出力手段との出力情
報を選択してディスプレイに伝達する選択出力手段(10
0)とを設け、 第1の画像情報出力手段(40)及び第2の画像情報出力
手段(80)のそれぞれの表示情報の頁捲り表示制御の
際、 ディスプレイ制御回路から制御されてマスク情報出力手
段(90)は、 第1の画像情報出力手段の表示情報の全部の出力の順次
表示及び第2の画像情報出力手段の表示情報の出力の全
部の表示の阻止を示す如きマスク情報と、 次に頁捲りに近似して第1の画像情報出力手段において
頁捲り操作に対応する側の表示情報の一部の出力の表示
の阻止、その他の部分の順次表示、第1の画像情報出力
手段における表示を阻止する表示情報部分に対応する第
2の画像情報出力手段の表示情報部分の出力の表示及び
その他の表示情報の出力の表示の阻止を示す如きマスク
情報と、 さらに第1の画像情報出力手段における表示を阻止する
表示情報の範囲を頁捲り操作に対応する方向で順次拡大
し、一方この拡大範囲に対応する第2の画像情報出力手
段の出力である表示情報を出力させる如きマスク情報
と、 続いて第1の画像情報出力手段の表示情報の全部の出力
の表示の阻止と及び 第2の画像情報出力手段の表示情報の全部の出力の表示
を示す如きマスク情報とをそれぞれ順次選択出力手段に
与え、 選択出力手段はかかるマスク情報にもとづいて、第1及
び第2の画像情報出力手段からの出力をディスプレイに
表示させることを特徴とする頁捲り表示制御方法によっ
て解決される。In the display device including the display control circuit capable of drawing a straight line or the like at high speed according to the present invention, the first image information output means (40) for outputting the display information of the first page, and the second Second image information output means (80) for outputting the display information of the page, and mask information for designating the display range of the display information of the first page and the display range of the display information of the second page. A mask information output means (90) for selecting the output information of the first image information output means and the second image information output means according to the output content of the mask information output means and transmitting the selected output information to the display. Means (10
0) is provided, and when the page turning display control of the display information of each of the first image information output means (40) and the second image information output means (80) is performed, the mask information output is controlled by the display control circuit. Means (90) includes mask information for indicating the sequential display of all the output of the display information of the first image information output means and the block display of all the output of the display information of the second image information output means; In the first image information output means, the output of a part of the display information on the side corresponding to the page turning operation is blocked in the first image information output means, and the other parts are sequentially displayed. Mask information indicating that the display of the output of the display information portion of the second image information output unit corresponding to the display information portion of which the display is blocked and the blocking of the output of the other display information are blocked, and further the first image information output. Display in the means Mask information for sequentially enlarging the range of the display information to be stopped in the direction corresponding to the page turning operation, and outputting the display information corresponding to the expanded range, which is the output of the second image information output unit, and then the mask information. Blocking the display of all the output of the display information of the first image information output means and mask information indicating the display of all the output of the display information of the second image information output means are sequentially given to the selective output means, respectively. The selection output means is solved by a page turning display control method characterized in that the outputs from the first and second image information output means are displayed on a display based on the mask information.
即ち本発明によれば、第1のページ情報、例えば前ペー
ジのみがディスプレイ6上に表示されている状態から、
マスク情報出力手段90の出力内容の変化に従い、順次第
1、第2の画像情報出力手段からの情報が変更出力さ
れ、マスク情報に従って第2のページ、例えば次ページ
に置替えられ、遂に総て第2の画像情報出力手段からの
出力内容、即ち次ページの情報表示へと移り、自然なペ
ージ捲りが実現可能となる。That is, according to the present invention, from the state where only the first page information, for example, the previous page is displayed on the display 6,
According to the change of the output content of the mask information output means 90, the information from the first and second image information output means is sequentially changed and output, and the second page, for example, the next page is replaced according to the mask information, and finally, all of them are replaced. The output content from the second image information output means, that is, the information display of the next page is displayed, and natural page turning can be realized.
以下、本発明の一実施例を図面により説明する。第2図
は本発明の一実施例によるディスプレイ装置の構成を示
す図であり、第3図は第2図におけるページ更新を例示
する図である。なお、全図を通じて同一符号は同一対象
物を示す。An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing a configuration of a display device according to one embodiment of the present invention, and FIG. 3 is a diagram illustrating a page update in FIG. The same reference numerals denote the same objects throughout the drawings.
第2図においては、前ページの表示情報を格納する第一
のフレームメモリ4の他に、次ページの表示情報を格納
する第二のフレームメモリ8と、フレームメモリ4の記
憶内容の表示範囲とフレームメモリ8の記憶内容の表示
範囲とを指定する情報(以後マスク情報mと称する)を
格納するマスクフレームメモリ9と、マスクフレームメ
モリ9の記憶内容によりフレームメモリ4の記憶内容と
フレームメモリ8の記憶内容とを選択してディスプレイ
6に伝達する手段として反転回路10およびゲート11およ
び12を設ける。プロセッサ2は、マスクフレームメモリ
9の記憶内容をフレームメモリ4および8の記憶内容の
読出し範囲を順次変化する如く更新する。In FIG. 2, in addition to the first frame memory 4 for storing the display information of the previous page, the second frame memory 8 for storing the display information of the next page, and the display range of the stored contents of the frame memory 4 are shown. A mask frame memory 9 that stores information (hereinafter referred to as mask information m) that specifies the display range of the stored contents of the frame memory 8, and the stored contents of the frame memory 4 and the frame memory 8 according to the stored contents of the mask frame memory 9. An inverting circuit 10 and gates 11 and 12 are provided as means for selecting the stored contents and transmitting them to the display 6. The processor 2 updates the stored contents of the mask frame memory 9 so as to sequentially change the read range of the stored contents of the frame memories 4 and 8.
第2図および第3図において、プロセッサ2は当初、1
ページが総て論理値1に設定されたマスク情報maをマス
クフレームメモリ9に格納する如くディスプレイ制御回
路3に指示する。その結果ディスプレイ制御回路3は、
マスクフレームメモリ9内に第3図(a)に示す如きマ
スク情報maを格納する。In FIG. 2 and FIG. 3, the processor 2 is initially 1
The display control circuit 3 is instructed to store the mask information ma in which all pages are set to the logical value 1 in the mask frame memory 9. As a result, the display control circuit 3
The mask information ma as shown in FIG. 3A is stored in the mask frame memory 9.
先ず、第3図(a)に示す如き文字「A」を描いた第1
ページを表示する指示が入力されると、プロセッサ2は
メモリ1から第1ページに対応する表示情報p1を読出
し、ディスプレイ制御回路3に伝達する。ディスプレイ
制御回路3は、メモリ1から読出された表示情報p1をフ
レームメモリ4に格納する。またディスプレイ制御回路
3は、フレームメモリ4の記憶内容(表示情報p1)を順
次読出し、並直列変換回路5を介してゲート11に伝達
し、同時にフレームメモリ8の記憶内容を順次読出し、
並直列変換回路14を介してゲート12に伝達し、更にマス
クフレームメモリ9の記憶内容(マスク情報ma)も順次
読出し、並直列変換回路15を介してゲート11、並びに反
転回路10を介してゲート12に伝達する。現段階では、マ
スクフレームメモリ9からは全画面に亙って論理値1に
設定されたマスク情報maが読出される為、ゲート11が常
に導通状態、ゲート12が遮断状態に設定される。その結
果ディスプレイ6には全画面に亙ってフレームメモリ4
の記憶内容が伝達され、第3図(a)に示す如く、第1
ページのみがディスプレイ6上に表示される。First, the first drawing of the letter “A” as shown in FIG.
When the instruction to display the page is input, the processor 2 reads the display information p1 corresponding to the first page from the memory 1 and transmits it to the display control circuit 3. The display control circuit 3 stores the display information p1 read from the memory 1 in the frame memory 4. Further, the display control circuit 3 sequentially reads the stored content (display information p1) of the frame memory 4 and transmits it to the gate 11 via the parallel-serial conversion circuit 5, and at the same time sequentially reads the stored content of the frame memory 8,
The data is transmitted to the gate 12 via the parallel-serial conversion circuit 14, and the storage content (mask information ma) of the mask frame memory 9 is also sequentially read out, and the gate 11 is supplied via the parallel-serial conversion circuit 15 and the gate is supplied via the inverting circuit 10. Communicate to 12. At this stage, the mask information ma set to the logical value 1 is read from the mask frame memory 9 over the entire screen, so that the gate 11 is set to the conductive state and the gate 12 is set to the cut-off state. As a result, the display 6 has a frame memory 4 over the entire screen.
Of the first memory is transmitted, and as shown in FIG.
Only the page is displayed on the display 6.
次にディスプレイ6の画面を第2ページに更新する指示
が入力されると、プロセッサ2はメモリ1から第2ペー
ジに対応する表示情報p2を読出し、ディスプレイ制御回
路3に伝達する。ディスプレイ制御回路3は、メモリ1
から読出された表示情報p2をフレームメモリ8に格納す
る。ディスプレイ制御回路3は前述の如く、フレームメ
モリ4および8の記憶内容を並行して順次読出し、各々
並直列変換回路5および14を介してゲート11および12に
伝達するが、同時に読出されるマスクフレームメモリ9
の記憶内容が更新されぬ限り、依然としてゲート11が導
通状態、ゲート12が遮断状態に設定される。その結果デ
ィスプレイ6には全画面に亙ってフレームメモリ4の記
憶内容(表示情報p1)が伝達され、フレームメモリ8の
記憶内容(表示情報p2)は伝達されぬ為、引続き第3図
(a)に示す如く、第1ページのみがディスプレイ6上
に表示される。Next, when an instruction to update the screen of the display 6 to the second page is input, the processor 2 reads the display information p2 corresponding to the second page from the memory 1 and transmits it to the display control circuit 3. The display control circuit 3 includes a memory 1
The display information p2 read from is stored in the frame memory 8. As described above, the display control circuit 3 sequentially reads the stored contents of the frame memories 4 and 8 in parallel and transmits them to the gates 11 and 12 via the parallel-serial conversion circuits 5 and 14, respectively, but the mask frames are read simultaneously. Memory 9
As long as the stored contents of (1) are not updated, the gate 11 is still set to the conductive state and the gate 12 is set to the cutoff state. As a result, the storage content (display information p1) of the frame memory 4 is transmitted to the display 6 over the entire screen, and the storage content (display information p2) of the frame memory 8 is not transmitted, so that FIG. ), Only the first page is displayed on the display 6.
次にプロセッサ2は、第3図(b)に示す如き、ページ
の一部が論理値0、他が論理値1に設定される直線図形
情報をメモリ1から読出し、ディスプレイ制御回路3に
伝達する。その結果ディスプレイ制御回路3は、マスク
フレームメモリ9内に第3図(b)に示す如き、ページ
の一部が論理値0、他が論理値1に設定されるマスク情
報mbを格納する。Next, as shown in FIG. 3B, the processor 2 reads out straight line graphic information in which a part of the page is set to the logical value 0 and the other is set to the logical value 1 from the memory 1 and transmits it to the display control circuit 3. . As a result, the display control circuit 3 stores in the mask frame memory 9 mask information mb in which a part of the page is set to the logical value 0 and the other is set to the logical value 1 as shown in FIG.
かかる状態で、ディスプレイ制御回路3は前述の如く、
フレームメモリ4および8の記憶内容を並行して順次読
出し、各々並直列変換回路5および14を介してゲート11
および12に伝達し、同時にマスクフレームメモリ9の記
憶内容を順次読出し、並直列変換回路15を介してゲート
11、並びに反転回路10を介してゲート12に伝達する。マ
スクフレームメモリ9から論理値1が読出される場合は
前述の如くゲート11が導通状態、ゲート12が遮断状態に
設定されるが、論理値0が読出される場合は逆にゲート
11が遮断状態、ゲート12が導通状態となる。その結果マ
スク情報mbが論理値1に設定される範囲においては、デ
ィスプレイ6にはフレームメモリ4の記憶内容(表示情
報p1)が伝達され、フレームメモリ8の記憶内容(表示
情報p2)は伝達されぬ為、第1ページがディスプレイ6
上に表示されるが、マスク情報mbが論理値0に設定され
る範囲においては、ディスプレイ6にはフレームメモリ
8の記憶内容(表示情報p2)が伝達され、フレームメモ
リ4の記憶内容(表示情報p1)は伝達されぬ為、第2ペ
ージがディスプレイ6上に表示される。以上によりディ
スプレイ6上に表示される画面は第3図(b)に示す如
く、マスク情報mbに対応して第1ページと第2ページと
が部分的に表示される。In this state, the display control circuit 3 operates as described above.
The stored contents of the frame memories 4 and 8 are sequentially read out in parallel, and the gate 11 is supplied via parallel-serial conversion circuits 5 and 14, respectively.
And 12 at the same time, the contents stored in the mask frame memory 9 are sequentially read out at the same time, and the gate is passed through the parallel-serial conversion circuit 15.
11, and also to the gate 12 via the inverting circuit 10. When the logical value 1 is read from the mask frame memory 9, the gate 11 is set to the conductive state and the gate 12 is set to the cut-off state as described above, but when the logical value 0 is read, the gate is reversed.
11 is cut off and gate 12 is turned on. As a result, in the range where the mask information mb is set to the logical value 1, the storage content of the frame memory 4 (display information p1) is transmitted to the display 6, and the storage content of the frame memory 8 (display information p2) is transmitted. Therefore, the first page is display 6
Although displayed above, in the range where the mask information mb is set to the logical value 0, the display 6 is transmitted with the storage content of the frame memory 8 (display information p2) and the storage content of the frame memory 4 (display information). Since p1) is not transmitted, the second page is displayed on the display 6. As described above, the screen displayed on the display 6 partially displays the first page and the second page corresponding to the mask information mb, as shown in FIG. 3 (b).
更にプロセッサ2は、第3図(c)、更に第3図(d)
に示す如き、論理値0の範囲が約半分、続いて約2/3と
次第に多く設定される直線図形情報をメモリ1から読出
し、ディスプレイ制御回路3に伝達することにより、マ
スクフレームメモリ9内に第3図(c)、更に第3図
(d)に示す如き、論理値0の範囲が約半分、続いて約
2/3と次第に増加したマスク情報mc、続いてmdを格納さ
せる。Further, the processor 2 is shown in FIG. 3 (c) and further in FIG. 3 (d).
As shown in (1), the linear figure information in which the range of the logical value 0 is about half and then about 2/3 is read out from the memory 1 and transmitted to the display control circuit 3 to be stored in the mask frame memory 9. As shown in FIG. 3 (c) and FIG. 3 (d), the range of logical value 0 is about half, and then about
The mask information mc that gradually increases to 2/3 and then md is stored.
かかる状態で、ディスプレイ制御回路3は前述の如く、
フレームメモリ4および8の記憶内容を並行して順次読
出し、各々並直列変換回路5および14を介してゲート11
および12に伝達し、並行してマスクフレームメモリ9の
記憶内容を順次読出し、並直列変換回路15を介してゲー
ト11、並びに反転回路10を介してゲート12に伝達する。
その結果ディスプレイ6には、マスク情報mc、更にはmd
が論理値1に設定される範囲においてフレームメモリ4
の記憶内容(表示情報p1)が伝達されて第1ページが表
示され、マスク情報mc、更にはmdが論理値0に設定され
る範囲においてフレームメモリ8の記憶内容(表示情報
p2)が伝達されて第2ページが表示される。以上により
ディスプレイ6上に表示される画面は、第3図(c)、
更には第3図(d)に示す如く、マスク情報mc更にはmd
に対応して第1ページの表示範囲が次第に減少し、第2
ページの表示範囲が次第に増加する。In this state, the display control circuit 3 operates as described above.
The stored contents of the frame memories 4 and 8 are sequentially read out in parallel, and the gate 11 is supplied via parallel-serial conversion circuits 5 and 14, respectively.
And 12 in parallel, the contents stored in the mask frame memory 9 are sequentially read in parallel, and are transmitted to the gate 11 via the parallel-serial conversion circuit 15 and to the gate 12 via the inverting circuit 10.
As a result, the mask information mc and further md are displayed on the display 6.
In the range where is set to the logical value 1
Stored content (display information p1) is transmitted, the first page is displayed, and the stored content of the frame memory 8 (display information
p2) is transmitted and the second page is displayed. As described above, the screen displayed on the display 6 is as shown in FIG.
Further, as shown in FIG. 3D, mask information mc and md
Corresponding to, the display range of the first page gradually decreases,
The display range of the page gradually increases.
最後にプロセッサ2は、第3図(e)に示す如きページ
の総てが論理値0に設定される直線図形情報をメモリ1
から読出し、ディスプレイ制御回路3に伝達し、マスク
フレームメモリ9内に第2図(e)に示す如き、ページ
の総てが論理値0に設定されるマスク情報meを格納させ
る。Finally, the processor 2 stores the straight line graphic information in which all pages are set to the logical value 0 as shown in FIG.
And transmits to the display control circuit 3 to store the mask information me in which all pages are set to the logical value 0 in the mask frame memory 9 as shown in FIG. 2 (e).
かかる状態で、ディスプレイ制御回路3は前述の如く、
フレームメモリ4および8の記憶内容を並行して順次読
出し、各々並直列変換回路5および14を介してゲート11
および12に伝達し、同時にマスクフレームメモリ9の記
憶内容を順次読出し、並直列変換回路15を介してゲート
11、並びに反転回路10を介してゲート12に伝達する。今
回は、マスクフレームメモリ9からは全画面に亙って論
理値0に設定されたマスク情報meが読出される為、ゲー
ト11が遮断状態、ゲート12が導通状態に設定され、ディ
スプレイ6には全画面に亙ってフレームメモリ8の記憶
内容(表示情報p2)が伝達され、第3図(e)に示す如
く、第2ページのみがディスプレイ6上に表示される。
以上によりディスプレイ6上に表示される画面は、完全
に第1ページから第2ページに更新される。In this state, the display control circuit 3 operates as described above.
The stored contents of the frame memories 4 and 8 are sequentially read out in parallel, and the gate 11 is supplied via parallel-serial conversion circuits 5 and 14, respectively.
And 12 at the same time, the contents stored in the mask frame memory 9 are sequentially read out at the same time, and the gate is passed through the parallel-serial conversion circuit 15.
11, and also to the gate 12 via the inverting circuit 10. This time, since the mask information me whose logical value is set to 0 is read from the mask frame memory 9 over the entire screen, the gate 11 is set to the cutoff state and the gate 12 is set to the conductive state, and the display 6 is displayed. The stored content (display information p2) of the frame memory 8 is transmitted over the entire screen, and only the second page is displayed on the display 6 as shown in FIG. 3 (e).
As described above, the screen displayed on the display 6 is completely updated from the first page to the second page.
以上の説明から明らかな如く、本実施例によれば、ディ
スプレイ6上に表示されている第1ページを第2ページ
に更新する指示が入力されると、プロセッサ2はディス
プレイ制御回路3を制御して、フレームメモリ8に第2
ページの表示情報p2を格納した後、マスクフレームメモ
リ9に格納されるマスク情報を、ページ全体が論理値1
の状態(ma)から次第に論理値0の範囲を拡大した状態
(mb乃至md)に変更し、最後にページ全体が論理値0の
状態(me)に変更することにより、恰も第1ページの用
紙を捲って次第に第2ページが現れる如く、自然に第2
ページに移行することとなる。As is apparent from the above description, according to the present embodiment, when the instruction to update the first page displayed on the display 6 to the second page is input, the processor 2 controls the display control circuit 3. Second in the frame memory 8
After storing the page display information p2, the mask information stored in the mask frame memory 9 is set to a logical value of 1 for the entire page.
The state of the first page of paper is changed by changing the state (ma) from the state (ma) to the state where the range of logical value 0 is gradually expanded (mb to md) and finally changing the state of the entire page to the state of logical value 0 (me). So that the second page appears gradually,
It will be moved to the page.
なお、第1図乃至第3図はあく迄本発明の一実施例に過
ぎず、例えばマスク情報mの変更過程は図示されるもの
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。またデ
ィスプレイ装置の構成は図示されるものに限定されるこ
とは無く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。更に前ページおよび後
ページの記載内容は図示されるものに限定されぬことは
云う迄も無い。It is to be noted that FIGS. 1 to 3 are merely embodiments of the present invention, and the process of changing the mask information m is not limited to that shown in the figure, and many other modifications may be considered. However, the effect of the present invention does not change in any case. Further, the configuration of the display device is not limited to that shown in the figure, and many other modifications may be considered, but in any case, the effect of the present invention does not change. Further, it goes without saying that the description contents on the previous page and the subsequent page are not limited to those shown in the drawings.
以上、本発明によれば、前記ディスプレイ装置におい
て、前ページのみがディスプレイ上に表示されている状
態から、順次次ページに置替えられ、遂に総て次ページ
のみが表示されることとなり、自然なページ捲りが実現
可能となる。As described above, according to the present invention, in the display device, from the state in which only the previous page is displayed on the display, the next page is sequentially replaced, and finally only the next page is displayed. Page turning can be realized.
第1図は本発明の原理ブロック図、第2図は本発明の一
実施例によるディスプレイ装置の構成を示す図、第3図
は第2図におけるページ更新を例示する図、第4図は従
来あるディスプレイ装置の構成を例示する図、第5図は
従来あるページ更新を例示する図である。 図において、1はメモリ、2はプロセッサ、3はディス
プレイ制御回路、4および8はフレームメモリ、5、14
および15は並直列変換回路、6はディスプレイ、9はマ
スクフレームメモリ、10は反転回路、11および12はゲー
ト、40は第1の画像情報出力手段、80は第2の画像情報
出力手段、90はマスク情報出力手段、100は選択出力手
段、ma乃至meはマスク情報、p1およびp2は表示情報、を
示す。FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a diagram showing a configuration of a display device according to an embodiment of the present invention, FIG. 3 is a diagram illustrating page updating in FIG. 2, and FIG. FIG. 5 is a diagram illustrating a configuration of a display device, and FIG. 5 is a diagram illustrating a conventional page update. In the figure, 1 is a memory, 2 is a processor, 3 is a display control circuit, 4 and 8 are frame memories, 5, 14
And 15 are parallel-serial conversion circuits, 6 is a display, 9 is a mask frame memory, 10 is an inverting circuit, 11 and 12 are gates, 40 is a first image information output means, 80 is a second image information output means, 90 Indicates mask information output means, 100 indicates selection output means, ma to me indicate mask information, and p1 and p2 indicate display information.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小幡 明彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−195883(JP,A) 特開 昭56−66894(JP,A) 特開 昭59−173863(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akihiko Obata 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited (56) References JP-A-58-195883 (JP, A) JP-A-56-66894 (JP, A) JP-A-59-173863 (JP, A)
Claims (1)
御回路を具備するディスプレイ装置において、 第1の頁の表示情報を出力する第1の画像情報出力手段
(40)と、 第2の頁の表示情報を出力する第2の画像情報出力手段
(80)と、 前記第1の頁の表示情報の表示範囲と前記第2の頁の表
示情報の表示範囲とを指定するマスク情報を出力するマ
スク情報出力手段(90)と、 該マスク情報出力手段の出力内容により前記第1の画像
情報出力手段と前記第2の画像情報出力手段との出力情
報を選択してディスプレイに伝達する選択出力手段(10
0)とを設け、 第1の画像情報出力手段(40)及び第2の画像情報出力
手段(80)のそれぞれの表示情報の頁捲り表示制御の
際、 ディスプレイ制御回路から制御されてマスク情報出力手
段(90)は、 第1の画像情報出力手段の表示情報の全部の出力の順次
表示及び第2の画像情報出力手段の表示情報の出力の全
部の表示の阻止を示す如きマスク情報と、 次に頁捲りに近似して第1の画像情報出力手段において
頁捲り操作に対応する側の表示情報の一部の出力の表示
の阻止、その他の部分の順次表示、第1の画像情報出力
手段における表示を阻止する表示情報部分に対応する第
2の画像情報出力手段の表示情報部分の出力の表示及び
その他の表示情報の出力の表示の阻止を示す如きマスク
情報と、 さらに第1の画像情報出力手段における表示を阻止する
表示情報の範囲を頁捲り操作に対応する方向で順次拡大
し、一方この拡大範囲に対応する第2の画像情報出力手
段の出力である表示情報を出力させる如きマスク情報
と、 続いて第1の画像情報出力手段の表示情報の全部の出力
の表示の阻止と及び 第2の画像情報出力手段の表示情報の全部の出力の表示
を示す如きマスク情報とをそれぞれ順次選択出力手段に
与え、 選択出力手段はかかるマスク情報にもとづいて、第1及
び第2の画像情報出力手段からの出力をディスプレイに
表示させることを特徴とする頁捲り表示制御方法。1. A display device comprising a display control circuit capable of drawing a straight line or the like at high speed, wherein a first image information output means (40) for outputting display information of the first page and a second page of the second page. Second image information output means (80) for outputting display information, and a mask for outputting mask information for designating a display range of the display information of the first page and a display range of the display information of the second page. An information output means (90) and a selection output means for selecting output information of the first image information output means and the second image information output means according to the output content of the mask information output means and transmitting it to a display ( Ten
0) is provided, and when the page turning display control of the display information of each of the first image information output means (40) and the second image information output means (80) is performed, the mask information output is controlled by the display control circuit. Means (90) includes mask information for indicating the sequential display of all the output of the display information of the first image information output means and the block display of all the output of the display information of the second image information output means; In the first image information output means, the output of a part of the display information on the side corresponding to the page turning operation is blocked in the first image information output means, and the other parts are sequentially displayed. Mask information indicating that the display of the output of the display information portion of the second image information output unit corresponding to the display information portion of which the display is blocked and the blocking of the output of the other display information are blocked, and further the first image information output. Display in the means Mask information for sequentially enlarging the range of the display information to be stopped in the direction corresponding to the page turning operation, and outputting the display information corresponding to the expanded range, which is the output of the second image information output unit, and then the mask information. Blocking the display of all the output of the display information of the first image information output means and mask information indicating the display of all the output of the display information of the second image information output means are sequentially given to the selective output means, respectively. A page-turning display control method, wherein the selective output means displays the outputs from the first and second image information output means on a display based on the mask information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60096961A JPH0756587B2 (en) | 1985-05-08 | 1985-05-08 | Negative turning display control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60096961A JPH0756587B2 (en) | 1985-05-08 | 1985-05-08 | Negative turning display control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255390A JPS61255390A (en) | 1986-11-13 |
| JPH0756587B2 true JPH0756587B2 (en) | 1995-06-14 |
Family
ID=14178845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60096961A Expired - Lifetime JPH0756587B2 (en) | 1985-05-08 | 1985-05-08 | Negative turning display control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756587B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174091A (en) * | 1987-01-14 | 1988-07-18 | 株式会社日立製作所 | Workstation with video display function |
| GB8719829D0 (en) * | 1987-08-21 | 1987-09-30 | Randall S | Information storage device |
| JPS6486191A (en) * | 1987-09-29 | 1989-03-30 | Toshiba Corp | Display controller |
| JPH02278285A (en) * | 1989-04-19 | 1990-11-14 | Mitsubishi Electric Corp | Image display control circuit |
| JPH0350595A (en) * | 1989-07-18 | 1991-03-05 | Mitsubishi Electric Corp | Image display control circuit |
| US5264837A (en) * | 1991-10-31 | 1993-11-23 | International Business Machines Corporation | Video insertion processing system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666894A (en) * | 1979-11-02 | 1981-06-05 | Mitsubishi Electric Corp | Color image display unit |
| JPS58195833A (en) * | 1982-05-11 | 1983-11-15 | Matsushita Tsushin Kogyo Kk | Image pickup device for carved character |
| JPS59114581A (en) * | 1982-12-21 | 1984-07-02 | 三菱電機株式会社 | Display unit |
| JPS59173863A (en) * | 1983-03-24 | 1984-10-02 | Fujitsu Ltd | Mask memory system |
-
1985
- 1985-05-08 JP JP60096961A patent/JPH0756587B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61255390A (en) | 1986-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283867A (en) | Digital image overlay system and method | |
| JPH0756587B2 (en) | Negative turning display control method | |
| JPH01314382A (en) | Image display system | |
| JP2529121B2 (en) | Zoom Rome control system | |
| JPS6159484A (en) | Segment control system | |
| JP2969924B2 (en) | Document processing device | |
| JPS63261418A (en) | Window display control system | |
| JP2771350B2 (en) | Image processing device | |
| JPS5991486A (en) | Display unit | |
| JPH0766349B2 (en) | Shifter circuit | |
| JP2541612B2 (en) | Multi-window display | |
| JPH0561456A (en) | Bit map display device | |
| JPS61265678A (en) | Image processing device | |
| JPH0454570A (en) | Image processor | |
| JPH05250323A (en) | Display method on multimedia terminal | |
| JPS63103387A (en) | Rewriting system for multiwindow picture | |
| JPH023196B2 (en) | ||
| JPH04139571A (en) | Document processor | |
| JPS58166464A (en) | Zap data correction control system | |
| JPH03204785A (en) | Graphic plotting system | |
| JPH0721398A (en) | Graphic drawing device | |
| JPS6224375A (en) | Filtering control system | |
| JPH04130547A (en) | Information processing system | |
| JPH05334285A (en) | Document creation device | |
| JPH0260003B2 (en) |