Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0756866B2 - Method for manufacturing semiconductor integrated circuit device - Google Patents
[go: Go Back, main page]

JPH0756866B2 - Method for manufacturing semiconductor integrated circuit device - Google Patents

Method for manufacturing semiconductor integrated circuit device

Info

Publication number
JPH0756866B2
JPH0756866B2 JP26181788A JP26181788A JPH0756866B2 JP H0756866 B2 JPH0756866 B2 JP H0756866B2 JP 26181788 A JP26181788 A JP 26181788A JP 26181788 A JP26181788 A JP 26181788A JP H0756866 B2 JPH0756866 B2 JP H0756866B2
Authority
JP
Japan
Prior art keywords
film
silicide film
tungsten
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26181788A
Other languages
Japanese (ja)
Other versions
JPH02106971A (en
Inventor
孝二 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26181788A priority Critical patent/JPH0756866B2/en
Publication of JPH02106971A publication Critical patent/JPH02106971A/en
Publication of JPH0756866B2 publication Critical patent/JPH0756866B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に、
高い性能を有する半導体集積回路装置の製造方法に関す
る。
The present invention relates to a method for manufacturing a semiconductor integrated circuit device, and more particularly,
The present invention relates to a method for manufacturing a semiconductor integrated circuit device having high performance.

〔従来の技術〕[Conventional technology]

従来、この種の半導体集積回路装置は、不純物拡散層表
面又は多結晶シリコンから成る電極配線表面には層抵抗
値を下げて、素子の高速化をはかるために、各種のシリ
サイド膜の中で最も低い比抵抗値を有するチタンシリサ
イド膜が用いられていた。
Conventionally, this type of semiconductor integrated circuit device has the lowest layer resistance value on the surface of the impurity diffusion layer or the surface of the electrode wiring made of polycrystal silicon to speed up the operation of the device. A titanium silicide film having a low specific resistance value has been used.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上述した従来の半導体集積回路装置においては、第5図
に示す様な、コンタクト穴204を形成し、チタンシリサ
イド膜202と配線金属とのコンタクトをとる際、チタン
シリサイド膜202上に残るシリコン酸化膜を除去するた
めに、フッ酸による処理を行なっていた。しかし、この
時コンタクト穴部分に露出しているチタンシリサイド膜
202も本エッチング液で除去されてしまうため、配線金
属とチタンシリサイド膜202とのコンタクトが充分にと
れず、コンタクト抵抗値が高くなるという問題がある。
In the above-described conventional semiconductor integrated circuit device, the silicon oxide film remaining on the titanium silicide film 202 when the titanium silicide film 202 is contacted with the wiring metal by forming the contact hole 204 as shown in FIG. The treatment with hydrofluoric acid was carried out in order to remove. However, at this time, the titanium silicide film exposed in the contact hole portion
Since 202 is also removed by this etching solution, there is a problem that the contact between the wiring metal and the titanium silicide film 202 cannot be sufficiently obtained, and the contact resistance value becomes high.

〔課題を解決するための手段〕[Means for Solving the Problems]

本発明による方法は、タングステン膜又はモリブデン膜
又はコバルト膜がチタンシリサイド膜表面に形成された
後、Ti原子よりも重いイオン、たとえばAsイオン,BF2
オンがタングステン膜又はモリブデン膜又はコバルト膜
とチタンシリサイド膜との界面に飛程がくる様に打ち込
まれ、その後、窒素ガス又は窒素と水素との混合ガス又
は水素ガス雰囲気で熱処理が行なわれ、前記タングステ
ン膜又はモリブデン膜又はコバルト膜がタングステンシ
リサイド膜又はモリブデンシリサイド膜又はコバルトシ
リサイド膜として形成される工程とを有している。
According to the method of the present invention, after a tungsten film, a molybdenum film, or a cobalt film is formed on the surface of a titanium silicide film, ions heavier than Ti atoms, such as As ions and BF 2 ions, are added to the tungsten film, the molybdenum film, the cobalt film, and the titanium film. It is driven into the interface with the silicide film so that there is a range, and then heat treatment is performed in a nitrogen gas or a mixed gas of nitrogen and hydrogen or a hydrogen gas atmosphere, and the tungsten film, molybdenum film or cobalt film is replaced with a tungsten silicide film. Or a step of forming a molybdenum silicide film or a cobalt silicide film.

上記した金属膜が金属シリサイド膜に変質する原因は、
タングステン膜又はモリブデン膜又はコバルト膜がチタ
ンシリサイド膜表面に形成された後、Ti原子よりも重い
イオンがタングステン膜又はモリブデン膜又はコバルト
膜とチタンシリサイド膜との界面に飛程がくる様に打ち
込まれるため、これらの金属膜とチタンシリサイド膜と
のミキシングが界面で起こり、その後の熱処理によりチ
タンシリサイド膜から上部金属膜へのSi原子の拡散が起
こりやすくなり、チタンシリサイド膜上にタングステン
シリサイド膜又はモリブデンシリサイド膜又はコバルト
シリサイド膜が自己整合的に形成されることによる。
The reason why the above metal film is transformed into a metal silicide film is
After the tungsten film, molybdenum film, or cobalt film is formed on the surface of the titanium silicide film, ions heavier than Ti atoms are driven into the interface between the tungsten film, molybdenum film, or cobalt film and the titanium silicide film so that there is a range. Therefore, mixing between these metal films and the titanium silicide film occurs at the interface, and the subsequent heat treatment facilitates diffusion of Si atoms from the titanium silicide film to the upper metal film, and the tungsten silicide film or molybdenum film is formed on the titanium silicide film. This is because the silicide film or the cobalt silicide film is formed in a self-aligned manner.

ところで、タングステンシリサイド膜又はモリブデンシ
リサイド膜又はコバルトシリサイド膜は耐フッ酸性が有
るため、これらのシリサイド膜と配線金属との接続をと
る際、シリサイド膜上のシリコン酸化膜を除去する目的
で、フッ酸処理をしてもシリサイド膜は除去されず、シ
リサイド膜と配線金属との良好なコンタクトが形成でき
素子特性の良好な半導体集積回路装置が得られるという
効果がある。
By the way, since the tungsten silicide film, the molybdenum silicide film, or the cobalt silicide film has hydrofluoric acid resistance, when the silicide film is connected to the wiring metal, the hydrofluoric acid is used for the purpose of removing the silicon oxide film on the silicide film. Even if the treatment is performed, the silicide film is not removed, and there is an effect that a good contact between the silicide film and the wiring metal can be formed and a semiconductor integrated circuit device having good element characteristics can be obtained.

また、本発明の発明者が見出したところによると、チタ
ンシリサイド膜はタングステンシリサイド膜又はモリブ
デンシリサイド膜又はコバルトシリサイド膜で被覆され
ることにより、900℃以上の熱処理が加わった時に見ら
れていたチタンシリサイド膜の比抵抗値の不均一化(参
考文献、V−MIC Conf.Proceeding 1987 pp470〜47
9)は見られず、熱的に安定なかつ低抵抗のシリサイド
膜が得られる。
Further, according to the finding of the inventor of the present invention, the titanium silicide film is covered with the tungsten silicide film, the molybdenum silicide film, or the cobalt silicide film, so that the titanium seen when the heat treatment of 900 ° C. or more is applied. Non-uniformity of resistivity of silicide film (Reference, V-MIC Conf. Proceeding 1987 pp470-47)
9) is not seen, and a thermally stable and low resistance silicide film is obtained.

したがって半導体集積回路装置を製造する際に加わる90
0℃以上の熱処理によってもチタンシリサイド膜の比抵
抗は低くかつ安定であるため素子特性のばらつきの少な
い高速の半導体集積回路装置が得られるという効果もあ
る。
Therefore, 90 is added when manufacturing a semiconductor integrated circuit device.
Even if the heat treatment is performed at 0 ° C. or higher, the specific resistance of the titanium silicide film is low and stable, so that a high-speed semiconductor integrated circuit device with less variation in element characteristics can be obtained.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例である半導体集積回路装
置の拡散層部分の縦断面図である。10はP型Si基板、11
は素子分離用のシリコン酸化膜、12はN+拡散層、13はチ
タンシリサイド膜、14はタングステンシリサイド膜、15
はシリコン酸化膜からなる層間絶縁膜、16はチタンタン
グステン膜、17はシリコン含有アルミ膜である。
FIG. 1 is a vertical sectional view of a diffusion layer portion of a semiconductor integrated circuit device which is a first embodiment of the present invention. 10 is a P-type Si substrate, 11
Is a silicon oxide film for element isolation, 12 is an N + diffusion layer, 13 is a titanium silicide film, 14 is a tungsten silicide film, 15
Is an interlayer insulating film made of a silicon oxide film, 16 is a titanium tungsten film, and 17 is a silicon-containing aluminum film.

このように構成された半導体集積回路装置においては、
層間絶縁膜15の一部にコンタクト穴を形成後、タングス
テンシリサイド膜14上に残るシリコン酸化膜を除去する
ために、フッ酸処理を行なってもタングステンシリサイ
ド膜14は除去されないため、チタンタングステン16とタ
ングステンシリサイド14とは良好なコンタクトがとれ、
素子特性の良好な半導体集積回路装置が得られる。
In the semiconductor integrated circuit device thus configured,
After forming a contact hole in a part of the interlayer insulating film 15, the tungsten silicide film 14 is not removed even if hydrofluoric acid treatment is performed in order to remove the silicon oxide film remaining on the tungsten silicide film 14. Good contact with tungsten silicide 14,
A semiconductor integrated circuit device having excellent element characteristics can be obtained.

また、この半導体集積回路装置の製造の際に加わる900
℃の熱処理によってもチタンシリサイド膜13の比抵抗値
のばらつきはなく、素子特性のばらつきの少ない半導体
集積回路装置が得られる。
In addition, 900 is added when manufacturing this semiconductor integrated circuit device.
Even if the heat treatment is carried out at a temperature of ° C, there is no variation in the specific resistance value of the titanium silicide film 13, and a semiconductor integrated circuit device with little variation in element characteristics can be obtained.

次に、本発明の第1の実施例を実現する製造方法につい
て説明する。第2図(a)〜(h)は本発明の第1の実
施例による半導体集積回路装置の製造方法を説明するた
めの工程図である。
Next, a manufacturing method for realizing the first embodiment of the present invention will be described. FIGS. 2A to 2H are process drawings for explaining the method for manufacturing the semiconductor integrated circuit device according to the first embodiment of the present invention.

まず第2図(a)に示すように、選択酸化法等により、
素子分離用シリコン酸化膜11がP型Si基板10上に形成さ
れる。次に拡散層形成領域の自然酸化膜がフッ酸液によ
り除去された後、チタン膜が半導体基板全面にスパッタ
法により600〜800Åの膜厚に形成され、続いて窒素雰囲
気中での熱処理(ランプアニール)により600℃〜700℃
の温度で熱処理されて、拡散層形成領域にはチタンシリ
サイド膜13,素子分離用シリコン酸化膜11上には未反応
チタンが形成される。次に、この未反応チタンを除去す
るためにアンモニア水と過酸化水素水と水との混合液に
より処理が行なわれ、第2図(b)に示すように、拡散
層を形成する領域にのみチタンシリサイド膜13が形成さ
れる。この段階で、チタンシリサイド膜13の層抵抗は6
〜10Ω/□の値を有し、更に層抵抗を下げるために750
〜800℃の熱処理をランプアニール装置により行ない、
2〜3Ω/□の層抵抗値が最終的に得られる。
First, as shown in FIG. 2 (a), by a selective oxidation method or the like,
A device isolation silicon oxide film 11 is formed on a P-type Si substrate 10. Next, the natural oxide film in the diffusion layer formation area is removed by a hydrofluoric acid solution, and then a titanium film is formed on the entire surface of the semiconductor substrate by sputtering to a thickness of 600 to 800 Å, followed by heat treatment in a nitrogen atmosphere (lamp 600 ℃ ~ 700 ℃ by annealing)
Are heat-treated at a temperature of 1 to form a titanium silicide film 13 in the diffusion layer formation region and unreacted titanium on the element isolation silicon oxide film 11. Next, in order to remove the unreacted titanium, a treatment is carried out with a mixed solution of ammonia water, hydrogen peroxide water and water, and as shown in FIG. 2 (b), only in the region where the diffusion layer is formed. The titanium silicide film 13 is formed. At this stage, the layer resistance of the titanium silicide film 13 is 6
Has a value of ~ 10Ω / □ and 750 to further reduce the layer resistance.
Performs heat treatment at ~ 800 ° C with a lamp annealing device,
A layer resistance value of 2-3 Ω / □ is finally obtained.

次に、第2図(c)に示すように、スパッタ法によりタ
ングステン膜20が300〜400Åの膜厚に形成される。
Next, as shown in FIG. 2C, a tungsten film 20 is formed to a thickness of 300 to 400 Å by the sputtering method.

次に、タングステン膜20とチタンシリサイド膜13との界
面に飛程がくるようにAsイオンを70〜100KeVの加速電
圧、5×1015〜1×1016cm-2のドーズ量でタングステン
膜20に打ち込む。その後、水素雰囲気中での熱処理(ラ
ンプアニール)により600℃〜800℃の温度で熱処理さ
れ、チタンシリサイド膜13上にのみタングステンシリサ
イド膜14が形成され、その後、アンモニア水と過酸化水
素と水との混合液により未反応タングステンが除去さ
れ、第2図(d)に示すようにチタンシリサイド膜13を
被覆するタングステンシリサイド膜14が形成される。
Next, the As ions are added to the tungsten film 20 at an accelerating voltage of 70 to 100 KeV and a dose amount of 5 × 10 15 to 1 × 10 16 cm -2 so that a range is reached at the interface between the tungsten film 20 and the titanium silicide film 13. Drive into. Then, heat treatment (lamp anneal) in a hydrogen atmosphere is performed at a temperature of 600 ° C. to 800 ° C. to form a tungsten silicide film 14 only on the titanium silicide film 13, and then ammonia water, hydrogen peroxide, and water are added. The unreacted tungsten is removed by the mixed solution of, and a tungsten silicide film 14 covering the titanium silicide film 13 is formed as shown in FIG. 2 (d).

次に、第2図(e)に示す様に、N+拡散層を形成するた
めのAsイオンが加速電圧70〜150KeV,ドーズ量1016cm-2
の条件で半導体基板に打ち込まれる。
Next, as shown in FIG. 2 (e), the As ions for forming the N + diffusion layer have an acceleration voltage of 70 to 150 KeV and a dose of 10 16 cm -2.
It is driven into the semiconductor substrate under the condition of.

次に、シリコン酸化膜からなる層間絶縁膜15がCVD法に
より7000Åの膜厚に形成され、その後、先に打ち込まれ
たAs原子を活性化するために900〜950℃の温度で熱処理
が加えられ、拡散層12が形成されて、第2図(f)に示
すようになる。
Next, an interlayer insulating film 15 made of a silicon oxide film is formed to a film thickness of 7000Å by the CVD method, and then a heat treatment is applied at a temperature of 900 to 950 ° C to activate the As atoms that have been previously implanted. , The diffusion layer 12 is formed, as shown in FIG. 2 (f).

次に、第2図(g)に示す様に、タングステンシリサイ
ド膜14と金属配線との接続をとるために、コンタクト穴
22がフォトエッチング法により形成される。
Next, as shown in FIG. 2 (g), contact holes are formed to connect the tungsten silicide film 14 and the metal wiring.
22 is formed by a photoetching method.

次に、金属配線とタングステンシリサイド膜14との良好
な接続をとるために、コンタクト穴22の部分に露出した
タングステンシリサイド膜14上に残るシリコン酸化膜が
フッ酸液により除去された後、チタンタングステン膜16
及びシリコン含有アルミニウム膜17がそれぞれスパッタ
法により1000Åの膜厚及び5000Åの膜厚に形成され、そ
の後フォトレジストによりパターニングされRLE法によ
り加工されて、第2図(h)に示すような、金属配線が
形成される。このようにして、第1図に示すような半導
体集積回路装置が得られる。
Next, in order to make a good connection between the metal wiring and the tungsten silicide film 14, the silicon oxide film remaining on the tungsten silicide film 14 exposed in the contact hole 22 is removed by a hydrofluoric acid solution, and then titanium tungsten is used. Membrane 16
And the silicon-containing aluminum film 17 are formed to a film thickness of 1000 Å and a film thickness of 5000 Å by the sputtering method, respectively, and then patterned by the photoresist and processed by the RLE method to form the metal wiring as shown in FIG. 2 (h). Is formed. In this way, the semiconductor integrated circuit device as shown in FIG. 1 is obtained.

第3図は本発明の第2の実施例による方法で製造された
半導体集積回路装置の拡散層部分の縦断面図である。10
0はP型Si基板、101は素子分離用シリコン酸化膜、102
はN+拡散層、103はチタンシリサイド膜、104はタングス
テンシリサイド膜、105はシリコン酸化膜からなる層間
絶縁膜、106はシラン還元法のCVDを用いて選択成長され
たタングステン膜、107はシリコン含有アルミニウム膜
である。
FIG. 3 is a vertical sectional view of a diffusion layer portion of a semiconductor integrated circuit device manufactured by the method according to the second embodiment of the present invention. Ten
0 is a P-type Si substrate, 101 is a silicon oxide film for element isolation, 102
Is an N + diffusion layer, 103 is a titanium silicide film, 104 is a tungsten silicide film, 105 is an interlayer insulating film made of a silicon oxide film, 106 is a tungsten film selectively grown by CVD of a silane reduction method, and 107 is silicon-containing. It is an aluminum film.

この実施例では、コンタクト穴をシラン還元法のCVDを
用いて、タングステンシリサイド膜104上に選択成長さ
れたタングステン膜106により埋め込んでいるため、ス
パッタ法で金属を埋め込むことのできないアスペクト比
の大きい微細コンタクトを有する半導体集積回路装置が
実現できるという利点がある。
In this embodiment, the contact hole is filled with the tungsten film 106 selectively grown on the tungsten silicide film 104 by using the CVD of the silane reduction method. Therefore, it is impossible to bury the metal by the sputtering method. There is an advantage that a semiconductor integrated circuit device having contacts can be realized.

次に本発明の半導体集積回路装置の第2の実施例による
製造方法について説明する。第4図(a)〜(b)は本
発明の第2の実施例による半導体集積回路装置の製造方
法を説明するための工程図である。
Next, a method of manufacturing the semiconductor integrated circuit device according to the second embodiment of the present invention will be described. 4 (a) and 4 (b) are process drawings for explaining a method for manufacturing a semiconductor integrated circuit device according to the second embodiment of the present invention.

第4図(a)は第1の実施例の製造方法を説明するため
の工程図の第2図(f)に示す構造が得られた後、第1
の実施例で用いたコンタクトよりも微細なコンタクト穴
(110)がフォトレジスタによるパターニングおよびRIE
(Reactive Ion Etching)によるエッチングにより形成
された後の構造を示している。
FIG. 4 (a) is a process diagram for explaining the manufacturing method of the first embodiment, and after the structure shown in FIG. 2 (f) is obtained,
The contact hole (110), which is finer than the contact used in the example of FIG.
The structure after being formed by etching by (Reactive Ion Etching) is shown.

次に第4図(b)に示す様に、コンタクト穴110が形成
された後、タングステンシリサイド膜104上に残るシリ
コン酸化膜がフッ酸液により除去された後、SiH4ガスと
WF6ガスとを用いたシラン還元CVD法によりタングステン
シリサイド膜104上に、選択的にタングステン膜106が形
成され、コンタクト穴110を埋め込む。
Next, as shown in FIG. 4B, after the contact hole 110 is formed, the silicon oxide film remaining on the tungsten silicide film 104 is removed by a hydrofluoric acid solution, and then SiH 4 gas is added.
A tungsten film 106 is selectively formed on the tungsten silicide film 104 by a silane reduction CVD method using WF 6 gas, and the contact hole 110 is buried.

次に第4図(c)に示す様に、シリコン含有アルミニウ
ム膜107がスパッタ法により5000Åの膜厚に半導体基板
全面に形成され、フォトレジストによりパターニングさ
れた後、RIEにより加工されて、金属配線が形成され
る。このようにして本発明の第2の実施例の方法による
半導体集積回路装置が得られる。
Next, as shown in FIG. 4 (c), a silicon-containing aluminum film 107 is formed on the entire surface of the semiconductor substrate by a sputtering method to a thickness of 5000Å, patterned by a photoresist, and then processed by RIE to form a metal wiring. Is formed. Thus, the semiconductor integrated circuit device according to the method of the second embodiment of the present invention is obtained.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、ゲートポリシリコン電極
又はポリシリコン配線又は拡散層表面に形成されている
チタンシリサイド膜表面に、耐フッ酸性があるタングス
テンシリサイド膜、又はモリブデンシリサイド膜又はコ
バルトシリサイド膜が形成されることにより、このチタ
ンシリサイド膜を被覆するシリコン酸化膜からなる層間
絶縁膜にコンタクト穴を形成し、配線金属とのコンタク
トをとる場合、コンタクト部分のチタンシリサイド膜を
残して、コンタクトがとれる。
As described above, according to the present invention, a tungsten silicide film, a molybdenum silicide film, or a cobalt silicide film having hydrofluoric acid resistance is formed on the surface of the titanium silicide film formed on the surface of the gate polysilicon electrode, the polysilicon wiring, or the diffusion layer. By forming a contact hole in the interlayer insulating film made of a silicon oxide film that covers the titanium silicide film and making contact with the wiring metal, the titanium silicide film in the contact portion is left and the contact can be made. .

したがって、低抵抗のコンタクトが形成可能となるため
素子特性の良好な半導体集積回路装置が得られるという
効果がある。
Therefore, a contact having a low resistance can be formed, so that a semiconductor integrated circuit device having excellent element characteristics can be obtained.

また、本発明の発明者が見出したところによると、チタ
ンシリサイド膜は、タングステンシリサイド膜又はモリ
ブデンシリサイド膜又はコバルトシリサイド膜で被覆さ
れることにより、900℃以上の熱処理が加わった時に見
られていた、チタンシリサイド膜の比抵抗値不均一化は
見られず、熱的に安定したシリサイド膜が得られる。
Further, according to the finding of the inventor of the present invention, the titanium silicide film was found to be covered with a tungsten silicide film, a molybdenum silicide film, or a cobalt silicide film, so that the titanium silicide film was subjected to heat treatment at 900 ° C. or higher. No unevenness of the specific resistance of the titanium silicide film is observed, and a thermally stable silicide film is obtained.

したがって、半導体集積回路装置を製造する際に加わる
900℃以上の熱処理によってもチタンシリサイド膜の比
抵抗は安定で、素子特性のばらつきの少ない半導体集積
回路装置が得られるという効果もある。
Therefore, it is added when manufacturing a semiconductor integrated circuit device.
The specific resistance of the titanium silicide film is stable even by the heat treatment at 900 ° C. or higher, and there is an effect that a semiconductor integrated circuit device with less variation in element characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例の方法により製造される
半導体集積回路装置の縦断面図、第2図(a)〜(h)
は本発明の第1の実施例の半導体集積回路装置の製造方
法を説明するための工程図、第3図は本発明の第2の実
施例の方法による半導体集積回路装置の縦断面図、第4
図(a)〜(c)は本発明の第2の実施例の半導体集積
回路装置の製造方法を説明するための工程図、第5図は
従来技術の問題点を説明するための半導体集積回路装置
の縦断面図である。 10……P型Si基板、11……素子分離用のシリコン酸化
膜、12……N+拡散層、13……チタンシリサイド膜、14…
…タングステンシリサイド膜、15……シリコン酸化膜か
らなる層間絶縁膜、16……チタンシリサイド膜、17……
シリコン含有アルミ膜、20……タングステン膜、21……
Asイオン、22……コンタクト穴、100……P型Si基板、1
01……素子分離用のシリコン酸化膜、102……N+拡散
層、103……チタンシリサイド膜、104……タングステン
シリサイド膜、105……シリコン酸化膜からなる層間絶
縁膜、106……シラン還元CVDにより成長されたタングス
テン膜、107……シリコン含有アルミ膜、110……コンタ
クト穴、200……P型Si基板、201……N+拡散層、202…
…チタンシリサイド膜、203……シリコン酸化膜からな
る層間絶縁膜、204……コンタクト穴。
FIG. 1 is a vertical sectional view of a semiconductor integrated circuit device manufactured by the method of the first embodiment of the present invention, and FIGS. 2 (a) to 2 (h).
FIG. 3 is a process drawing for explaining the method for manufacturing a semiconductor integrated circuit device according to the first embodiment of the present invention, FIG. 3 is a longitudinal sectional view of a semiconductor integrated circuit device according to the method of the second embodiment of the present invention, Four
FIGS. 5A to 5C are process drawings for explaining a method for manufacturing a semiconductor integrated circuit device according to a second embodiment of the present invention, and FIG. 5 is a semiconductor integrated circuit for explaining problems in the conventional technique. It is a longitudinal cross-sectional view of an apparatus. 10 ... P-type Si substrate, 11 ... Silicon oxide film for element isolation, 12 ... N + diffusion layer, 13 ... Titanium silicide film, 14 ...
… Tungsten silicide film, 15 …… Interlayer insulating film made of silicon oxide film, 16 …… Titanium silicide film, 17 ……
Silicon-containing aluminum film, 20 …… tungsten film, 21 ……
As ion, 22 …… contact hole, 100 …… P type Si substrate, 1
01 …… Silicon oxide film for element isolation, 102 …… N + diffusion layer, 103 …… Titanium silicide film, 104 …… Tungsten silicide film, 105 …… Interlayer insulating film made of silicon oxide film, 106 …… Silane reduction Tungsten film grown by CVD, 107 ... Silicon-containing aluminum film, 110 ... Contact hole, 200 ... P type Si substrate, 201 ... N + diffusion layer, 202 ...
… Titanium silicide film, 203 …… Interlayer insulating film made of silicon oxide film, 204 …… Contact hole.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】不純物拡散層表面上又は多結晶シリコン層
表面上にチタンシリサイド膜を形成する工程と、前記チ
タンシリサイド膜表面にタングステン膜,モリブデン膜
又は、コバルト膜を形成する工程と、チタン原子より重
いイオンを前記タングステン膜,モリブデン膜又はコバ
ルト膜と前記チタンシリサイド膜との界面に飛程がくる
様に打ち込む工程と、前記タングステン膜,モリブデン
膜又はコバルト膜を熱処理して前記チタンシリサイド膜
表面にタングステンシリサイド膜,モリブデンシリサイ
ド膜又はコバルトシリサイド膜を形成する工程とを少な
くとも備えていることを特徴とする半導体集積回路装置
の製造方法。
1. A step of forming a titanium silicide film on the surface of an impurity diffusion layer or a surface of a polycrystalline silicon layer, a step of forming a tungsten film, a molybdenum film or a cobalt film on the surface of the titanium silicide film, and a titanium atom. A step of implanting heavier ions into the interface between the tungsten film, molybdenum film or cobalt film and the titanium silicide film with a range, and heat-treating the tungsten film, molybdenum film or cobalt film, and the surface of the titanium silicide film. And a step of forming a tungsten silicide film, a molybdenum silicide film, or a cobalt silicide film, in the method for manufacturing a semiconductor integrated circuit device.
【請求項2】前記タングステン膜又はモリブデン膜又は
コバルト膜に打ち込まれるイオンがAsイオン又はBF2
オンであることを特徴とする請求項2記載の半導体集積
回路装置の製造方法。
2. The method for manufacturing a semiconductor integrated circuit device according to claim 2, wherein the ions implanted into the tungsten film, the molybdenum film or the cobalt film are As ions or BF 2 ions.
【請求項3】前記タングステンシリサイド膜、モリブデ
ンシリサイド膜又はコバルトシリサイド膜上にシリコン
酸化膜を形成する工程と、該シリコン酸化膜に前記タン
グステンシリサイド膜、モリブデンシリサイド膜又はコ
バルトシリサイド膜に達する深さのコンタクト穴を形成
する工程と、該コンタクト穴内部に該コンタクト穴底部
に露出した前記タングステンシリサイド膜、モリブデン
シリサイド膜又はコバルトシリサイド膜に接する導電膜
を形成する工程とをさらに含むことを特徴とする請求項
1又は2記載の半導体集積回路装置の製造方法。
3. A step of forming a silicon oxide film on the tungsten silicide film, the molybdenum silicide film or the cobalt silicide film, and a step of forming a depth of the silicon oxide film reaching the tungsten silicide film, the molybdenum silicide film or the cobalt silicide film. The method further includes the step of forming a contact hole and the step of forming a conductive film inside the contact hole, the conductive film being in contact with the tungsten silicide film, the molybdenum silicide film, or the cobalt silicide film exposed at the bottom of the contact hole. Item 3. A method for manufacturing a semiconductor integrated circuit device according to Item 1 or 2.
JP26181788A 1988-10-17 1988-10-17 Method for manufacturing semiconductor integrated circuit device Expired - Lifetime JPH0756866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26181788A JPH0756866B2 (en) 1988-10-17 1988-10-17 Method for manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26181788A JPH0756866B2 (en) 1988-10-17 1988-10-17 Method for manufacturing semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPH02106971A JPH02106971A (en) 1990-04-19
JPH0756866B2 true JPH0756866B2 (en) 1995-06-14

Family

ID=17367135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26181788A Expired - Lifetime JPH0756866B2 (en) 1988-10-17 1988-10-17 Method for manufacturing semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0756866B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0491433A3 (en) * 1990-12-19 1992-09-02 N.V. Philips' Gloeilampenfabrieken Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
JP2822276B2 (en) * 1990-12-28 1998-11-11 ヤマハ株式会社 Electrode formation method for semiconductor device
JP2586345B2 (en) * 1994-10-14 1997-02-26 日本電気株式会社 Semiconductor device comprising cobalt silicide film and method of manufacturing the device
JP2013084844A (en) * 2011-10-12 2013-05-09 Showa Denko Kk Silicon carbide semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH02106971A (en) 1990-04-19

Similar Documents

Publication Publication Date Title
EP0139371B1 (en) Process for manufacturing a mos integrated circuit employing a method of forming refractory metal silicide areas
US4481706A (en) Process for manufacturing integrated bi-polar transistors of very small dimensions
US5326722A (en) Polysilicon contact
US6436805B1 (en) Local interconnect structures and methods for making the same
JP3413876B2 (en) Semiconductor device
JPH088224B2 (en) Method of forming contact and internal connection line of integrated circuit
US4486266A (en) Integrated circuit method
US5672901A (en) Structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits
JP3626773B2 (en) Conductive layer of semiconductor device, MOSFET, and manufacturing method thereof
US4871684A (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
JPH0750276A (en) Method of making a low resistance contact at a junction between regions of different conductivity types
JPH08162470A (en) Method for manufacturing semiconductor integrated circuit device
JPH0215620A (en) Manufacture of semiconductor device
JPH0756866B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH0831932A (en) Method for manufacturing semiconductor integrated circuit device
JPH06204167A (en) Method for manufacturing semiconductor device
JPH0243336B2 (en)
JP2819918B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2586816B2 (en) Method for manufacturing semiconductor device
JP2940492B2 (en) Semiconductor device and manufacturing method thereof
JPH0773127B2 (en) Method for manufacturing semiconductor device
JPH1174507A (en) Method for manufacturing semiconductor device
JP3131491B2 (en) Method for manufacturing semiconductor device
JPH07263373A (en) Manufacture of semiconductor device
JP2822382B2 (en) Semiconductor device and manufacturing method thereof