JPH0757029B2 - Video signal input circuit - Google Patents
Video signal input circuitInfo
- Publication number
- JPH0757029B2 JPH0757029B2 JP1165397A JP16539789A JPH0757029B2 JP H0757029 B2 JPH0757029 B2 JP H0757029B2 JP 1165397 A JP1165397 A JP 1165397A JP 16539789 A JP16539789 A JP 16539789A JP H0757029 B2 JPH0757029 B2 JP H0757029B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- input
- video signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Color Image Communication Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、カラープリンタなどのビデオ信号入力回路
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal input circuit for a color printer or the like.
特に、セパレート方式、Ｒ、Ｇ、Ｂコンポジット方式、
H/Vコンポジット方式等のビデオ信号の方式を自動的に
判別できるビデオ信号入力回路に関するものである。In particular, separate method, R, G, B composite method,
The present invention relates to a video signal input circuit capable of automatically discriminating a video signal system such as an H / V composite system.
［従来の技術］ 従来例の構成を第３図を参照しながら説明する。第３図
は、従来のビデオ信号入力回路を示すブロック図であ
る。[Prior Art] The configuration of a conventional example will be described with reference to FIG. FIG. 3 is a block diagram showing a conventional video signal input circuit.
第３図において、従来のビデオ信号入力回路は、オペレ
ーションパネル（１）と、このオペレーションパネル
（１）に接続された制御回路（２）と、この制御回路
（２）に接続されたメモリ（３）と、入力端子（４）
と、制御回路（２）及び入力端子（４）に接続された切
換回路（５）と、この切換回路（５）に接続された出力
端子（６）とから構成されている。In FIG. 3, a conventional video signal input circuit includes an operation panel (1), a control circuit (2) connected to the operation panel (1), and a memory (3 connected to the control circuit (2). ) And the input terminal (4)
And a switching circuit (5) connected to the control circuit (2) and the input terminal (4), and an output terminal (6) connected to the switching circuit (5).
入力端子（４）はＧ端子、Ｈ端子及びＶ端子を有し、出
力端子（６）はＨ端子及びＶ端子を有している。The input terminal (4) has a G terminal, an H terminal and a V terminal, and the output terminal (6) has an H terminal and a V terminal.
つぎに、上述した従来例の動作を説明する。Next, the operation of the above-mentioned conventional example will be described.
まず、使用者は、オペレーションパネル（１）を使っ
て、ビデオ信号の方式をセットする。First, the user sets the video signal system using the operation panel (1).
制御回路（２）は、オペレーションパネル（１）にセッ
トされたビデオ信号の方式に関する情報を読み取り、メ
モリ（３）に格納する。The control circuit (2) reads the information regarding the format of the video signal set on the operation panel (1) and stores it in the memory (3).
そして、ビデオ信号の同期信号を抽出するときは、制御
回路（２）はメモリ（３）からビデオ信号の方式に関す
る情報を読みだし、この情報に基づいて切換回路（５）
を切り換える。Then, when extracting the synchronizing signal of the video signal, the control circuit (2) reads out information regarding the system of the video signal from the memory (3), and based on this information, the switching circuit (5).
Switch.
すなわち、ビデオ信号がセパレート方式の場合、入力端
子（４）のＨ端子及びＶ端子を、出力端子（６）のＨ端
子及びＶ端子に接続する。That is, when the video signal is a separate system, the H terminal and V terminal of the input terminal (4) are connected to the H terminal and V terminal of the output terminal (6).
H/Vコンポジット方式の場合、入力端子（４）のＨ端子
を、出力端子（６）のＨ端子及びＶ端子両方に接続す
る。In the case of the H / V composite method, the H terminal of the input terminal (4) is connected to both the H terminal and the V terminal of the output terminal (6).
Ｒ、Ｇ、Ｂコンポジット方式の場合、入力端子（４）の
Ｇ端子を、出力端子（６）のＨ端子及びＶ端子両方に接
続する。In the case of the R, G, B composite method, the G terminal of the input terminal (4) is connected to both the H terminal and the V terminal of the output terminal (6).
［発明が解決しようとする課題］ 上述したような従来のビデオ信号入力回路では、使用者
がビデオ信号の方式をセットしなければならず、それに
よってセット・ミスやビデオ信号の方式が変わる度にセ
ットし直さなければならないという問題点があった。[Problems to be Solved by the Invention] In the conventional video signal input circuit as described above, the user has to set the video signal system, which causes a set error or a change in the video signal system each time. There was a problem that it had to be set again.
この発明は、上述した問題点を解決するためになされた
もので、ビデオ信号の方式を自動的に判別することがで
きるビデオ信号入力回路を得ることを目的とする。The present invention has been made in order to solve the above-mentioned problems, and an object thereof is to obtain a video signal input circuit capable of automatically discriminating a video signal system.
［課題を解決するための手段］ この発明に係るビデオ信号入力回路は、コンポジット信
号が供給されるＧ端子、水平同期信号が供給されるＨ端
子、及び垂直同期信号が供給されるＶ端子を有し、任意
の方式のビデオ信号を入力する入力端子と、上記入力端
子のＨ端子及びＶ端子の入力信号の有無を検知する周波
数カウンタと、上記周波数カウンタの出力に基づいて上
記入力端子に入力されたビデオ信号の方式を判別し、そ
の方式に応じた切換制御信号を出力するCPUと、上記方
式に応じた切換制御信号に基づいて上記入力端子のＧ端
子、Ｈ端子又はＶ端子と、出力端子のＨ端子又はＶ端子
とを接続する切換回路とを備えたものである。[Means for Solving the Problems] A video signal input circuit according to the present invention has a G terminal to which a composite signal is supplied, an H terminal to which a horizontal synchronizing signal is supplied, and a V terminal to which a vertical synchronizing signal is supplied. Then, an input terminal for inputting a video signal of an arbitrary system, a frequency counter for detecting the presence or absence of input signals at the H terminal and the V terminal of the input terminal, and an input terminal for inputting to the input terminal based on the output of the frequency counter. A CPU for discriminating the video signal system and outputting a switching control signal according to the system, and a G terminal, an H terminal or a V terminal of the input terminal based on the switching control signal according to the system, and an output terminal. And a switching circuit for connecting the H terminal or the V terminal of the above.
［作用］ この発明においては、コンポジット信号が供給されるＧ
端子、水平同期信号が供給されるＨ端子、及び垂直同期
信号が供給されるＶ端子を有する入力端子によって、任
意の方式のビデオ信号が入力され、周波数カウントによ
って、上記入力端子のＨ端子及びＶ端子の入力信号の有
無が検知される。また、CPUによって、上記周波数カウ
ンタの出力に基づいて上記入力端子に入力されたビデオ
信号の方式が判別され、その方式に応じた切換制御信号
が出力される。そして、切換回路によって、上記方式に
応じた切換制御信号に基づいて上記入力端子のＧ端子、
Ｈ端子又はＶ端子と、出力端子のＨ端子又はＶ端子とが
接続される。[Operation] In the present invention, G to which the composite signal is supplied
An input terminal having a terminal, an H terminal to which a horizontal synchronizing signal is supplied, and a V terminal to which a vertical synchronizing signal is supplied inputs a video signal of an arbitrary system, and the frequency count counts the H terminal and the V terminal of the input terminal. The presence or absence of an input signal from the terminal is detected. Further, the CPU determines the system of the video signal input to the input terminal based on the output of the frequency counter, and outputs the switching control signal according to the system. Then, the switching circuit causes the G terminal of the input terminal, based on the switching control signal according to the above method,
The H terminal or V terminal is connected to the H terminal or V terminal of the output terminal.
［実施例］ この発明の実施例の構成を第１図を参照しながら説明す
る。[Embodiment] The configuration of an embodiment of the present invention will be described with reference to FIG.
第１図は、この発明の一実施例を示すブロック図であ
り、メモリ（３）、入力端子（４）及び出力端子（６）
は上記従来回路のものと全く同一である。FIG. 1 is a block diagram showing an embodiment of the present invention, which is a memory (3), an input terminal (4) and an output terminal (6).
Is exactly the same as that of the conventional circuit.
第１図において、この発明の一実施例は、上述した従来
回路のものと全く同一のものと、メモリ（３）に接続さ
れたCPU（７）と、入力端子（４）のＧ端子及びCPU
（７）に接続されたコンパレータ（８）と、入力端子
（４）のＨ端子及びCPU（７）に接続されたコンパレー
タ（９）と、入力端子（４）のＶ端子及びCPU（７）に
接続されたコンパレータ（10）と、これらのコンパレー
タ（８）〜（10）及びCPU（７）に入力側が接続されか
つ出力端子（６）に出力側が接続された切換回路（5A）
と、コンパレータ（９）、（10）に入力側が接続されか
つCPU（７）に出力側が接続された周波数カウンタ（1
3）とから構成されている。In FIG. 1, an embodiment of the present invention is the same as the conventional circuit described above, a CPU (7) connected to a memory (3), a G terminal of an input terminal (4) and a CPU.
The comparator (8) connected to (7), the H terminal of the input terminal (4) and the comparator (9) connected to the CPU (7), the V terminal of the input terminal (4) and the CPU (7) A connected comparator (10) and a switching circuit (5A) whose input side is connected to these comparators (8) to (10) and CPU (7) and whose output side is connected to the output terminal (6).
And a frequency counter (1 having an input side connected to the comparators (9) and (10) and an output side connected to the CPU (7).
3) consists of
切換回路（5A）は、端子（11b）がコンパレータ（８）
に接続され、端子（11c）がコンパレータ（９）に接続
され、端子（11a）が出力端子（６）のＨ端子に接続さ
れかつCPU（７）に接続された水平同期信号切換スイッ
チ（11）と、端子（12b）が水平同期信号切換スイッチ
（11）の端子（11a）に接続され、端子（12c）がコンパ
レータ（10）に接続され、端子（12a）が出力端子
（６）のＶ端子に接続されかつCPU（７）に接続された
垂直同期信号切換スイッチ（12）とから構成されてい
る。In the switching circuit (5A), the terminal (11b) is the comparator (8).
, The terminal (11c) is connected to the comparator (9), the terminal (11a) is connected to the H terminal of the output terminal (6), and the horizontal synchronization signal changeover switch (11) is connected to the CPU (7). And the terminal (12b) is connected to the terminal (11a) of the horizontal sync signal changeover switch (11), the terminal (12c) is connected to the comparator (10), and the terminal (12a) is the V terminal of the output terminal (6). And a vertical synchronizing signal changeover switch (12) connected to the CPU (7).
つぎに、上述した実施例の動作を第２図を参照しながら
説明する。Next, the operation of the above-described embodiment will be described with reference to FIG.
第２図は、この発明の一実施例の動作を示すフローチャ
ート図である。FIG. 2 is a flow chart showing the operation of the embodiment of the present invention.
少なくても次のことが前提となる。セパレート方式のビ
デオ信号の場合、水平同期信号が入力端子（４）のＨ端
子に供給され、垂直同期信号がＶ端子に供給されるよう
に接続する。At a minimum, the following is assumed. In the case of a separate type video signal, the horizontal synchronizing signal is supplied to the H terminal of the input terminal (4) and the vertical synchronizing signal is supplied to the V terminal.
同様に、H/Vコンポジット方式のビデオ信号の場合、水
平同期信号及び垂直同期信号を含むH/Vコンポジット信
号が入力端子（４）のＨ端子に供給されるように接続さ
れ、Ｖ端子には何も供給されない。Similarly, in the case of an H / V composite type video signal, an H / V composite signal including a horizontal synchronizing signal and a vertical synchronizing signal is connected so as to be supplied to the H terminal of the input terminal (4), and the V terminal is connected to Nothing is supplied.
同様に、Ｒ、Ｇ、Ｂコンポジット方式のビデオ信号の場
合、水平同期信号及び垂直同期信号を含むＧ信号が入力
端子（４）のＧ端子に供給されるように接続され、Ｈ及
びＶ端子には何も供給されない。Similarly, in the case of an R, G, B composite type video signal, a G signal including a horizontal synchronizing signal and a vertical synchronizing signal is connected so as to be supplied to the G terminal of the input terminal (4) and is connected to the H and V terminals. Is not supplied with anything.
CPU（７）は、コンパレータ（８）〜（10）にスライス
レベル信号を供給し、入力端子（４）に接続されるホス
トシステム毎に異なる同期信号の電圧レベルを合わせる
ことにより、整った同期信号波形を提供させるようにし
ている。The CPU (7) supplies the slice level signal to the comparators (8) to (10) and adjusts the voltage level of the synchronization signal which is different for each host system connected to the input terminal (4), thereby adjusting the synchronization signal. I am trying to provide a waveform.
周波数カウンタ（13）は、入力端子（４）のＨ端子及び
Ｖ端子の受信信号の有無を検知し、Ｈ端子カウント信号
又はＶ端子カウント信号をCPU（７）に出力する。The frequency counter (13) detects the presence or absence of received signals at the H terminal and V terminal of the input terminal (4) and outputs the H terminal count signal or the V terminal count signal to the CPU (7).
ステップ（20）〜（21）において、CPU（７）は、Ｖ端
子カウント信号を入力し、このＶ端子カウント信号に基
づいて、入力端子（４）のＶ端子に受信信号が有るかど
うかを判断する。有る場合（イエス）にはステップ（2
2）のセパレート方式の処理に進み、無い場合（ノー）
にはステップ（24）に進む。In steps (20) to (21), the CPU (7) inputs the V terminal count signal, and determines whether the V terminal of the input terminal (4) has a reception signal based on the V terminal count signal. To do. If yes (yes) step (2
If you proceed to the separate method processing of 2) and there is no (No)
Go to step (24).
ステップ（22）〜（23）において、入力されたビデオ信
号がセパレート方式の場合には、CPU（７）は、切換制
御信号を水平同期信号切換スイッチ（11）及び垂直同期
信号切換スイッチ（12）に出力して、水平同期信号切換
スイッチ（11）の端子（11a）と（11c）とを接続し、垂
直同期信号切換スイッチ（12）の端子（12a）と（12c）
とを接続し、この処理を終了する。In steps (22) to (23), if the input video signal is of the separate system, the CPU (7) sends the changeover control signal to the horizontal synchronizing signal changeover switch (11) and the vertical synchronizing signal changeover switch (12). , And connect the terminals (11a) and (11c) of the horizontal sync signal selector switch (11) to the terminals (12a) and (12c) of the vertical sync signal selector switch (12).
And are connected, and this processing ends.
ステップ（24）〜（25）において、CPU（７）は、Ｈ端
子カウント信号を入力し、このＨ端子カウント信号に基
づいて、入力端子（４）のＨ端子に受信信号が有るかど
うかを判断する。有る場合（イエス）にはステップ（2
6）のH/Vコンポジット方式の処理に進み、無い場合（ノ
ー）にはステップ（28）のＲ、Ｇ、Ｂコンポジット方式
の処理に進む。In steps (24) to (25), the CPU (7) inputs the H terminal count signal, and determines whether the H terminal of the input terminal (4) has a received signal based on the H terminal count signal. To do. If yes (yes) step (2
If it does not exist (No), the process proceeds to the H / V composite system process of 6), and the process proceeds to the R, G, B composite system process of step (28).
ステップ（26）〜（27）において、入力されたビデオ信
号がH/Vコンポジット方式の場合には、CPU（７）は、切
換制御信号を水平同期信号切換スイッチ（11）及び垂直
同期信号切換スイッチ（12）に出力して、水平同期信号
切換スイッチ（11）の端子（11a）と（11c）とを接続
し、垂直同期信号切換スイッチ（12）の端子（12a）と
（12b）とを接続し、この処理を終了する。In steps (26) to (27), if the input video signal is the H / V composite system, the CPU (7) sends the changeover control signal to the horizontal synchronizing signal changeover switch (11) and the vertical synchronizing signal changeover switch. Output to (12) and connect terminals (11a) and (11c) of horizontal sync signal selector switch (11) and connect terminals (12a) and (12b) of vertical sync signal selector switch (12). Then, this process ends.
ステップ（28）〜（29）において、入力されたビデオ信
号がＲ、Ｇ、Ｂコンポジット方式の場合には、CPU
（７）は、切換制御信号を水平同期信号切換スイッチ
（11）及び垂直同期信号切換スイッチ（12）に出力し
て、水平同期信号切換スイッチ（11）の端子（11a）と
（11b）とを接続し、垂直同期信号切換スイッチ（12）
の端子（12a）と（12b）とを接続し、この処理を終了す
る。In steps (28) to (29), if the input video signal is R, G, B composite system, CPU
(7) outputs the changeover control signal to the horizontal synchronizing signal changeover switch (11) and the vertical synchronizing signal changeover switch (12) to connect the terminals (11a) and (11b) of the horizontal synchronizing signal changeover switch (11). Connect, vertical sync signal selector switch (12)
The terminals (12a) and (12b) of are connected, and this processing ends.
なお、メモリ（３）には上述した各方式の情報を記憶す
る。The memory (3) stores information on each method described above.
こうして、水平同期信号を含む信号が出力端子（６）の
Ｈ端子に供給され、垂直同期信号を含む信号が出力端子
（６）のＶ端子に供給される。Thus, the signal including the horizontal synchronizing signal is supplied to the H terminal of the output terminal (6), and the signal including the vertical synchronizing signal is supplied to the V terminal of the output terminal (6).
この発明の一実施例は、上述したようにCPU（７）、コ
ンパレータ（８）〜（10）、周波数カウンタ（13）、水
平同期信号切換スイッチ（11）及び垂直同期信号切換ス
イッチ（12）を備えているので、セパレート方式、H/V
コンポジット方式、Ｒ、Ｇ、Ｂコンポジット方式のビデ
オ信号を自動的に判別することができ、使用者による煩
雑な操作が不要になるという効果を奏する。As described above, the embodiment of the present invention includes the CPU (7), the comparators (8) to (10), the frequency counter (13), the horizontal synchronizing signal changeover switch (11) and the vertical synchronizing signal changeover switch (12). As it has, separate system, H / V
The video signals of the composite system, the R, G, and B composite systems can be automatically discriminated, and there is an effect that a complicated operation by the user is unnecessary.
［発明の効果］ この発明は、以上説明したとおり、コンポジット信号が
供給されるＧ端子、水平同期信号が供給されるＨ端子、
及び垂直同期信号が供給されるＶ端子を有し、任意の方
式のビデオ信号を入力する入力端子と、上記入力端子の
Ｈ端子及びＶ端子の入力信号の有無を検知する周波数カ
ウンタと、上記周波数カウンタの出力に基づいて上記入
力端子に入力されたビデオ信号の方式を判別し、その方
式に応じた切換制御信号を出力するCPUと、上記方式に
応じた切換制御信号に基づいて上記入力端子のＧ端子、
Ｈ端子又はＶ端子と、出力端子のＨ端子又はＶ端子とを
接続する切換回路とを備えたので、ビデオ信号の方式を
自動的に判別することができるという効果を奏する。[Effect of the Invention] As described above, the present invention has a G terminal to which a composite signal is supplied, an H terminal to which a horizontal synchronizing signal is supplied,
And an input terminal for inputting a video signal of an arbitrary system having a V terminal to which a vertical synchronizing signal is supplied, a frequency counter for detecting the presence or absence of input signals at the H terminal and V terminal of the input terminal, and the frequency The type of the video signal input to the input terminal is determined based on the output of the counter, the CPU that outputs the switching control signal according to the type, and the input terminal of the input terminal based on the switching control signal according to the type. G terminal,
Since the switching circuit that connects the H terminal or the V terminal and the H terminal or the V terminal of the output terminal is provided, it is possible to automatically determine the video signal system.
第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の一実施例の動作を示すフローチャート図、
第３図は従来のビデオ信号入力回路を示すブロック図で
ある。 図において、 （３）……メモリ、 （４）……入力端子、 （5A）……切換回路、 （６）……出力端子、 （７）……CPU、 （８）……コンパレータ、 （９）……コンパレータ、 （10）……コンパレータ、 （11）……水平同期信号切換スイッチ、 （12）……垂直同期信号切換スイッチ、 （13）……周波数カウンタである。 なお、各図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a flow chart showing an operation of the embodiment of the present invention.
FIG. 3 is a block diagram showing a conventional video signal input circuit. In the figure, (3) ... memory, (4) ... input terminal, (5A) ... switching circuit, (6) ... output terminal, (7) ... CPU, (8) ... comparator, (9 ) …… Comparator, (10) …… Comparator, (11) …… Horizontal sync signal selector switch, (12) …… Vertical sync signal selector switch, (13) …… Frequency counter. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
平同期信号が供給されるＨ端子、及び垂直同期信号が供
給されるＶ端子を有し、任意の方式のビデオ信号を入力
する入力端子、 上記入力端子のＨ端子及びＶ端子の入力信号の有無を検
知する周波数カウンタ、 上記周波数カウンタの出力に基づいて上記入力端子に入
力されたビデオ信号の方式を判別し、その方式に応じた
切換制御信号を出力するCPU、 並びに 上記方式に応じた切換制御信号に基づいて上記入力端子
のＧ端子、Ｈ端子又はＶ端子と、出力端子のＨ端子又は
Ｖ端子とを接続する切換回路 を備えたことを特徴とするビデオ信号入力回路。1. An input terminal having a G terminal to which a composite signal is supplied, an H terminal to which a horizontal synchronizing signal is supplied, and a V terminal to which a vertical synchronizing signal is supplied, and which inputs a video signal of an arbitrary system, A frequency counter for detecting the presence / absence of input signals at the H and V terminals of the input terminal, a method of determining a video signal input to the input terminal based on the output of the frequency counter, and switching control according to the method. A CPU for outputting a signal, and a switching circuit for connecting the G terminal, the H terminal or the V terminal of the input terminal to the H terminal or the V terminal of the output terminal based on the switching control signal according to the method are provided. Video signal input circuit characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165397A JPH0757029B2 (en) | 1989-06-29 | 1989-06-29 | Video signal input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165397A JPH0757029B2 (en) | 1989-06-29 | 1989-06-29 | Video signal input circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0332293A JPH0332293A (en) | 1991-02-12 |
| JPH0757029B2 true JPH0757029B2 (en) | 1995-06-14 |
Family
ID=15811632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165397A Expired - Fee Related JPH0757029B2 (en) | 1989-06-29 | 1989-06-29 | Video signal input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0757029B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57142688A (en) * | 1981-02-27 | 1982-09-03 | Nippon Electric Co | Signal processing control for display unit |
-
1989
- 1989-06-29 JP JP1165397A patent/JPH0757029B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332293A (en) | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860098A (en) | Video discrimination between different video formats | |
| JPH0757029B2 (en) | Video signal input circuit | |
| JP3997914B2 (en) | Horizontal sync signal separation circuit and horizontal sync signal separation device | |
| JPH0969965A (en) | Vertical sync signal stabilizing circuit, integrated circuit and television signal processing device | |
| JP2897810B2 (en) | Input video signal system identification / switching method | |
| JP2001352463A (en) | Synchronous separation processing device and video display device having the same | |
| JP3500853B2 (en) | Television receiver | |
| JP3260570B2 (en) | Motion detection device | |
| KR940027591A (en) | SECAM chroma processing circuit and frequency automatic adjustment circuit | |
| JPH065897B2 (en) | Field identification circuit for video equipment | |
| JP2002320168A (en) | Video display device | |
| JPH08280042A (en) | Timing generation circuit | |
| JPH0741268Y2 (en) | Frame image data processing device | |
| JP3108478B2 (en) | Interrupt processing method for multiplex transmission system | |
| JP2881788B2 (en) | Video signal switching device | |
| JPS6251886A (en) | Character broadcast receiver | |
| JPH0514609Y2 (en) | ||
| JPS62190985A (en) | Teletext receiver | |
| GB2221816A (en) | Television picture-in-picture display system | |
| JPH01205639A (en) | Synchronization detecting circuit | |
| JPH0377484A (en) | Data processing system capable of inputting plural video inputs | |
| JPH1141216A (en) | Clock receiver of network synchronizer | |
| JPS6014547A (en) | Extension circuit of bidirectional signal line | |
| JPS62152564U (en) | ||
| JPS61120549A (en) | Monitor system of communication line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |