Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0758316B2 - Circuit board inspection method - Google Patents
[go: Go Back, main page]

JPH0758316B2 - Circuit board inspection method - Google Patents

Circuit board inspection method

Info

Publication number
JPH0758316B2
JPH0758316B2 JP63222154A JP22215488A JPH0758316B2 JP H0758316 B2 JPH0758316 B2 JP H0758316B2 JP 63222154 A JP63222154 A JP 63222154A JP 22215488 A JP22215488 A JP 22215488A JP H0758316 B2 JPH0758316 B2 JP H0758316B2
Authority
JP
Japan
Prior art keywords
pin
pins
measurement
circuit board
signal source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63222154A
Other languages
Japanese (ja)
Other versions
JPH0269683A (en
Inventor
政幸 藤澤
信一 関
英彰 若松
幸一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP63222154A priority Critical patent/JPH0758316B2/en
Publication of JPH0269683A publication Critical patent/JPH0269683A/en
Publication of JPH0758316B2 publication Critical patent/JPH0758316B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a circuit board inspection method for inspecting the quality of a circuit board on which electronic components and the like are mounted.

〔従来例〕[Conventional example]

電子部品が実装された回路基板の検査にインサーキット
テスタと称される回路基板検査装置が利用されるように
なってきた。
Circuit board inspection devices called in-circuit testers have come to be used for inspection of circuit boards on which electronic components are mounted.

この種の装置は、一般に、測定用信号源として直流及び
交流の電流、電圧源を備え、測定項目によってそれらを
適宜使い分けるようにしているが、信号源の種類が多い
ため装置が比較的複雑となり、また、測定に時間がかか
ること、ユーザ側で検査プログラム等の作成に要する負
担が大きいこと、などの欠点を有している。
This type of device is generally provided with a direct current and an alternating current and a voltage source as a signal source for measurement, and appropriately uses them depending on the measurement item, but the device is relatively complicated because there are many types of signal sources. In addition, it has drawbacks such that it takes a long time for measurement and a user needs a large load to create an inspection program or the like.

本出願人はこれらの事情に鑑み、信号源に交流電圧を用
いて被検査基板のインピーダンスを測定し、あらかじめ
良品と確認されている基板から測定して得たデータと比
較してその良否を判定するようにした高速で、かつ、ユ
ーザ側でのプログラム作成を必要としないインサーキッ
トテスタの発明、考案をいくつか提案してきた。
In view of these circumstances, the present applicant measures the impedance of a substrate to be inspected by using an AC voltage as a signal source and compares it with data obtained by measuring from a substrate which is confirmed to be a non-defective product in advance to judge its quality. Therefore, several inventions and inventions of an in-circuit tester which is fast and does not require programming on the user side have been proposed.

その1つである特願昭63-129724号明細書による発明の
大要を第4図にて手短かに説明すると、被検査回路基板
(以下、「テスト基板」という。)1は例えば回路パタ
ーン2aないし2eと、各パターン間に装着されたに電子部
品3aないし3cとからなり、同パターンには装置本体4か
らピンP1〜P4が接触している。これらのピンは例えばス
キャナ5内の信号源側リレーS1〜S4と測定部側リレー
S1′〜S4′を介してそれぞれ信号源6と測定部7へ接続
され、各リレーのオン、オフは測定部7にて駆動される
ようになっている。また、信号源6も測定部7により制
御され、1測定につき所定周波数の交流電圧を1サイク
ル送出するようになっている。
The outline of the invention according to Japanese Patent Application No. 63-129724, which is one of them, will be briefly described with reference to FIG. 4. A circuit board to be inspected (hereinafter referred to as “test board”) 1 is, for example, a circuit pattern. 2a to 2e and electronic parts 3a to 3c mounted between the respective patterns, and the pins P 1 to P 4 from the device body 4 are in contact with the same pattern. These pins are, for example, signal source side relays S 1 to S 4 in the scanner 5 and measuring section side relays.
The signal source 6 and the measuring unit 7 are connected via S 1 ′ to S 4 ′, respectively, and the ON / OFF of each relay is driven by the measuring unit 7. The signal source 6 is also controlled by the measuring unit 7 so that an AC voltage of a predetermined frequency is sent out for one cycle per measurement.

この先願発明においては、例えば1つのピンを測定部7
へ接続するとともに他の全ピンを信号源6に接続し、上
記1つのピンを介して測定部7に流れ込む電流によりそ
の間のインピーダンスを測定するが、特にテスト基板の
低インピーダンス箇所に対しては特定の2つのピンを指
定し、それぞれ測定部7と信号源6に接続してその間の
インピーダンスを測定するようになっている。ここでは
前者を「1ピン対他の全ピン間測定」、後者を「指定ピ
ン間測定」と略記することにする。
In the invention of this prior application, for example, one pin is attached to the measuring unit 7.
And all other pins are connected to the signal source 6 and the impedance between them is measured by the current flowing into the measuring unit 7 via the above-mentioned one pin, but it is specified especially for the low impedance part of the test board. The two pins are designated and connected to the measuring unit 7 and the signal source 6, respectively, and the impedance between them is measured. Here, the former is abbreviated as "measurement between one pin and all other pins", and the latter is abbreviated as "measurement between designated pins".

基板検査を行うに当っては上記したようにまずまず良品
と確認された複数の基板のインピーダンスを測定してそ
のデータを収集するが、上記先願発明は1ピン対他の全
ピン間測定と指定ピン間測定をマニアル、あるいは自動
のいずれにてでもできるようになっている。いま、マニ
アルによる1ピン対他の全ピン間測定の例を説明する
と、例えば良品基板の1つを装置にセットし、測定部7
へ接続するピンP1を図示しないキーボード上のキーにて
指定する。これにより、測定部7からスキャナ5へ例え
ば第5図のステップ1に示されるような制御信号が発せ
られ、測定部側のリレーS1′はオン(1)で他のリレー
S2′〜S4′はオフ(0)となり、信号源側の各リレーは
上記の反転信号によりそれぞれS1はオフ(0)、S2′〜
Si′はオン(1)にされる。
As described above, when conducting a board inspection, the impedance of a plurality of boards confirmed to be non-defective is measured and the data is collected, but the above-mentioned invention of the prior application specifies measurement between one pin and all other pins. Pin-to-pin measurement can be done either manually or automatically. An example of manual measurement between one pin and all other pins by manual will now be described. For example, one of the good substrates is set in the device, and the measurement unit 7
The pin P 1 connected to is designated by a key on the keyboard (not shown). Thus, the control signal as shown from the measuring unit 7 to Step 1 of FIG. 5 for example to the scanner 5 is issued, the measurement portion of the relay S 1 'another relay ON (1)
S 2 '~S 4' is OFF (0) and, S 1 each relay of the signal source side each by the inverted signal off (0), S 2 '~
S i ′ is turned on (1).

このリレーのオン、オフ制御と同時的に信号源6から測
定用交流電圧が1サイクル送出され、その正の半波と負
の半波に対する基板のインピーダンスが測定される。以
下、同様にしてピンP2からP4まで測定を行うと、その検
査ステップと各ステップのインピーダンス測定データが
測定部7の図示しないメモリへ取り込まれる。
Simultaneously with the ON / OFF control of the relay, a measuring AC voltage is sent from the signal source 6 for one cycle, and the impedance of the substrate for the positive half wave and the negative half wave is measured. Thereafter, when the pins P 2 to P 4 are measured in the same manner, the test step and the impedance measurement data of each step are loaded into the memory (not shown) of the measuring unit 7.

他の良品基板については上記マニアル測定で形成された
検査ステップに従ってピンP1からP4まで自動的に測定を
行い、これら各良品基板のインピーダンスデータにより
比較基準値とそれに対する許容差の上限値及び下限値を
求め、上記メモリに入れる。しかるのちテスト基板の検
査に入り、その測定データを上記基準値と比較して良否
を判定するようになっている。
For other non-defective boards, the pins P 1 to P 4 are automatically measured according to the inspection step formed by the above-mentioned manual measurement, and the comparison reference value and the upper limit value of the tolerance to it and the comparison reference value are calculated according to the impedance data of these non-defective boards. Find the lower limit and put it in the memory. After that, the inspection of the test board is started, and the measurement data is compared with the above-mentioned reference value to judge the quality.

上記1ピン対他の全ピン間測定は、例えば測定部7の図
示しない入力レンジを固定した状態で行うようになって
いるが、基板に大容量のコンデンサとか小インダクタン
スコイル等の低インピーダンス素子が装着されている場
合には、ブリッジなどによりショートと区別することが
困難となることがある。このような場合には入力レンジ
を最低レンジに切り換えて指定ピン間測定を行い、その
値を確認するようにしている。通常、測定系には配線等
により約5Ωのインピーダンスがあるから、それを考慮
して例えば最小比較値K(≒5Ω)とおき、測定値>K
ならば非ショート、測定値Kならばショートと判断す
るようになっている。
The above-mentioned measurement between one pin and all other pins is performed, for example, with the input range (not shown) of the measuring section 7 fixed, but a low-impedance element such as a large-capacity capacitor or small-inductance coil is mounted on the substrate. When attached, it may be difficult to distinguish it from a short due to a bridge or the like. In such a case, the input range is switched to the lowest range, the measurement between designated pins is performed, and the value is confirmed. Usually, the measurement system has an impedance of about 5Ω due to wiring, etc., and in consideration of this, for example, the minimum comparison value K (≈5Ω) is set, and the measured value> K
If so, it is determined not to be short-circuited, and if the measured value is K, it is determined to be short-circuited.

この指定ピン間測定について、上記第4図の要部を抜す
いした第6図を参照しながら補足説明すると、例えば基
板1のパターン間にはジャンパ線JP、それぞれ5Ωより
大きいインピーダンスを有する抵抗R及びコンデンサC
が装着されていたとする。この場合、ジャンパ線JPのイ
ンピーダンスは小さいということが初めから予想できる
から、同ジャンパ線に対してはピンP1とP2による指定ピ
ン間測定を設定する。すなわち、図示のようにピンP1
測定部側リレーS1′はオンで信号源側リレーS1はオフ、
ピンP2の測定部側リレーS2′はオフでその信号源側リレ
ーS2はオンとし、ピンP3,P4の各リレーはすべてオフに
する。この状態でP1とP2間のインピーダンスを測定し、
測定値Kであることによりジャンパ線として機能する
ことを確かめる。
The measurement between the designated pins will be supplementarily described with reference to FIG. 6 in which the main part of FIG. 4 is omitted. For example, a jumper wire JP is provided between the patterns on the substrate 1 and a resistor R having an impedance of more than 5Ω is used. And capacitor C
Was installed. In this case, since it can be expected from the beginning that the impedance of the jumper wire JP is small, the specified pin-to-pin measurement by the pins P 1 and P 2 is set for the jumper wire JP. That is, as shown in the figure, the measuring unit side relay S 1 ′ of the pin P 1 is on and the signal source side relay S 1 is off,
The measurement section side relay S 2 ′ of the pin P 2 is turned off, the signal source side relay S 2 thereof is turned on, and the relays of the pins P 3 and P 4 are all turned off. In this state, measure the impedance between P 1 and P 2 ,
It is confirmed that the measured value K works as a jumper wire.

抵抗RとコンデンサCに対しては、例えば第7図に示さ
れるように1ピン対他の全ピン間測定を設定する。すな
わち、ピンP2の測定部側リレーS2′はオンでその信号源
側リレーS2はオフとし、ピンP1,P3,P4の各測定部側リレ
ーS1′,S3′,S4′はオフとする。この場合、ピンP3,P
4の信号源側リレーS3及びS4はオンにするが、ピンP1
信号源側リレーS1はオフに固定する。その理由は、もし
このリレーS1を他のリレーと同様にオンにするとほとん
どゼロに近いジャンパ線のインピーダンスがピンP2と他
のピンP3,P4間のインピーダンスへ並列的に加わり、1
ピン対他の全ピン間測定が無意味となるからである。そ
のため、測定部7内の図示しないメモリには各信号源側
リレーS1〜S4に対する制御テーブルが用意されており、
指定ピン間測定により低インピーダンス検出を行った場
合には、ピンを測定部に接続したリレーと対をなすリレ
ー、すなわち図示の例ではS1に対して特定のマークデー
タを制御テーブルに書き込んで他のリレーと区別し、以
後の検査ステップでは非動作状態に保持するようになっ
ている。
For the resistor R and the capacitor C, for example, the measurement between one pin and all other pins is set as shown in FIG. That is, the measuring unit side relay S 2 ′ of the pin P 2 is turned on and the signal source side relay S 2 thereof is turned off, and the measuring unit side relays S 1 ′, S 3 ′ of the pins P 1 , P 3 , P 4 are S 4 ′ is off. In this case, pins P 3 , P
4 the signal source-side relay S 3 and S 4 of the turns on but the signal source-side relay S 1 pin P 1 is fixed to OFF. The reason is that if this relay S 1 is turned on like any other relay, the impedance of the jumper wire, which is almost zero, is added in parallel to the impedance between the pin P 2 and the other pins P 3 and P 4.
This is because the measurement between the pin and all other pins becomes meaningless. Therefore, a control table for each signal source side relay S 1 to S 4 is prepared in a memory (not shown) in the measuring unit 7,
Other when a low impedance detection was performed by between specified pin measurement, relay forming the relay and pair of connecting the pin to the measuring section, i.e. in the illustrated example is written in the control table specific mark data to the S 1 It is distinguished from the relay of No. 1 and is kept in a non-operating state in the subsequent inspection steps.

このようにして、良品基板から1ピン対他の全ピン間測
定、もしくは1ピン対他の全ピン間測定と指定ピン間測
定ステップを構成し、各ステップにおけるインピーダン
ス基準値とそれに対する許容差、及び信号源側リレーに
対する制御テーブル等を設定したのち、テスト基板の測
定に入るようになっている。
In this way, from the non-defective board, the measurement between 1 pin to all other pins, or the measurement between 1 pin to all other pins and the specified pin measurement step is configured, and the impedance reference value and the tolerance for it at each step, After setting the control table for the signal source side relay, the measurement of the test board is started.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上記先願発明は、良品基板を測定してそのデータをメモ
リに収集し、リレー制御テーブルにしたがって各リレー
をオン、オフ駆動すればテスト基板の検査ステップも自
動的に進行するという利点がある。
The above-mentioned invention of the prior application has an advantage that the inspection step of the test board automatically proceeds if the non-defective board is measured and the data is collected in the memory and each relay is turned on and off according to the relay control table.

ところで基板検査に当っては、例えば前検査としてまず
指定ピン間測定により回路パターンの断線やはんだブリ
ッジ、及びスルーホール等の導通不良の有無を調べ、そ
の後1ピン対他の全ピン間測定の本検査に入ることが望
ましい。この場合、先願発明においては一般のインサー
キットテスタと同様に接触ピンは1パターンにつき1本
にされ、その位置は第8図(A)及び第8図(B)の実
線で示すようにパターンの形状等を勘案して決められて
いる。したがって、パターン自体の断線や導通不良等を
調べる場合には同図の点線で示すように上記のピンを避
けた位置へ専用のピンを設ける必要があり、ピン設定に
手間がかかるという好ましくない点があった。
By the way, in the board inspection, for example, as a pre-inspection, first, the measurement between designated pins is performed to check the presence or absence of a circuit pattern disconnection, a solder bridge, or a conduction failure such as a through hole, and then a book for measurement between one pin and all other pins. It is desirable to enter an inspection. In this case, in the prior invention, one contact pin is provided for each pattern as in the case of a general in-circuit tester, and the position thereof is the pattern as shown by the solid line in FIGS. 8 (A) and 8 (B). It is decided in consideration of the shape and so on. Therefore, when checking the pattern itself for disconnection or poor continuity, it is necessary to provide a dedicated pin at a position avoiding the above pins as shown by the dotted line in the figure, which is not preferable because it takes time to set the pins. was there.

この発明は上記の事情を考慮してなされたもので、その
目的は、専用ピン設定の煩しさを解消するとともに、パ
ターン、スルーホール等の導通検査と、装着部品を含む
基板のインピーダンス測定とを連続的に行うようにした
回路基板検査方法を提供することにある。
The present invention has been made in consideration of the above circumstances, and an object thereof is to eliminate the troublesomeness of setting dedicated pins, to conduct a continuity inspection of patterns, through holes, etc., and to measure the impedance of a board including mounted components. It is an object of the present invention to provide a method for inspecting a circuit board that is continuously performed.

〔課題を解決するための手段〕[Means for Solving the Problems]

上記目的を達成するため、この発明は、被検査回路基板
の各パターンに接触する複数のピン中、その1つのピン
と他の全ピン、もしくは特定の2つのピンの1つと他の
1つのピンを上記各ピンに対応して設けられたリレーに
よりそれぞれ測定部側と信号源側に接続し、これを測定
ステップに応じて順次切り換えるとともに、上記信号源
から上記被検査回路基板へ測定用交流信号を供給してそ
の応答信号を上記測定部に取り込み、1ピン対他の全ピ
ン間測定、もしくは特定のピン間測定により各検査ステ
ップにおける上記被検査回路基板のインピーダンスを測
定し、その測定値と良品基板よりあらかじめ求められて
いる基準値とを比較し、同被検査回路基板の良否を判定
する回路基板検査方法において、上記各ピンを上記良品
基板の各パターンに形成されているランドに接触するよ
うに配置した後、同良品基板の各ランドについて、上記
1ピン対他の全ピン間測定を行ない、その1ピンと他の
いずれかの1ピンとの間で所定値以下のインピーダンス
が検出された場合には、その2つのピン間のみにてイン
ピーダンス測定を実施するピン間測定ステップを生成す
るとともに、ピン間測定とされたピンに対応する上記リ
レーを同ピン間測定ステップ以外の測定ステップでは上
記信号源に対して非接続状態に設定し、上記被検査回路
基板の測定にあたっては、まず、上記ピン間測定ステッ
プを実施し、しかる後残りの各ピンについて1ピン対他
の全ピン間測定を行なうようにしたことを特徴としてい
る。
In order to achieve the above object, the present invention provides one pin and all other pins, or one of two specific two pins and another one pin among a plurality of pins contacting each pattern of a circuit board to be inspected. Connected to the measurement unit side and the signal source side by the relays provided corresponding to the above pins, respectively, and sequentially switching them according to the measurement step, and from the signal source to the circuit board under test, an AC signal for measurement is sent. Supply the response signal to the measuring unit and measure the impedance of the circuit board to be inspected at each inspection step by measuring between one pin and all other pins, or by measuring between specific pins. In the circuit board inspection method of comparing the reference value previously obtained from the board and determining the quality of the circuit board to be inspected, each of the pins is connected to each pattern of the non-defective board. After arranging so as to contact the formed land, for each land of the same quality substrate, the above-mentioned measurement between 1 pin and all other pins is performed, and a predetermined value is measured between that 1 pin and any one other pin. When the following impedance is detected, a pin-to-pin measurement step is performed to perform impedance measurement only between the two pins, and the above-mentioned relay corresponding to the pin that is determined to be pin-to-pin measurement is also measured. In the measurement steps other than the step, the signal source is set to the non-connection state, and in the measurement of the circuit board to be inspected, first, the pin-to-pin measurement step is performed, and then the remaining pins are paired with one pin. The feature is that the measurement between all other pins is performed.

〔作用〕[Action]

上記手段を備えることにより、例えば同一パターン上の
2つのランドに接触するピンを指定してピン間測定を行
えば、当該ランドの良、不良とランド間におけるパター
ン切れ等の有無が検出可能となる。
By providing the above means, for example, by specifying pins contacting two lands on the same pattern and performing pin-to-pin measurement, it is possible to detect whether the lands are good or bad and whether or not there is a pattern break between the lands. .

また、この検査終了後1ピン対他の全ピン間測定を行う
ことにより、上記先願発明と同様に装着部品を含むテス
ト基板のインピーダンスがわかる。
After the inspection, the impedance of the test board including the mounted components can be found by performing the measurement between one pin and all the other pins, as in the above-mentioned prior invention.

〔実施例〕〔Example〕

第1図に示されているように、この実施例においてはテ
スト基板1の各パターンに形成されたランドに接触する
n個のピン、図示の例では6個のピンP1〜P6を有し、作
図の都合上図示されて無いがスキャナ5内には上記先願
発明と同様、各ピンP1〜P6をそれぞれ測定部7と信号源
6に接続する信号源側リレーと測定部側リレーが各々設
けられている。また、測定部7には例えばソフトウェア
からなる測定モード設定手段7aが設けられているが、実
質的には上記第4図に示されている先願発明の測定部と
同一構成になっている。
As shown in FIG. 1, in this embodiment, there are n pins which contact the lands formed in each pattern of the test substrate 1, and in the illustrated example, there are six pins P 1 to P 6 . Although not shown for the convenience of drawing, the signal source side relay and the measurement unit side, which connect the pins P 1 to P 6 to the measurement unit 7 and the signal source 6, respectively, are provided in the scanner 5 as in the above-mentioned prior invention. Each relay is provided. Further, the measuring section 7 is provided with a measuring mode setting means 7a made of software, for example, but it has substantially the same configuration as the measuring section of the invention of the prior application shown in FIG.

いま、被検査基板として良品基板をセットし、例えばピ
ンP1からP6まで順に1ピン対他の全ピン間測定によりそ
のデータを収集するものとすると、第2図のステップ1
に示されるようにスキャナ5内の図示しない測定部側リ
レーによりピンP1は測定部7に接続され、ピンP2〜P6
それぞれ信号源側リレーにて信号源6に接続される。し
かしピンP1,P2間はジャンパ線JPによりショート状態に
なっているので最小比較値K(5Ω)以下と判定され自
動的にピンP1,P2によるピン間測定が設定され、それと
同時に一旦信号源6に接続されたピンP3〜P6はスキャナ
5の図示しないリレーによりオフに切り換えられる。
Now, assuming that a non-defective board is set as the board to be inspected and the data is collected, for example, from the pins P 1 to P 6 in order by measuring between one pin and all other pins, step 1 in FIG.
As shown in FIG. 2, the pin P 1 is connected to the measuring unit 7 by a measuring unit side relay (not shown) in the scanner 5, and the pins P 2 to P 6 are connected to the signal source 6 by signal source side relays. However, the pin P 1 and P 2 are short-circuited by the jumper wire JP, so it is judged as the minimum comparison value K (5Ω) or less and the pin-to-pin measurement by the pins P 1 and P 2 is automatically set, and at the same time. The pins P 3 to P 6 which are once connected to the signal source 6 are turned off by a relay (not shown) of the scanner 5.

このピン間測定の際、ピンP1を測定部7に接続するリレ
ーと対をなす他方の信号源側リレーは測定部7の図示し
ないリレー制御テーブルによりオフに固定されるように
なっている。したがって次のステップ2においてピンP2
が測定部7に接続されたときP1は非動作状態(△印)と
なり、ピンP3〜P6が信号源6に接続される。この場合、
P2,P3間はパターン2bにてショート状態になってK(5
Ω)以下であるからステップ1の場合と同様に自動的に
ピン間測定にされ、ピンP4〜P6はオフに切り換えられ
る。このピン間測定の際、ピンP2を信号源6へ接続する
リレーは図示しないリレー制御テーブルにより上記ステ
ップ1の場合と同様にオフに固定される。
At the time of this pin-to-pin measurement, the other signal source side relay paired with the relay connecting the pin P 1 to the measuring unit 7 is fixed to OFF by a relay control table (not shown) of the measuring unit 7. Therefore, in the next step 2, pin P 2
When P is connected to the measuring unit 7, P 1 becomes inactive (marked with Δ), and the pins P 3 to P 6 are connected to the signal source 6. in this case,
Pattern 2b between P 2 and P 3 is short-circuited and K (5
Ω) or less, the inter-pin measurement is automatically performed as in the case of step 1, and the pins P 4 to P 6 are switched off. At the time of this pin-to-pin measurement, the relay connecting the pin P 2 to the signal source 6 is fixed to OFF by the relay control table (not shown) as in the case of step 1 above.

ステップ3においては、ピンP3を測定部7へ接続し、ピ
ンP4〜P6を信号源6へ接続して、残りの各ピンについて
1ピン対他の全ピン間測定が行われる。ステップ4にお
いては、一旦セットされた1ピン(P4)対他の全ピン
(P3,P5,P6)間測定がスルーホールを介してパターン2d
によりショート状態となり、同様にP4,P5によるパター
ン2dのピン間測定に切り換えられ、ステップ5と6につ
いてはピンP5,P6をそれぞれ測定部7へ接続して1ピン
対他の全ピン間測定が行われる。
In step 3, the pin P 3 is connected to the measuring section 7, the pins P 4 to P 6 are connected to the signal source 6, and the measurement between all the other pins is performed for each pin. In step 4, the measurement between the pin 1 (P 4 ) once set and all the other pins (P 3 , P 5 , P 6 ) is performed by the pattern 2d through the through hole.
The short-circuited state is caused by, and similarly, the measurement is switched to the pin-to-pin measurement of the pattern 2d by P 4 and P 5 , and in steps 5 and 6, the pins P 5 and P 6 are connected to the measurement unit 7 respectively, and the 1-pin pair Pin-to-pin measurements are taken.

すなわち、指定ピン間測定にて低インピーダンス検出を
行った場合、測定部に接続されたピンの信号源側リレー
はリレー制御テーブルによりオフに固定され、そのピン
は以後の検査ステップにおいて信号源へ接続されないよ
うになっている。
That is, when low impedance detection is performed by measurement between designated pins, the signal source side relay of the pin connected to the measurement unit is fixed to OFF by the relay control table, and that pin is connected to the signal source in the subsequent inspection step. It is supposed not to be done.

以上のようにして良品基板の測定が終わると、例えば6
ステップ中ステップ1,2,4については指定ピン間測定が
自動的に生成され、そのデータが測定部7内の図示しな
いメモリに収集される。また、ステップ3,5,6について
は1ピン対他の全ピン間測定が行われ、同様にそのデー
タが収集される。
When the measurement of the non-defective substrate is completed as described above, for example, 6
In steps 1, 2, and 4, measurement between designated pins is automatically generated, and the data is collected in a memory (not shown) in the measuring unit 7. Also, for steps 3, 5, and 6, the measurement between one pin and all other pins is performed, and the data is similarly collected.

次に、テスト基板1を装置にセットして検査を行う。こ
の場合、例えば測定モード設定手段7aにより上記図示し
ないメモリに収集されたデータから指定ピン間測定ステ
ップと、その残りの各ピンについての1ピン対他の全ピ
ン間測定ステップが自動的に設定される。これにより、
測定部7はまずステップ1,2,4の検査を実行し、次にス
テップ3,5,6の検査を実行する。
Next, the test board 1 is set in the apparatus and inspected. In this case, for example, the specified pin measurement step and the 1-pin-to-all other pin measurement step for each of the remaining pins are automatically set from the data collected in the memory (not shown) by the measurement mode setting means 7a. It This allows
The measuring unit 7 first executes the inspections in steps 1, 2, and 4, and then executes the inspections in steps 3, 5, and 6.

上記指定ピン間測定ステップにおいては、既に述べたよ
うに前検査として各ランドにおけるジャンパ線のはんだ
付け不良、スルーホールの導通不良、パターン切れの有
無等の検出が行われる。また、1ピン対他の全ピン間測
定ステップにおいては、装着部品のインピーダンス測
定、はんだブリッジ、部品抜け、ダイオード、電解コン
デンサ類の逆付け等の検出が行われる。
In the measuring step between designated pins, as described above, as a pre-inspection, defective soldering of jumper wires in each land, defective conduction of through holes, presence or absence of pattern breakage, etc. are detected. Further, in the step of measuring between one pin and all other pins, impedance measurement of the mounted component, detection of solder bridge, component omission, reverse mounting of diode, electrolytic capacitor and the like are performed.

なお、第3図には上記検査を例えばマイクロコンピュー
タにて自動的に制御する場合の一例が流れ線図で示され
ている。
Note that FIG. 3 is a flow chart showing an example of automatically controlling the inspection by a microcomputer, for example.

〔効果〕〔effect〕

以上、詳細に説明したように、この発明においては良品
と確認されている基板のランドに接触するピンを設け、
例えば1ピン対他の全ピン間測定によりそのデータをメ
モリへ収集するとともに、基板の低インピーダンス箇所
については自動的に2つのピンによる指定ピン間測定ス
テップを生成して実行し、同様にそのデータを収集する
ようになっている。
As described above in detail, in the present invention, the pins that come into contact with the lands of the board confirmed to be non-defective are provided,
For example, while collecting the data in the memory by measuring between one pin and all other pins, at the low impedance part of the board, a specified pin measurement step with two pins is automatically generated and executed, and the data is similarly measured. To collect.

したがって、上記良品基板にて生成された指定ピン間測
定ステップを例えばテスト基板の前検査に適用して測定
を行い、次に上記1ピン対他の全ピン間測定ステップを
テスト基板の本検査に適用して測定を行うと、前者の測
定にてパターン切れやランドの導通不良等が検出でき、
後者の測定にて装着部品を含む基板のインピーダンス測
定や部品抜け、はんだブリッジ、部品の逆付け等良否判
定に必要な項目を検出することができる。
Therefore, the specified pin-to-pin measurement step generated on the non-defective board is applied to, for example, the pre-inspection of the test board to perform the measurement, and then the above-mentioned 1-pin-to-all other pin-to-pin measurement step is performed to the main inspection of the test board. When applied and measured, the former measurement can detect pattern breaks, land conduction defects, etc.
With the latter measurement, it is possible to detect the impedance measurement of the board including the mounted component, the component omission, the solder bridge, the reverse of the component, and other necessary items for determining the quality.

また、基板の各ランドに対向する位置にピンを設ければ
よいから、従来の1パターンにつき1本のピンを設定す
る場合、パターンの形状を考慮しながらピンの位置決め
をしたり、パターン検査用の専用ピンを別に設定すると
いう煩わしが解消される。
In addition, since it is only necessary to provide a pin at a position facing each land on the board, when setting one pin for one conventional pattern, the pin is positioned while considering the shape of the pattern, and for pattern inspection. This eliminates the hassle of separately setting the dedicated pin of.

【図面の簡単な説明】[Brief description of drawings]

第1図ないし第3図はこの発明の実施例に係り、第1図
はこの発明が適用された回路基板検査装置の構成を示す
ブロック線図、第2図は接触ピンの接続状態説明図、第
3図は基板検査をマイクロコンピュータにて自動制御す
る場合の一例を示すフローチャート、第4図ないし第8
図は従来装置例であって、第4図は装置構成を示すブロ
ック線図、第5図はスキャナリレーの動作説明図、第6
図及び第7図は装置の要部抜すい図、第8図(A)及び
(B)は専用ピン設定の説明図である。 図中、1は被検査回路基板、2aないし2eはパターン、5
はスキャナ、6は信号源、7は測定部である。
1 to 3 relate to an embodiment of the present invention, FIG. 1 is a block diagram showing a configuration of a circuit board inspection apparatus to which the present invention is applied, and FIG. 2 is an explanatory view of a contact pin connection state, FIG. 3 is a flow chart showing an example of a case where a substrate inspection is automatically controlled by a microcomputer, and FIGS.
FIG. 4 shows an example of a conventional apparatus, FIG. 4 is a block diagram showing the apparatus configuration, FIG. 5 is an operation explanatory view of a scanner relay, and FIG.
FIG. 7 and FIG. 7 are schematic diagrams of the main part of the apparatus, and FIGS. 8A and 8B are explanatory diagrams of dedicated pin setting. In the figure, 1 is a circuit board to be inspected, 2a to 2e are patterns, 5
Is a scanner, 6 is a signal source, and 7 is a measuring unit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】被検査回路基板の各パターンに接触する複
数のピン中、その1つのピンと他の全ピン、もしくは特
定の2つのピンの1つと他の1つのピンを上記各ピンに
対応して設けられたリレーによりそれぞれ測定部側と信
号源側に接続し、これを測定ステップに応じて順次切り
換えるとともに、上記信号源から上記被検査回路基板へ
測定用交流信号を供給してその応答信号を上記測定部に
取り込み、1ピン対他の全ピン間測定、もしくは特定の
ピン間測定により各検査ステップにおける上記被検査回
路基板のインピーダンスを測定し、その測定値と良品基
板よりあらかじめ求められている基準値とを比較し、同
被検査回路基板の良否を判定する回路基板検査方法にお
いて、 上記各ピンを上記良品基板の各パターンに形成されてい
るランドに接触するように配置した後、同良品基板の各
ランドについて、上記1ピン対他の全ピン間測定を行な
い、その1ピンと他のいずれかの1ピンとの間で所定値
以下のインピーダンスが検出された場合には、その2つ
のピン間のみにてインピーダンス測定を実施するピン間
測定ステップを生成するとともに、ピン間測定とされた
ピンに対応する上記リレーを同ピン間測定ステップ以外
の測定ステップでは上記信号源に対して非接続状態に設
定し、上記被検査回路基板の測定にあたっては、まず、
上記ピン間測定ステップを実施し、しかる後残りの各ピ
ンについて1ピン対他の全ピン間測定を行なうようにし
たことを特徴とする回路基板検査方法。
1. Among a plurality of pins contacting each pattern of a circuit board to be inspected, one pin and all other pins, or one of two specific two pins and the other one pin correspond to the above pins. Connected to the measuring section side and the signal source side respectively by the provided relays and switching them sequentially according to the measurement step, and supplying the measuring AC signal from the signal source to the circuit board under test The impedance of the inspected circuit board at each inspection step is measured by measuring the pin-to-pin value with all other pins or a specific pin-to-pin measurement, and the measured value and the non-defective board are obtained in advance. In the circuit board inspecting method for comparing the standard value that is present to determine the quality of the circuit board to be inspected, each of the pins described above is attached to a land formed in each pattern of the non-defective board. After arranging so as to make contact with each other, for each land of the non-defective board, the above-mentioned measurement between 1 pin and all the other pins is performed, and an impedance of a predetermined value or less is detected between the 1 pin and any one of the other pins. In this case, a pin-to-pin measurement step that performs impedance measurement only between the two pins is generated, and the relay corresponding to the pin that is determined to be pin-to-pin measurement is used in the measurement steps other than the pin-to-pin measurement step. Set to the non-connection state with respect to the signal source, in measuring the circuit board to be inspected, first,
A method for inspecting a circuit board, wherein the pin-to-pin measuring step is carried out, and thereafter, the pin-to-pin and all other pins are measured for each of the remaining pins.
JP63222154A 1988-09-05 1988-09-05 Circuit board inspection method Expired - Fee Related JPH0758316B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63222154A JPH0758316B2 (en) 1988-09-05 1988-09-05 Circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63222154A JPH0758316B2 (en) 1988-09-05 1988-09-05 Circuit board inspection method

Publications (2)

Publication Number Publication Date
JPH0269683A JPH0269683A (en) 1990-03-08
JPH0758316B2 true JPH0758316B2 (en) 1995-06-21

Family

ID=16778026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63222154A Expired - Fee Related JPH0758316B2 (en) 1988-09-05 1988-09-05 Circuit board inspection method

Country Status (1)

Country Link
JP (1) JPH0758316B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013164264A (en) * 2012-02-09 2013-08-22 Nidec-Read Corp Inspection method for component built-in board

Also Published As

Publication number Publication date
JPH0269683A (en) 1990-03-08

Similar Documents

Publication Publication Date Title
US6104198A (en) Testing the integrity of an electrical connection to a device using an onboard controllable signal source
JPH09318662A (en) Inspecting device, inspecting probe and inspecting method
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
JPH0348179A (en) Printed wiring board inspecting device
JPH0758316B2 (en) Circuit board inspection method
JPH09230005A (en) Circuit board inspection equipment
JPH04221780A (en) Detecting method for detective contact of pin for measurement in circuit board inspecting device
JP2000040014A (en) Evaluation system for ECU function inspection device
JP2000206166A (en) Evaluation system for ECU function inspection device
JPH10170585A (en) Circuit board inspection method
JPH06347502A (en) Method for inspecting printed board
JPH04315068A (en) Apparatus for inspecting printed circuit board
JP2924820B2 (en) Electronic circuit connection inspection method and connection inspection device
JPH0354312B2 (en)
JP4863786B2 (en) Contact test apparatus and contact test method
JP3361982B2 (en) Inspection apparatus and inspection method for substrate etc. having a plurality of terminals
JPH07244105A (en) Bridge solder detection method by board inspection device for mounting board
JPH0511022A (en) Circuit board inspecting device
JPH0287082A (en) In-circuit tester with probe pin contact failure determination function
JPH0758315B2 (en) Circuit board inspection method
JP4062424B2 (en) Memory test system and memory test method
JP2591453B2 (en) Burn-in board inspection apparatus and burn-in board inspection method
JPH05264676A (en) Method and device for detecting fault
JP3047115B2 (en) Method for creating impedance-related data of mounting board in circuit board inspection device
JP2575640Y2 (en) Semiconductor device inspection equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees