JPH0758682B2 - Exposure method - Google Patents
Exposure methodInfo
- Publication number
- JPH0758682B2 JPH0758682B2 JP63328280A JP32828088A JPH0758682B2 JP H0758682 B2 JPH0758682 B2 JP H0758682B2 JP 63328280 A JP63328280 A JP 63328280A JP 32828088 A JP32828088 A JP 32828088A JP H0758682 B2 JPH0758682 B2 JP H0758682B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- pattern
- wafer
- reticle
- stepper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置製造におけるホトリソグラフィの露光をステ
ッパで行う際の、回路形成用の露光に先立ってレチクル
のセットずれによるダイローテーションを0にするため
に行う該ダイローテーションの測定方法に関し、 該測定の精度向上と自動化を可能にさせることを目的と
し、更に要すれば、該測定に投影レンズのディストーシ
ョンが影響しないようにすることをも含ませることを目
的とし、 レチクル上の回路パターンの4隅近傍に、該回路パター
ンのXまたはY方向の1方向にに平行な辺を有するマー
クパターンを設けて、該レチクルをステッパにセットし
ウェーハに対して、該ウェーハの移動をステッパのX及
びY方向に限定した状態の下で、相互に異なる上記辺を
該ウェーハ上で互いに近接して対向させた状態に転写す
る露光を行って、該ウェーハ上に、上記対向させた辺が
転写された対向2辺を有する合成パターンを、対向させ
る辺の組合せを異にして複数個形成し、上記合成パター
ンの上記対向2辺の間隔寸法を測定して、その測定値か
ら該レチクルのセットずれによるダイローテーションを
求めるように構成する。DETAILED DESCRIPTION OF THE INVENTION [Outline] When performing exposure for photolithography in manufacturing a semiconductor device with a stepper, the die rotation is performed prior to the exposure for forming a circuit in order to eliminate the die rotation due to the reticle set deviation. In order to improve the accuracy and automation of the measurement, it is also necessary to prevent the measurement from being affected by the distortion of the projection lens. A mark pattern having sides parallel to one direction of the X or Y direction of the circuit pattern is provided near the four corners of the circuit pattern above, and the reticle is set on a stepper and the wafer is moved with respect to the wafer. Under the condition that the stepper is limited to the X and Y directions, the mutually different sides are closely opposed to each other on the wafer. The wafer is exposed to light in a state of being transferred, and a plurality of composite patterns having two opposite sides to which the opposed sides are transferred are formed on the wafer with different combinations of the opposed sides, and the composite is formed. The distance dimension between the two opposite sides of the pattern is measured, and the die rotation due to the set deviation of the reticle is obtained from the measured value.
本発明は、半導体装置製造におけるホトリソグラフィの
露光方法に係り、特に、露光をステッパで行う際の、回
路形成用の露光に先立ってレチクルのセットずれによる
ダイローテーションを0にするために行う該ダイローテ
ーションの測定方法に関する。The present invention relates to an exposure method of photolithography in manufacturing a semiconductor device, and in particular, when the exposure is performed by a stepper, the die rotation is performed prior to the exposure for forming a circuit in order to reduce the die rotation due to the reticle set deviation. Regarding measurement method of rotation.
上記ステッパは、半導体装置の半導体チップ1個分の回
路パターンを設けたレチクルを露光用マスクとなし、被
露光体であるウェーハをXY方向にステップ移動させて各
ステップ毎に露光を繰り返すことにより、ウェーハに半
導体チップ複数個分の回路を露光するものである。The stepper uses a reticle provided with a circuit pattern for one semiconductor chip of a semiconductor device as an exposure mask, moves a wafer as an exposed object in steps in the XY directions, and repeats exposure for each step. The circuit for exposing a plurality of semiconductor chips is exposed on the wafer.
その露光では、レチクル上の回路パターンのXY方向がウ
ェーハ移動のXY方向即ちステッパのXY方向に合致するよ
うにレチクルをセットしておくことが重要であり、事前
に両者のずれ(ダイローテーションと称する)を測定し
て、ダイローテーションが0となるようにレチクルのセ
ットを調整する。In the exposure, it is important to set the reticle so that the XY direction of the circuit pattern on the reticle matches the XY direction of the wafer movement, that is, the XY direction of the stepper, and the deviation between them (called die rotation). ), And adjust the reticle set so that the die rotation becomes zero.
第4図(a)(b)は上述したダイローテーションを測
定する方法の従来例を説明する平面図であり、(a)は
レチクルの要部平面図、(b)は測定のために露光した
ウェーハの要部平面図、である。FIGS. 4 (a) and 4 (b) are plan views for explaining a conventional example of the method for measuring the die rotation described above, FIG. 4 (a) is a plan view of a main part of the reticle, and FIG. 4 (b) is an exposure for measurement. It is a principal part top view of a wafer.
第4図(a)において、レチクル1には、回路パターン
11の対向縁辺の外側(ウェーハ上でダイシングラインと
なる領域)の一方に主尺パターン12を、他方に副尺(バ
ーニヤ)パターン13を設けてある。副尺パターン13の位
置は、ウェーハを上記対向縁辺の対向方向に1ステップ
移動させる前後の露光を重ねた際に副尺パターン13の転
写パターンが主尺パターン12の転写パターンに沿うよう
に選ばれている。In FIG. 4A, the reticle 1 has a circuit pattern.
A main scale pattern 12 is provided on one of the outer sides of the facing edge of 11 (a region which becomes a dicing line on the wafer), and a vernier pattern 13 is provided on the other side. The position of the vernier scale pattern 13 is selected so that the transfer pattern of the vernier scale pattern 13 is aligned with the transfer pattern of the main scale pattern 12 when exposure is repeated before and after the wafer is moved one step in the facing direction of the facing edge. ing.
このレチクル1をステッパにセットした際のダイローテ
ーションの測定は、次のようにして行う。The die rotation when the reticle 1 is set on the stepper is measured as follows.
即ち、第4図(b)において、ウェーハ2に対して第1
露光とそこから上記の1ステップ移動させた第2露光と
を行い、ウェーハ2上に、回路パターン11、主尺パター
ン12及び副尺パターン13が転写された2組の回路パター
ン21、主尺パターン22及び副尺パターン23を形成する。That is, in FIG.
Two sets of a circuit pattern 21, a main scale pattern, in which the circuit pattern 11, the main scale pattern 12 and the sub-scale pattern 13 are transferred onto the wafer 2 by performing the exposure and the second exposure which is moved by one step 22 and vernier scale pattern 23 are formed.
そうすると、2個の回路パターン21の間では、副尺パタ
ーン23が主尺パターン22に沿うようになる。Then, between the two circuit patterns 21, the vernier scale pattern 23 comes along the main scale pattern 22.
そこで、この主尺パターン22と副尺パターン23の位置ず
れ状態を観察することにより所望のダイローテーション
を測定することができる。Therefore, a desired die rotation can be measured by observing the positional deviation state between the main scale pattern 22 and the sub-scale pattern 23.
そして、その測定結果に基づきダイローテーションが0
となるようにレチクルのセットを調整してから、回路形
成用の露光を行う。Then, based on the measurement result, the die rotation is 0.
The reticle set is adjusted so that
しかしながら上述した測定方法は、主尺パターン22と副
尺パターン23の位置ずれ状態の観察が人による目標観察
となるため、個人差が生じて測定精度を充分に高めるこ
とが困難であり、然も、この個人差を除去するために観
察の自動化も目論んでもその自動化が困難である。However, in the above-described measurement method, since the observation of the positional deviation state of the main scale pattern 22 and the vernier scale pattern 23 is a target observation by a person, it is difficult to sufficiently improve the measurement accuracy due to individual differences, and , It is difficult to automate the observation to eliminate this individual difference.
また、投影レンズにディストーションが存在する場合に
は、それが影響して測定誤差が増大する問題がある。Further, when the projection lens has distortion, it has a problem that the measurement error increases due to the distortion.
そこで本発明は、半導体装置製造におけるホトリソグラ
フィの露光をステッパで行う際の、回路形成用の露光に
先立ってレチクルのセットずれによるダイローテーショ
ンを0にするために行う該ダイローテーションの測定方
法において、該測定の精度向上と自動化を可能にさせる
ことを目的とし、更に要すれば、該測定に投影レンズの
ディストーションが影響しないようにすることも含ませ
ることを目的とする。Therefore, the present invention provides a method for measuring the die rotation, which is performed in order to reduce the die rotation due to the reticle set deviation to 0 before the exposure for circuit formation when the exposure for the photolithography in the semiconductor device manufacturing is performed by the stepper, It is an object of the present invention to improve the accuracy of the measurement and enable automation, and further to prevent the distortion of the projection lens from affecting the measurement.
実施例説明用の第1図(a)(b)を参照して、上記目
的は、投影レンズのディストーションを考慮する場合に
は、レチクル3上の回路パターン31の隣接2隅近傍のそ
れぞれに位置して該回路パターン31のXまたはY方向に
平行な1直線36に合致する第1辺32及び第2辺33と、該
回路パターン3の他の2隅近傍のそれぞれに位置して該
直線36に平行な1直線37に合致し第2辺側33が第3辺と
なる第3辺34及び第4辺35とを有するマークパターン32
A〜35Aを該レチクル上に設けて、 該レチクル3をステッパにセットしウェーハ4に対し
て、第1露光と、該ウェーハ4を第1露光の位置からス
テッパのX及びY方向に移動した状態の下で、第3辺34
を第1露光における第1辺32に近接して対向させた第2
露光と、該ウェーハ4を第2露光の位置からステッパの
XまたはY方向の何れか1方向に移動した状態の下で、
第4辺35を第1露光における第2辺33に対向させた第3
露光と、該ウェーハ4を第1露光の位置からステッパの
X及びY方向の主として1方向に移動した状態の下で、
第1辺32及び第2辺33をそれぞれ第1露光における第4
辺35及び第3辺34に近接して対向させた第4露光とを行
い、 該ウェーハ4上に、上記対向する第1辺32及び第3辺34
が転写された対向2辺42、44aを有する第1合成パター
ン48Aと、上記対向させた第2辺33及び第4辺35が転写
された対向2辺43、45aを有する第2合成パターン48B
と、上記対向させた第3辺34及び第2辺33が転写された
対向2辺44、43aを有する第3合成パターン48Cと、上記
対向させた第4辺35及び第1辺32が転写された対向2辺
45、42aを有する第4合成パターン48Dとを形成して、 第1、第2、第3及び第4合成パターン48A〜48Dの上記
対向2辺の間隔寸法a、b、c及びdを測定して、該レ
チクル3のセットずれによるダイローテーションを(a
−b+c−d)/2でもって求める本発明の測定方法によ
って解決され、 また、投影レンズのディストーションを考慮しないで良
い場合には、上記第4露光を省略して、上記ダイローテ
ーションを(a−b)/2でもって求める本発明の測定方
法によって解決される。With reference to FIGS. 1 (a) and 1 (b) for explaining the embodiment, the above-mentioned object is to position the circuit pattern 31 on the reticle 3 near two adjacent corners when the distortion of the projection lens is taken into consideration. Then, the first side 32 and the second side 33, which coincide with one straight line 36 parallel to the X or Y direction of the circuit pattern 31, and the straight line 36 respectively located near the other two corners of the circuit pattern 3. A mark pattern 32 having a third side 34 and a fourth side 35, which coincide with a straight line 37 parallel to the second side 33 and whose second side 33 is the third side.
A to 35A are provided on the reticle, the reticle 3 is set on the stepper, and the wafer 4 is subjected to the first exposure and the wafer 4 is moved from the position of the first exposure in the X and Y directions of the stepper. Under the third side 34
The second side of the first exposure side close to the first side 32 in the first exposure.
Under the condition of exposure and movement of the wafer 4 from the position of the second exposure in one of the X and Y directions of the stepper,
The third side with the fourth side 35 facing the second side 33 in the first exposure
Under the exposure and the state in which the wafer 4 is moved from the position of the first exposure in the X and Y directions of the stepper mainly in one direction,
The first side 32 and the second side 33 are respectively the fourth side in the first exposure.
The third exposure is performed by performing a fourth exposure in close proximity to the side 35 and the third side 34, and the first side 32 and the third side 34 which are opposed to each other are formed on the wafer 4.
And a second combined pattern 48B having opposite two sides 43, 45a to which the opposite second side 33 and fourth side 35 are transferred.
And the third combined pattern 48C having the opposite two sides 44 and 43a to which the opposed third side 34 and the second side 33 are transferred, and the opposed fourth side 35 and the first side 32 are transferred. Two opposite sides
A fourth combined pattern 48D having 45, 42a is formed, and the distances a, b, c, and d between the opposing two sides of the first, second, third, and fourth combined patterns 48A to 48D are measured. The die rotation caused by the set displacement of the reticle 3 (a
-B + c-d) / 2, which is solved by the measuring method of the present invention, and when the distortion of the projection lens is not taken into consideration, the fourth exposure is omitted and the die rotation is (a- b) / 2 solved by the measuring method of the invention.
上記寸法aとbとの差は、上記第1及び第2合成パター
ン48A、48Bの間隔における、レチクル3上の回路パター
ンのXまたはY方向とステッパのXまたはY方向とのず
れの大きさに、投影レンズのディストーションによって
上記ずれ方向と同方向に発生するずれの大きさが加わっ
た値を示し、上記寸法cとdとの差は、上記第3及び第
4合成パターン48C、48Dの間隔における、投影レンズの
ディストーションによって上記ずれ方向と同方向に発生
するずれの大きさの値を示す。そして、第3及び第4合
成パターン48C、48Dの間隔は、第1及び第2合成パター
ン48A、48Bの間隔にほぼ等しい。The difference between the dimensions a and b is the magnitude of the deviation between the X or Y direction of the circuit pattern on the reticle 3 and the X or Y direction of the stepper in the interval between the first and second combined patterns 48A and 48B. , A value obtained by adding the magnitude of the deviation generated in the same direction as the deviation direction due to the distortion of the projection lens, and the difference between the dimensions c and d is the distance between the third and fourth combined patterns 48C and 48D. , Shows the value of the magnitude of the shift generated in the same direction as the shift direction due to the distortion of the projection lens. The distance between the third and fourth combined patterns 48C and 48D is substantially equal to the distance between the first and second combined patterns 48A and 48B.
このことから、投影レンズにディストーションがない場
合のダイローテーションは(a−b)/2で示され、投影
レンズにディストーションがある場合には、その影響を
補正した(a−b+c−d)/2によって正確なダイロー
テーションを示すことができる。From this, the dirotation when the projection lens has no distortion is represented by (ab) / 2, and when the projection lens has distortion, the effect is corrected (ab + cd) / 2. The exact dirotation can be shown by.
然も、寸法a〜dは、上記対向2辺の間隔寸法であるこ
とから、微細パターンの幅寸法の高精度測定に一般に用
いられているパターン幅寸法自動測定器によって高精度
に自動測定することが可能である。Of course, since the dimensions a to d are the intervals between the two opposite sides, the pattern width dimension automatic measuring instrument generally used for the high precision measurement of the width dimension of the fine pattern should be used to measure the dimension automatically. Is possible.
このことから、投影レンズにディストーションがある場
合をも含めて、ダイローテーション測定の精度向上と自
動化が可能となる。そしてそれに伴って、ダイローテー
ションの調整も高精度に行い得るようになる。From this, it is possible to improve the accuracy and automate the die rotation measurement, including the case where the projection lens has distortion. Along with this, adjustment of die rotation can be performed with high accuracy.
以下本発明の実施例について第1図〜第3図を用いて説
明する。第1図(a)(b)は第1実施例を説明する平
面図、第2図は第2実施例を説明する平面図、第3図
(a)(b)は第3実施例を説明する平面図、である。An embodiment of the present invention will be described below with reference to FIGS. 1 (a) and (b) are plan views for explaining the first embodiment, FIG. 2 is a plan view for explaining the second embodiment, and FIGS. 3 (a) and (b) are for explaining the third embodiment. FIG.
第1実施例は投影レンズのディストーションを考慮する
場合のものであり、それを説明する第1図の(a)はレ
チクルの要部平面図、(b)はダイローテーション測定
のために露光したウェーハの要部平面図である。The first embodiment is a case in which the distortion of the projection lens is taken into consideration. (A) of FIG. 1 for explaining the distortion is a plan view of a main part of the reticle, and (b) is an exposed wafer for die rotation measurement. FIG.
第1図(a)において、レチクル3には、回路パターン
31の隣接2隅近傍のそれぞれに位置して回路パターン31
のXまたはY方向(ここでは図面の上下方向であるY方
向)に平行な1直線36に合致する第1辺32及び第2辺33
と、回路パターン31の他の2隅近傍のそれぞれに位置し
て直線36に平行な1直線37に合致し第2辺33側が第3辺
となる第3辺34及び第4辺35とを有するように、第1辺
32を有する第1マークパターン32A、第2辺33を有する
第2マークパターン33A、第3辺34を有する第3マーク
パターン34A及び第4辺35を有する第4マークパターン3
5Aを設けてある。In FIG. 1A, the reticle 3 has a circuit pattern.
The circuit pattern 31 is located near each of the two adjacent corners of 31.
The first side 32 and the second side 33 that match a straight line 36 parallel to the X or Y direction (here, the Y direction that is the vertical direction in the drawing) of
And a third side 34 and a fourth side 35 which are located near the other two corners of the circuit pattern 31 and which match one straight line 37 parallel to the straight line 36 and whose second side 33 is the third side. So the first side
A first mark pattern 32A having 32, a second mark pattern 33A having a second side 33, a third mark pattern 34A having a third side 34, and a fourth mark pattern 3 having a fourth side 35.
5A is provided.
これらのマークパターン32A〜35Aは、ウェーハ上でダイ
シングラインとなる領域に配置し、その領域をレジスト
抜き領域(ウェーハ上のレジストがポジ形の場合は透光
領域)としてあることからレジスト残し領域で形成して
ある。These mark patterns 32A to 35A are arranged in a region that will be a dicing line on the wafer, and since that region is a resist removal region (a light-transmitting region when the resist on the wafer is a positive type), it is a resist remaining region. Has been formed.
そして、これらの辺32〜35は、後述のように、ダイロー
テーションの測定に用いられるものであり、その測定が
Y方向のずれを測定するものであることから、X方向に
おいても同様な測定ができるように、個々のマークパタ
ーン32A〜35Aは、回路パターン31の隅を挟むようにした
鍵形(L字状形)にしてある。Then, these sides 32 to 35 are used for the measurement of die rotation as described later, and since the measurement is for measuring the deviation in the Y direction, similar measurement can be performed in the X direction. As can be seen, the individual mark patterns 32A to 35A are formed in a key shape (L-shape) with the corners of the circuit pattern 31 sandwiched therebetween.
このレチクル3をステッパにセットした際のダイローテ
ーションの測定は、次のようにして行う。The die rotation when the reticle 3 is set on the stepper is measured as follows.
即ち、第1図(b)において、ウェーハ4に対し、先ず
第1露光を行う。次いで、ウェーハ4を第1露光の位置
からステッパのX及びY方向に移動して、第3辺34を第
1露光における第1マークパターン32A上に移しその第
1辺32に近接して対向させた第2露光を行い、続いて、
ウェーハ4を第2露光の位置からステッパのXまたはY
方向の何れか1方向(ここではY方向)に移動して、第
4辺35を第1露光における第2マークパターン33A上に
移しその第2辺33に対向させた第3露光を行い、更に、
ウェーハ4を第1露光の位置からステッパのX及びY方
向の主として1方向(ここではX方向)に移動した状態
に移動して、第1辺32及び第2辺33をそれぞれ第1露光
における第4マークパターン35D及び第3マークパター
ン34C上に移し、その第4辺35及び第3辺34に近接して
対向させた第4露光を行う。That is, in FIG. 1B, the wafer 4 is first exposed to light. Then, the wafer 4 is moved in the X and Y directions of the stepper from the position of the first exposure, the third side 34 is moved onto the first mark pattern 32A in the first exposure, and the third side 34 is brought close to and opposed to the first side 32. Second exposure, followed by
Move the wafer 4 from the second exposure position to the X or Y of the stepper.
In any one of the directions (here, the Y direction), the fourth side 35 is moved onto the second mark pattern 33A in the first exposure and the third exposure facing the second side 33 is performed. ,
The wafer 4 is moved from the position of the first exposure to a state in which it is moved mainly in one direction (here, the X direction) in the X and Y directions of the stepper, and the first side 32 and the second side 33 are respectively moved to the first side in the first exposure. The fourth mark pattern 35D and the third mark pattern 34C are moved to the fourth mark pattern 35D and the fourth side 35 and the third side 34 of the fourth mark pattern 35D, and the fourth exposure is performed so as to be opposed to the fourth mark 35D.
ここで重要なのは、第2露光から第3露光に移る際にウ
ェーハ4をステッパのXまたはY方向の何れか1方向に
正確に合わせて移動させた状態にすること、また、第1
露光における各辺32〜35に対向させる辺32〜35を第1露
光におけるマークパターン32A〜35A上に位置させるこ
と、である。従ってその状態が確保されるならば、ウェ
ーハ4の移動経路は適宜で良い。What is important here is that the wafer 4 is accurately moved in one of the X and Y directions of the stepper when moving from the second exposure to the third exposure.
That is, the sides 32 to 35 facing the respective sides 32 to 35 in the exposure are positioned on the mark patterns 32A to 35A in the first exposure. Therefore, if that state is secured, the movement path of the wafer 4 may be appropriate.
そして、ウェーハ4上に、回路パターン31が転写された
回路パターン41と共に、上記対向させた第1辺32及び第
3辺34が転写された対向2辺42及び44aを有する第1合
成パターン48Aと、上記対向させた第2辺33及び第4辺3
5が転写された対向2辺43及び45aを有する第2合成パタ
ーン48Bと、上記対向させた第3辺34及び第2辺33が転
写された対向2辺44及び43aを有する第3合成パターン4
8Cと、上記対向させた第4辺35及び第1辺32が転写され
た対向2辺45及び42aを有する第4合成パターン48Dとを
形成する。Then, on the wafer 4, a first combined pattern 48A having a circuit pattern 41 to which the circuit pattern 31 is transferred and two opposite sides 42 and 44a to which the above-described first side 32 and third side 34 are transferred, respectively. , The opposite second side 33 and fourth side 3
The second combined pattern 48B having the opposite two sides 43 and 45a to which 5 is transferred, and the third combined pattern 4 having the opposite two sides 44 and 43a to which the above-mentioned opposed third side 34 and second side 33 are transferred.
8C and a fourth combined pattern 48D having opposing two sides 45 and 42a to which the opposed fourth side 35 and first side 32 are transferred are formed.
次いで、第1合成パターン48Aの対向2辺42及び44aの間
隔寸法aと、第2合成パターン48Bの対向2辺43及び45a
の間隔寸法bと、第3合成パターン48Cの対向2辺44及
び43aの間隔寸法cと、第4合成パターン48Dの対向2辺
45及び42aの間隔寸法dとを測定する。この測定は、先
に述べたパターン幅寸法自動測定器によって自動で極め
て簡単に且つ高精度に行うことができる。Next, the distance a between the two opposing sides 42 and 44a of the first combined pattern 48A and the two opposing sides 43 and 45a of the second combined pattern 48B.
Of the third synthetic pattern 48C, the distance c of the two opposing sides 44 and 43a of the third synthetic pattern 48C, and the two opposing sides of the fourth synthetic pattern 48D.
Measure the spacing dimension d of 45 and 42a. This measurement can be automatically and extremely easily and highly accurately performed by the pattern width dimension automatic measuring device described above.
そして、所望のダイローテーションは(a−b+c−
d)/2で求められる。Then, the desired dirotation is (ab + c-
d) / 2.
なお、ここで求めた(a−b+c−d)はダイローテー
ションにおけるY方向のずれであるが、鍵形をなすマー
クパターン32A〜35AのX方向の辺を辺32〜35に見立てる
ことができれば、上述と同様にして、X方向のずれを求
めることによってダイローテーションを求めることがで
きる。そして、ダイローテーションの測定はXまたはY
方向の何れで行っても良い。The (a−b + c−d) obtained here is the deviation in the Y direction in the die rotation, but if the sides in the X direction of the key-shaped mark patterns 32A to 35A can be regarded as the sides 32 to 35, In the same manner as described above, die rotation can be obtained by obtaining the deviation in the X direction. And the measurement of die rotation is X or Y.
Any direction may be used.
この後は、上記の測定結果から(a−b+c−d)/2=
0または(a−b+c−d)=0となるようにレチクル
3のセットを調整してダイローテーションを0としてか
ら、回路形成用の露光を行う。After this, from the above measurement results, (ab + cd) / 2 =
The reticle 3 is adjusted so that 0 or (ab + c−d) = 0 and the die rotation is set to 0, and then exposure for circuit formation is performed.
第2実施例は、投影レンズのディストーションが無視で
きる程度に少ない場合の方法で、第1実施例における投
影レンズのディストーションの考慮を省略したものであ
る。それを説明する第2図は、先の第1図(b)に相当
させた平面図である。The second embodiment is a method in which the distortion of the projection lens is negligibly small, and the consideration of the distortion of the projection lens in the first embodiment is omitted. FIG. 2 for explaining it is a plan view corresponding to FIG. 1 (b).
投影レンズにディストーションがない場合には、第1実
施例における寸法c及びdの間にc=dの関係が必然的
に成立する。When the projection lens has no distortion, the relationship of c = d is inevitably established between the dimensions c and d in the first embodiment.
このことから、第2実施例では、第1実施例の第4露光
を省略して、ウェーハ4上に形成する合成パターンを、
第1合成パターン48A及び第2合成パターン48Bのみにし
てある。寸法測定は寸法a及びbのみで良く、所望のダ
イローテーションは(a−b)/2で求められる。From this, in the second embodiment, the fourth exposure of the first embodiment is omitted, and the composite pattern formed on the wafer 4 is
Only the first combined pattern 48A and the second combined pattern 48B are shown. The dimension measurement is required only for the dimensions a and b, and the desired die rotation is determined by (ab) / 2.
第3実施例は、第1実施例と同様に投影レンズのディス
トーションを考慮するが、第1実施例と異なってレチク
ルのウェーハ上でダイシングラインとなる領域をレジス
ト残し領域とする場合のものである。それを説明する第
3図の(a)及び(b)は、先の第1図の(a)及び
(b)に相当させた平面図であり、第1図と同一機能対
象物の符号は第1図と共通にしてある。The third embodiment considers the distortion of the projection lens as in the first embodiment, but is different from the first embodiment in that the region to be the dicing line on the wafer of the reticle is the resist remaining region. . FIGS. 3 (a) and 3 (b) for explaining it are plan views corresponding to FIGS. 1 (a) and 1 (b), and the reference numerals of the same functional objects as those in FIG. It is common to FIG.
第3図(a)において、レチクル3には、第1実施例の
場合と同様に、第1辺32を有する第1マークパターン32
A、第2辺33を有する第2マークパターン33A、第3辺34
を有する第3マークパターン34A及び第4辺35を有する
第4マークパターン35Aを設けてあるが、ウェーハ上で
ダイシングラインとなる領域がレジスト残し領域となっ
ていることから、これらのマークパターン32A〜35Aはレ
ジスト抜き領域で形成してある。In FIG. 3A, the reticle 3 has a first mark pattern 32 having a first side 32 as in the case of the first embodiment.
A, second mark pattern 33A having second side 33, third side 34
Although the third mark pattern 34A having the above and the fourth mark pattern 35A having the fourth side 35 are provided, since the region which becomes the dicing line on the wafer is the resist remaining region, these mark patterns 32A to 35A is formed in the resist removal area.
このレチクル3をステッパにセットした際のダイローテ
ーションの測定は、寸法a〜dが測定できるようにする
ために次の点のみを異にして第1実施例と同じ方法で行
う。The die rotation when the reticle 3 is set on the stepper is measured by the same method as in the first embodiment except for the following points so that the dimensions a to d can be measured.
その相違点は、第3図(b)において、第2、第3及び
第4露光の際に、第1露光における各辺32〜35に対向さ
せる辺32〜35を第1露光におけるマークパターン32A〜3
5Aの外側で近接するようにして、第1、第2、第3及び
第4合成パターン48A〜48Dに所望の対向2辺(42及び44
a、43及び45a、44及び43a3、及び、45及び42a)が形成
されるようにしたことである。The difference is that in FIG. 3B, the sides 32 to 35 facing the respective sides 32 to 35 in the first exposure are marked with the mark pattern 32A in the first exposure during the second, third and fourth exposures. ~ 3
The two opposite sides (42 and 44) desired to the first, second, third and fourth combined patterns 48A to 48D are arranged so as to be close to each other outside 5A.
a, 43 and 45a, 44 and 43a3, and 45 and 42a) are formed.
なお、説明を省略するが、この第3実施例は、第1実施
例を応用して第2実施例にしたのと同様に応用すること
ができる。Although not described, the third embodiment can be applied in the same way as the second embodiment by applying the first embodiment.
また、本発明は、ウェーハ上に上述した所定の合成パタ
ーンを形成することが要点であり、その合成パターンを
形成することができるならば、レチクル上の上述したマ
ークパターンの形状が実施例に限定されるものではな
い。Further, the present invention is characterized in that the above-mentioned predetermined composite pattern is formed on the wafer, and if the above-mentioned composite pattern can be formed, the shape of the above-described mark pattern on the reticle is limited to the embodiment. It is not something that will be done.
以上説明したように本発明の構成によれば、半導体装置
製造におけるホトリソグラフィの露光をステッパで行う
際の、回路形成用の露光に先立ってレチクルのセットず
れによるダイローテーションを0にするために行う該ダ
イローテーションの測定方法において、該測定の精度向
上と自動化を可能にさせ、然も要すれば、該測定に投影
レンズのディストーションが影響しないようにすること
をも可能にさせる効果がある。As described above, according to the configuration of the present invention, when the exposure of the photolithography in the manufacturing of the semiconductor device is performed by the stepper, it is performed in order to eliminate the die rotation due to the reticle set deviation prior to the exposure for forming the circuit. In the method for measuring the die rotation, it is possible to improve the accuracy of the measurement and to automate the measurement, and if necessary, to prevent the distortion of the projection lens from affecting the measurement.
第1図(a)(b)は第1実施例を説明する平面図、 第2図は第2実施例を説明する平面図、 第3図(a)(b)は第3実施例を説明する平面図、 第4図(a)(b)は従来例を説明する平面図、であ
る。 図において、 1、3はレチクル、11、31は回路パターン、32〜35は第
1〜第4辺、32A〜35Aはマークパターン、2、4はウェ
ーハ、21、41は転写された回路パターン、42〜45、42a
〜45aは転写された辺、48A〜48Dは第1〜第4合成パタ
ーン、a、b、c、dは間隔寸法、である。1 (a) and (b) are plan views for explaining the first embodiment, FIG. 2 is a plan view for explaining the second embodiment, and FIGS. 3 (a) and (b) are for explaining the third embodiment. 4A and 4B are plan views for explaining a conventional example. In the figure, 1 and 3 are reticles, 11 and 31 are circuit patterns, 32 to 35 are first to fourth sides, 32A to 35A are mark patterns, 2 and 4 are wafers, 21 and 41 are transferred circuit patterns, 42-45, 42a
.About.45a are transferred sides, 48A to 48D are first to fourth composite patterns, and a, b, c, d are spacing dimensions.
Claims (2)
の露光をステッパで行うに際して、 レチクル(3)上の回路パターン(31)の隣接2隅近傍
のそれぞれに位置して該回路パターン(31)のXまたは
Y方向に平行な1直線(36)に合致する第1辺(32)及
び第2辺(33)と、該回路パターン(31)の他の2隅近
傍のそれぞれに位置して該直線(36)に平行な1直線
(37)に合致し第2辺(33)側が第3辺となる第3辺
(34)及び第4辺(35)とを有するマークパターン(32
A〜35A)を該レチクル上に設けて、 該レチクル(3)をステッパにセットしウェーハ(4)
に対して、第1露光と、該ウェーハ(4)を第1露光の
位置からステッパのX及びY方向に移動した状態の下
で、第3辺(34)を第1露光における第1辺(32)に近
接して対向させた第2露光と、該ウェーハ(4)を第2
露光の位置からステッパのXまたはY方向の何れか1方
向に移動した状態の下で、第4辺(35)を第1露光にお
ける第2辺(33)に対向させた第3露光と、該ウェーハ
(4)を第1露光の位置からステッパのX及びY方向の
主として1方向に移動した状態の下で、第1辺(32)及
び第2辺(33)をそれぞれ第1露光における第4辺(3
5)及び第3辺(34)に近接して対向させた第4露光と
を行い、 該ウェーハ(4)上に、上記対向させた第1辺(32)及
び第3辺(34)が転写された対向2辺(42、44a)を有
する第1合成パターン(48A)と、上記対向させた第2
辺(33)及び第4辺(35)が転写された対向2辺(43、
45a)を有する第2合成パターン(48B)と、上記対向さ
せた第3辺(34)及び第2辺(33)が転写された対向2
辺(44、43a)を有する第3合成パターン(48C)と、上
記対向する第4辺(35)及び第1辺(32)が転写された
対向2辺(45、42a)を有する第4合成パターン(48D)
とを形成して、 第1、第2、第3及び第4合成パターン(48A〜48D)の
上記対向2辺の間隔寸法a、b、c及びdを測定して、
該レチクル(3)のセットずれによるダイローテーショ
ンを(a−b+c−d)/2でもって求め、 該ダイローテーションが0となるように該レチクル
(3)のセットを調整し、然る後、回路形成用の露光を
行うことを特徴とする露光方法。1. When the exposure of photolithography in the manufacture of a semiconductor device is performed by a stepper, the X or the X of the circuit pattern (31) is located near each of two adjacent corners of the circuit pattern (31) on the reticle (3). The first side (32) and the second side (33) that match one straight line (36) parallel to the Y direction, and the straight line (36) located near each of the other two corners of the circuit pattern (31). Mark pattern (32) having a third side (34) and a fourth side (35) that match a straight line (37) parallel to
A to 35A) are provided on the reticle, and the reticle (3) is set on the stepper and the wafer (4) is set.
On the other hand, under the first exposure and the state where the wafer (4) is moved in the X and Y directions of the stepper from the position of the first exposure, the third side (34) is changed to the first side ( 32) and a second exposure facing the wafer (4) and a second exposure of the wafer (4).
A third exposure in which the fourth side (35) is opposed to the second side (33) in the first exposure under a state where the stepper is moved in one of the X and Y directions of the stepper; Under the condition that the wafer (4) is moved from the position of the first exposure in the X and Y directions of the stepper mainly in one direction, the first side (32) and the second side (33) are respectively moved to the fourth side in the first exposure. Side (3
5) and a fourth exposure which is opposed to the third side (34) in close proximity, and the first side (32) and the third side (34) which are opposed to each other are transferred onto the wafer (4). The first combined pattern (48A) having two opposite facing sides (42, 44a) and the second facing pattern described above.
Two opposite sides (43, 43) to which the side (33) and the fourth side (35) are transferred
Second composite pattern (48B) having 45a), and facing 2 to which the opposed third side (34) and second side (33) are transferred
A third composite pattern (48C) having sides (44, 43a) and a fourth composite pattern having opposing two sides (45, 42a) to which the opposing fourth side (35) and first side (32) are transferred. Pattern (48D)
Is formed, and the distances a, b, c, and d between the opposing two sides of the first, second, third, and fourth combined patterns (48A to 48D) are measured,
The die rotation due to the set deviation of the reticle (3) is obtained by (ab + c−d) / 2, and the set of the reticle (3) is adjusted so that the die rotation becomes 0. An exposure method characterized by performing exposure for formation.
光を省略して、ダイローテーションを(a−b)/2でも
って求めることを特徴とする露光方法。2. The exposure method according to claim 1, wherein the fourth exposure is omitted and the die rotation is determined by (ab) / 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328280A JPH0758682B2 (en) | 1988-12-26 | 1988-12-26 | Exposure method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328280A JPH0758682B2 (en) | 1988-12-26 | 1988-12-26 | Exposure method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174110A JPH02174110A (en) | 1990-07-05 |
| JPH0758682B2 true JPH0758682B2 (en) | 1995-06-21 |
Family
ID=18208463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63328280A Expired - Lifetime JPH0758682B2 (en) | 1988-12-26 | 1988-12-26 | Exposure method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758682B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4301584B2 (en) * | 1998-01-14 | 2009-07-22 | 株式会社ルネサステクノロジ | Reticle, exposure apparatus using the same, exposure method, and semiconductor device manufacturing method |
| JP7220610B2 (en) * | 2019-03-28 | 2023-02-10 | 株式会社エスケーエレクトロニクス | Inspection method for exposure equipment |
-
1988
- 1988-12-26 JP JP63328280A patent/JPH0758682B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02174110A (en) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| CN100468623C (en) | Alignment method, overlay inspection method and photomask | |
| KR100303743B1 (en) | An exposure method | |
| JP3962648B2 (en) | Distortion measuring method and exposure apparatus | |
| KR0168772B1 (en) | Photomask and fabricating method using it | |
| US6239858B1 (en) | Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus | |
| JPH09166866A (en) | Mark for aligning photomask and semiconductor device | |
| JP3348918B2 (en) | Alignment method, exposure method using the method, and device manufacturing method | |
| US6309944B1 (en) | Overlay matching method which eliminates alignment induced errors and optimizes lens matching | |
| JPH0758682B2 (en) | Exposure method | |
| JPH0629183A (en) | Aligning method, aligner and manufacture of semiconductor device | |
| JP2663623B2 (en) | Method of forming resist pattern | |
| JPH06324475A (en) | Reticle | |
| KR960002287B1 (en) | Stepping pitch measuring method of alignment/exposure apparatus | |
| JP3576722B2 (en) | Scanning exposure apparatus and device manufacturing method using the same | |
| JPS588132B2 (en) | Integrated circuit manufacturing method | |
| KR100375290B1 (en) | Method of analyzing factor responsible for errors in wafer pattern, and apparatus for producing photolithographic mask | |
| JPH0864520A (en) | Reticle for revolution error measurement of reticle and its method | |
| JPH0547621A (en) | Mask alignment method in semiconductor manufacturing process | |
| JPH04209518A (en) | Measuring of dislocation | |
| JPH03167817A (en) | Exposure device | |
| JPS61144022A (en) | Photo mask | |
| JP2787904B2 (en) | Exposure equipment | |
| JPH025445A (en) | Measuring method for pattern alignment deviation | |
| JP2513540Y2 (en) | Alignment measuring device |