JPH0760232B2 - 薄膜トランジスタマトリクスの製造方法 - Google Patents
薄膜トランジスタマトリクスの製造方法Info
- Publication number
- JPH0760232B2 JPH0760232B2 JP26791887A JP26791887A JPH0760232B2 JP H0760232 B2 JPH0760232 B2 JP H0760232B2 JP 26791887 A JP26791887 A JP 26791887A JP 26791887 A JP26791887 A JP 26791887A JP H0760232 B2 JPH0760232 B2 JP H0760232B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- film
- electrode
- gate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は液晶表示等に用いる薄膜トランジスタマトリク
スの製造方法に関し、 寄生容量CGSの小さい薄膜トランジスタマトリクスを、
製造工程を複雑化することなく製造できるようにするこ
とを目的とし、 透明絶縁性基板上に、透光性材料膜を成膜してソース電
極を一体化した画素電極と、ドレイン電極を一体化した
ドレインバスラインを形成し、次いで、前記画素電極お
よびドレインバスラインに自己整合した非透光性絶縁材
料からなる不透明絶縁膜を形成する工程と、所定のパタ
ーンに従って透光性を有する動作半導体層及びゲート絶
縁膜領域を画定する工程と、透明導電膜を成膜した後、
該透明導電膜上にイメージリバーサルフォトレジスト膜
を形成し、該イメージリバーサルフォトレジスト膜に対
し、前記ドレインバスラインとゲートバスラインとの交
差部を透光部とするマスクを用いて表側から補助露光を
施した後、所定温度でベーキングを施し、次に前記不透
明絶縁膜をマスクとする背面露光を施し、前記画素電極
及びドレインバスラインを透過する光により露光するこ
とにより、ゲート電極のパターンエッジを画定し、前記
ゲートバスライン形成部と前記ゲート電極のパターンエ
ッジに挟まれた区域より広い区域とを遮光部とするマス
クを用いて補助露光を施し、しかる後現像処理を行って
レジスト膜を形成する工程と、前記レジスト膜をマスク
として前記透明導電膜の露出部を除去する工程とを具備
する構成とした。
スの製造方法に関し、 寄生容量CGSの小さい薄膜トランジスタマトリクスを、
製造工程を複雑化することなく製造できるようにするこ
とを目的とし、 透明絶縁性基板上に、透光性材料膜を成膜してソース電
極を一体化した画素電極と、ドレイン電極を一体化した
ドレインバスラインを形成し、次いで、前記画素電極お
よびドレインバスラインに自己整合した非透光性絶縁材
料からなる不透明絶縁膜を形成する工程と、所定のパタ
ーンに従って透光性を有する動作半導体層及びゲート絶
縁膜領域を画定する工程と、透明導電膜を成膜した後、
該透明導電膜上にイメージリバーサルフォトレジスト膜
を形成し、該イメージリバーサルフォトレジスト膜に対
し、前記ドレインバスラインとゲートバスラインとの交
差部を透光部とするマスクを用いて表側から補助露光を
施した後、所定温度でベーキングを施し、次に前記不透
明絶縁膜をマスクとする背面露光を施し、前記画素電極
及びドレインバスラインを透過する光により露光するこ
とにより、ゲート電極のパターンエッジを画定し、前記
ゲートバスライン形成部と前記ゲート電極のパターンエ
ッジに挟まれた区域より広い区域とを遮光部とするマス
クを用いて補助露光を施し、しかる後現像処理を行って
レジスト膜を形成する工程と、前記レジスト膜をマスク
として前記透明導電膜の露出部を除去する工程とを具備
する構成とした。
本発明は液晶表示等に用いる薄膜トランジスタマトリク
スの製造方法に関する。
スの製造方法に関する。
TFTなどのスイッチング素子を用いた通常のアクティブ
マトリクス型の液晶表示パネルにおいては、第２図に示
す如く、画素を選択するためのゲートバスライン（スキ
ャンバスライン，走査ラインとも称される）GBと、画素
ごとの表示データを供給するドレインバスライン（デー
タバスライン，信号ラインとも称される）DBは、同一基
板上に交差して配設され、更に画素電極Ｅから導出され
たソース電極Ｓは、上記ドレインバスラインDBに平行に
近接配置され、この両者にゲートバスラインGBが交差す
る如く形成されている。
マトリクス型の液晶表示パネルにおいては、第２図に示
す如く、画素を選択するためのゲートバスライン（スキ
ャンバスライン，走査ラインとも称される）GBと、画素
ごとの表示データを供給するドレインバスライン（デー
タバスライン，信号ラインとも称される）DBは、同一基
板上に交差して配設され、更に画素電極Ｅから導出され
たソース電極Ｓは、上記ドレインバスラインDBに平行に
近接配置され、この両者にゲートバスラインGBが交差す
る如く形成されている。
このようにソース電極ＳとドレインバスラインDBを平行
に近接配置し、この両者にゲートバスラインGBを交差さ
せたことにより、ドレインバスラインDBにドレイン電極
Ｄを、ゲートバスラインGBにゲート電極Ｇを兼ねさせ、
スペースの有効利用を図るとともに、ドレインバスライ
ンDB,ソース電極S,および画素電極Ｅを同一工程で形成
でき、製造工程を簡単化している。
に近接配置し、この両者にゲートバスラインGBを交差さ
せたことにより、ドレインバスラインDBにドレイン電極
Ｄを、ゲートバスラインGBにゲート電極Ｇを兼ねさせ、
スペースの有効利用を図るとともに、ドレインバスライ
ンDB,ソース電極S,および画素電極Ｅを同一工程で形成
でき、製造工程を簡単化している。
しかしながら上述の如く、従来はゲートバスラインとソ
ースー電極が重なり合うため、両者の間に寄生容量CGS
が生じ、液晶パネルの駆動時にノイズの発生源となる。
ースー電極が重なり合うため、両者の間に寄生容量CGS
が生じ、液晶パネルの駆動時にノイズの発生源となる。
本発明は、寄生容量CGSの小さい薄膜トランジスタマト
リクスを、製造工程を複雑化することなく製造できるよ
うにすることを目的とする。
リクスを、製造工程を複雑化することなく製造できるよ
うにすることを目的とする。
本発明においては、画素電極Ｅをソース電極Ｓとしても
用い、透明絶縁性基板上に画素電極Ｅ及びドレインバス
ラインDBを透明導電材料により、これら以外の部分に遮
光性絶縁材料からなる不透明絶縁膜を形成する。次いで
動作半導体層およびゲート絶縁膜を含む積層体を形成
し、これを所定のパターンに従って不要部を選択的に除
去して素子分離を行う。ここで使用するパターンは、素
子部およびゲートバスライン形成部を一体化したものと
しておく。
用い、透明絶縁性基板上に画素電極Ｅ及びドレインバス
ラインDBを透明導電材料により、これら以外の部分に遮
光性絶縁材料からなる不透明絶縁膜を形成する。次いで
動作半導体層およびゲート絶縁膜を含む積層体を形成
し、これを所定のパターンに従って不要部を選択的に除
去して素子分離を行う。ここで使用するパターンは、素
子部およびゲートバスライン形成部を一体化したものと
しておく。
次いで透明導電膜を成膜し、透明な画素電極Ｅとドレイ
ンバスラインDBをマスクとする自己整合法により、上記
透明導電膜をパターニングしてゲート電極Ｇを形成する
のであるが、ゲート電極Ｇに接続するゲートバスライン
GBやゲートバスラインGBとドレインバスラインDBとの交
差部は、上述の自己整合法のみではパターニングできな
い。
ンバスラインDBをマスクとする自己整合法により、上記
透明導電膜をパターニングしてゲート電極Ｇを形成する
のであるが、ゲート電極Ｇに接続するゲートバスライン
GBやゲートバスラインGBとドレインバスラインDBとの交
差部は、上述の自己整合法のみではパターニングできな
い。
そこで、イメージリバーサルフォトレジスト膜を用い、
まず上記交差部を露光し加熱処理を施して、当該被露光
部を現像液に不溶性としておき、次いで背面露光法によ
り画素電極Ｅ部およびドレインバスラインDB部を溶解性
として、ゲート電極Ｇのパターンエッジを自己整合的に
画定し、最後にゲート電極Ｇを含むパターン及びゲート
パスラインGB以外の部分に露光を施して不要部を溶解性
とし、現像処理を行なってレジスト膜を形成する。
まず上記交差部を露光し加熱処理を施して、当該被露光
部を現像液に不溶性としておき、次いで背面露光法によ
り画素電極Ｅ部およびドレインバスラインDB部を溶解性
として、ゲート電極Ｇのパターンエッジを自己整合的に
画定し、最後にゲート電極Ｇを含むパターン及びゲート
パスラインGB以外の部分に露光を施して不要部を溶解性
とし、現像処理を行なってレジスト膜を形成する。
このレジスト膜をマスクとして透明導電膜をエッチング
除去する。以上でゲート電極Ｇと画素電極Ｅ即ちソース
電極Ｓとの重なりを非常に少なくすることができ、寄生
容量CGSを減少する。
除去する。以上でゲート電極Ｇと画素電極Ｅ即ちソース
電極Ｓとの重なりを非常に少なくすることができ、寄生
容量CGSを減少する。
イメージリバーサルフォトレジストは本来はポジ型であ
るが、露光した後ベーキングを施すと、上記被露光部は
あたかもネガ型の如く現像液に不溶性となる。しかし、
未露光部はポジ型の性質を保持している。
るが、露光した後ベーキングを施すと、上記被露光部は
あたかもネガ型の如く現像液に不溶性となる。しかし、
未露光部はポジ型の性質を保持している。
本発明はこれを利用したものであって、ゲート電極Ｇの
パターンエッジを背面露光法によって、画素電極Ｅおよ
びドレインバスラインDBに対して自己整合的に画定し、
上記背面露光法によって画定できない部分を背面露光に
先立つ補助露光プラス加熱処理によって現像液に不溶性
とする工程と、背面露光に引き続く補助露光によって不
要部を溶解性とする工程とを付加することによって、所
望のパターンを形成したものである。
パターンエッジを背面露光法によって、画素電極Ｅおよ
びドレインバスラインDBに対して自己整合的に画定し、
上記背面露光法によって画定できない部分を背面露光に
先立つ補助露光プラス加熱処理によって現像液に不溶性
とする工程と、背面露光に引き続く補助露光によって不
要部を溶解性とする工程とを付加することによって、所
望のパターンを形成したものである。
以下本発明の一実施例として、薄膜トランジスタマトリ
クスを製造する例を、第１図（ａ）〜（ｊ）を参照して
説明する。なお同図（ｇ）〜（ｊ）は、それぞれ
（ａ），（ｂ），（ｃ），（ｆ）のＡ−Ａ矢視部断面を
示す。
クスを製造する例を、第１図（ａ）〜（ｊ）を参照して
説明する。なお同図（ｇ）〜（ｊ）は、それぞれ
（ａ），（ｂ），（ｃ），（ｆ）のＡ−Ａ矢視部断面を
示す。
ガラス基板のような透明絶縁性基板１上に、透明導電膜
（厚さ約30〜100nm）２及びコンタクト層３として、n+
ａ−Si層（厚さ約30nm）を積層する。次にこれらの不要
部を除去して、ソース電極Ｓを兼ねる画素電極Ｅとドレ
インバスラインDBを形成し、次いでその除去跡にSiOの
ような黒色の不透明絶縁膜４を形成する。この不透明絶
縁膜のパターニングは、上記画素電極Ｅ及びドレインバ
スラインDBを形成時にマスクとして使用したレジスト膜
によるリフトオフ法で実施できる。
（厚さ約30〜100nm）２及びコンタクト層３として、n+
ａ−Si層（厚さ約30nm）を積層する。次にこれらの不要
部を除去して、ソース電極Ｓを兼ねる画素電極Ｅとドレ
インバスラインDBを形成し、次いでその除去跡にSiOの
ような黒色の不透明絶縁膜４を形成する。この不透明絶
縁膜のパターニングは、上記画素電極Ｅ及びドレインバ
スラインDBを形成時にマスクとして使用したレジスト膜
によるリフトオフ法で実施できる。
次いで動作半導体層（ａ−Si層；厚さ約30〜100nm）5,
ゲート絶縁膜（SiN膜；厚さ約300nm）を連続成膜し、素
子分離パターンでパターニングを行い、素子領域７を形
成する。この素子領域７の形成域は、ゲート電極Ｇ形成
領域およびゲートバスラインGB形成領域を一体化した領
域を含んだものとする。
ゲート絶縁膜（SiN膜；厚さ約300nm）を連続成膜し、素
子分離パターンでパターニングを行い、素子領域７を形
成する。この素子領域７の形成域は、ゲート電極Ｇ形成
領域およびゲートバスラインGB形成領域を一体化した領
域を含んだものとする。
次いで透明導電膜８を成膜し、その上にイメージリバー
サルフォトレジスト（例えば米国ヘキスト社製,AZ5214
−Ｅ）を塗布する。
サルフォトレジスト（例えば米国ヘキスト社製,AZ5214
−Ｅ）を塗布する。
次いでドレインバスラインDBと、この後工程で形成する
ゲートバスラインGBとの交差部の直上部のイメージリバ
ーサルフォトレジスト膜を露光し、次いで約120℃に加
熱する。以上で上記被露光部９は現像液に対して不溶性
となり、以後の露光処理等によっても変化しない。
ゲートバスラインGBとの交差部の直上部のイメージリバ
ーサルフォトレジスト膜を露光し、次いで約120℃に加
熱する。以上で上記被露光部９は現像液に対して不溶性
となり、以後の露光処理等によっても変化しない。
引き続いて透明絶縁性基板１の裏側より背面露光を行
う。この背面露光は、上記イメージリバーサルフォトレ
ジスト膜が動作半導体層等を透過した光で十分露光され
るのに要する時間，露光を行う。この背面露光により、
図に梨地で示した部分が露光され、現像液に溶解性とな
る。
う。この背面露光は、上記イメージリバーサルフォトレ
ジスト膜が動作半導体層等を透過した光で十分露光され
るのに要する時間，露光を行う。この背面露光により、
図に梨地で示した部分が露光され、現像液に溶解性とな
る。
次いで、図の10で示す２本の線で囲まれた領域を遮光部
とする補助マスクを用いて補助露光を行う。上記遮光部
は、ゲートバスラインGBを画定し、既にパターンエッジ
を画定のための露光を施されたゲート電極Ｇより大き目
のパターンとする。これは、ゲート電極Ｇのパターンエ
ッジの外側のレジストは既に溶解性となり、ゲート電極
Ｇの部分を覆うレジスト膜は不溶性を保持しているが、
まだ現像前であるので露光されるとその部分は溶解性と
なってしまい、パターンが崩れてしまう。そこで不溶性
を有するゲート電極Ｇの部分は、ゲート電極Ｇより大き
目のパターンとして露光されないようにしておく。
とする補助マスクを用いて補助露光を行う。上記遮光部
は、ゲートバスラインGBを画定し、既にパターンエッジ
を画定のための露光を施されたゲート電極Ｇより大き目
のパターンとする。これは、ゲート電極Ｇのパターンエ
ッジの外側のレジストは既に溶解性となり、ゲート電極
Ｇの部分を覆うレジスト膜は不溶性を保持しているが、
まだ現像前であるので露光されるとその部分は溶解性と
なってしまい、パターンが崩れてしまう。そこで不溶性
を有するゲート電極Ｇの部分は、ゲート電極Ｇより大き
目のパターンとして露光されないようにしておく。
本工程で露光されるのは、図に梨地で示す部分であっ
て、この部分は溶解性となる。この梨地の部分と上記
（ｄ）の梨地の部分とを合わせた区域が溶解性を有する
ことになる。
て、この部分は溶解性となる。この梨地の部分と上記
（ｄ）の梨地の部分とを合わせた区域が溶解性を有する
ことになる。
従って、この後現像処理を施すことにより、図の10で示
す２本の線で囲まれたパターンのレジスト膜が得られ
る。
す２本の線で囲まれたパターンのレジスト膜が得られ
る。
上記レジスト膜をマスクとして透明導電膜８をエッチン
グしてその不要部を除去し、ゲート電極Ｇを形成する。
グしてその不要部を除去し、ゲート電極Ｇを形成する。
以上で本実施例によりスタガード型薄膜トランジスタマ
トリクスが完成する。
トリクスが完成する。
このようにして得られた本実施例の薄膜トランジスタマ
トリクスにおいては、ゲート電極Ｇはソース電極Ｓおよ
びドレイン電極Ｄに自己整合し、相互の重なりは殆ど生
じない。そのため寄生容量CGSは従来に比較して大幅に
減少する。
トリクスにおいては、ゲート電極Ｇはソース電極Ｓおよ
びドレイン電極Ｄに自己整合し、相互の重なりは殆ど生
じない。そのため寄生容量CGSは従来に比較して大幅に
減少する。
しかも本実施例では使用するフォトマスクは４枚である
が、ゲート電極Ｇ形成工程〔同図（ｃ）〜（ｅ）の工
程〕において、同一レジスト膜に対してマスク２を２枚
使用しているため、露光に伴うレジスト塗布作業，前処
理作業，後処理作業等は１回でよく、従って工程は至っ
て簡略化されている。
が、ゲート電極Ｇ形成工程〔同図（ｃ）〜（ｅ）の工
程〕において、同一レジスト膜に対してマスク２を２枚
使用しているため、露光に伴うレジスト塗布作業，前処
理作業，後処理作業等は１回でよく、従って工程は至っ
て簡略化されている。
以上の説明した如く本発明によれば、ゲート電極とソー
ス電極（画素電極）間の重なりによる寄生容量が小さく
なるため、パネル駆動時のノイズが減少する。また、製
造工程における作業も簡単であり、製造歩留も向上す
る。
ス電極（画素電極）間の重なりによる寄生容量が小さく
なるため、パネル駆動時のノイズが減少する。また、製
造工程における作業も簡単であり、製造歩留も向上す
る。
第１図（ａ）〜（ｊ）は本発明一実施例説明図、 第２図は従来の問題点説明図である。 図において、１は透明絶縁性基板、２は透明導電膜、３
はコンタクト層、４は黒色（不透明）絶縁膜、５は動作
半導体層、６はゲート絶縁膜、７は素子領域、８は透明
導電膜、９は被露光部で不溶性とされた区域、10は補助
露光パターン、D,S,Gはドレイン電極，ソース電極，ゲ
ート電極、Ｅは画素電極、DBはドレインバスライン、GB
はゲートバスラインを示す。
はコンタクト層、４は黒色（不透明）絶縁膜、５は動作
半導体層、６はゲート絶縁膜、７は素子領域、８は透明
導電膜、９は被露光部で不溶性とされた区域、10は補助
露光パターン、D,S,Gはドレイン電極，ソース電極，ゲ
ート電極、Ｅは画素電極、DBはドレインバスライン、GB
はゲートバスラインを示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 (72)発明者 鎌田 豪 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 川井 悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−150229（ＪＰ，Ａ)
Claims (1)
- 【請求項１】透明絶縁性基板（１）上に、透光性材料膜
を選択的に形成してソース電極（Ｓ）を一体化した画素
電極（Ｅ）と、ドレイン電極（Ｄ）を一体化したドレイ
ンバスライン（DB）を形成し、次いで前記画素電極
（Ｅ）およびドレインバスライン（DB）に自己整合した
非透光性絶縁材料からなる不透明絶縁膜（４）を形成す
る工程と、 所定のパターンに従って透光性を有する動作半導体層
（５）及びゲート絶縁膜（６）領域を画定する工程と、 透明導電膜（８）を成膜した後、該透明導電膜上にイメ
ージリバーサルフォトレジスト膜を形成し、 該イメージリバーサルフォトレジスト膜に対し、 前記ドレインバスライン（DB）とゲートバスライン（G
B）との交差部を透光部とするマスクを用いて表側から
補助露光を施した後、所定温度でベーキングを施し、 前記不透明絶縁膜（４）をマスクとする背面露光を施
し、前記画素電極（Ｅ）及びドレインバスライン（DB）
を透過する光により露光することにより、ゲート電極
（Ｇ）のパターンエッジを画定し、 前記ゲートバスライン（GB）形成部と前記ゲート電極
（Ｇ）のパターンエッジに挟まれた区域より広い区域と
を遮光部とするマスクを用いて補助露光を施し、 しかる後現像処理を行ってレジスト膜を形成する工程
と、 前記レジスト膜をマスクとして前記透明導電膜（８）の
露出部を除去する工程とを具備することを特徴とする薄
膜トランジスタマトリクスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26791887A JPH0760232B2 (ja) | 1987-10-22 | 1987-10-22 | 薄膜トランジスタマトリクスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26791887A JPH0760232B2 (ja) | 1987-10-22 | 1987-10-22 | 薄膜トランジスタマトリクスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01108527A JPH01108527A (ja) | 1989-04-25 |
| JPH0760232B2 true JPH0760232B2 (ja) | 1995-06-28 |
Family
ID=17451427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26791887A Expired - Lifetime JPH0760232B2 (ja) | 1987-10-22 | 1987-10-22 | 薄膜トランジスタマトリクスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760232B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795686A (en) * | 1995-12-26 | 1998-08-18 | Fujitsu Limited | Pattern forming method and method of manufacturing liquid crystal display device |
| WO2006025473A1 (en) * | 2004-08-31 | 2006-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
-
1987
- 1987-10-22 JP JP26791887A patent/JPH0760232B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01108527A (ja) | 1989-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI237726B (en) | Active matrix substrate having column spacers integral with protective layer and process for fabrication thereof | |
| JP2003140189A (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| EP1396019B1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| CN100511653C (zh) | 薄膜晶体管及其应用的显示元件的制造方法 | |
| JPH06337436A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| US6391499B1 (en) | Light exposure mask and method of manufacturing the same | |
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH0760232B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| CN101170085A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US20040126941A1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JP2519763B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH03105324A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JP2586075B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2002250935A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3105606B2 (ja) | 液晶装置の製造方法 | |
| JPH0760233B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPS5814568A (ja) | 薄膜トランジスタマトリツクスアレイの製造方法 | |
| JP2537916B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03157624A (ja) | 薄膜トランジスタの製造方法 | |
| JP2513722B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 |