JPH0760891B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0760891B2 JPH0760891B2 JP60243826A JP24382685A JPH0760891B2 JP H0760891 B2 JPH0760891 B2 JP H0760891B2 JP 60243826 A JP60243826 A JP 60243826A JP 24382685 A JP24382685 A JP 24382685A JP H0760891 B2 JPH0760891 B2 JP H0760891B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- diffusion
- collector
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流制御形の負性抵抗特性を有する半導体スイ
ッチ素子であって、その組み合わせによってシフトレジ
スタ、メモリ、論理機能などを行わせることが可能な半
導体装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention is a current control type semiconductor switch element having negative resistance characteristics, and a combination thereof can perform a shift register, a memory, a logical function and the like. The present invention relates to a possible semiconductor device.
従来から電流制御形負性抵抗特性を有する半導体スイッ
チ素子としてはユニジャンクショントランジスタ(UJT,
ダブルベースダイオード)やサイリスタ(pnpnダイオー
ド)等が個別半導体素子として良く知られている。ま
た、UJTの改良形スイッチを多数組み合わせたプラズマ
結合素子(PCD:Plasma Coupled Device,特公昭53−1395
3号)は論理やシフトレジスタ機能を有するため、固体
イメージセンサ等の集積回路に応用されている。Conventionally, unijunction transistors (UJT,
Double base diodes) and thyristors (pnpn diodes) are well known as individual semiconductor devices. In addition, a plasma-coupled device (PCD: Plasma Coupled Device), which combines a number of improved UJT switches,
No. 3) has logic and shift register functions and is therefore applied to integrated circuits such as solid-state image sensors.
第7図はフック付UJTを示したものであり、同図(A)
は平面図、同図(B)は断面図、同図(C)はその電気
特性図である。領域2はn形半導体からなる半導体基体
1に対して整流性接合を為すエミッタ拡散領域であり、
領域3は半導体基体1に対して抵抗性接合を為すベース
拡散領域である。また、拡散領域4は半導体基体1に対
して整流性接合を為し、この領域4内に半導体基体1と
同一導電形の領域5が形成されることによりフック構造
をもつコレクタ領域が構成されている。かかるUJTにお
いて、領域3および5の間に電源6で一定の電圧を印加
すると、領域2と領域5の間には同図(C)に示す電流
制御形の負性抵抗が得られる。ここで、コレクタ領域に
フック構造を用いているのは、領域3,5間にスタンバイ
電流が定常的に流れることを防止するためである。すな
わち、領域4が除去されたフックなしのUJTでは定常的
に領域3と5の間にスタンバイ電流が流れ低消費電力動
作に問題があるのである。そこで、従来からコレクタ領
域にフック構造が用いられている。Fig. 7 shows a UJT with a hook.
Is a plan view, (B) is a cross-sectional view, and (C) is an electrical characteristic diagram thereof. The region 2 is an emitter diffusion region that forms a rectifying junction with the semiconductor substrate 1 made of an n-type semiconductor,
The region 3 is a base diffusion region that makes a resistive junction with the semiconductor substrate 1. Further, the diffusion region 4 forms a rectifying junction with the semiconductor substrate 1, and a region 5 having the same conductivity type as that of the semiconductor substrate 1 is formed in this region 4 to form a collector region having a hook structure. There is. In this UJT, when a constant voltage is applied between the regions 3 and 5 by the power supply 6, the current control type negative resistance shown in FIG. Here, the hook structure is used in the collector region in order to prevent the standby current from constantly flowing between the regions 3 and 5. That is, in the UJT without the hook in which the region 4 is removed, the standby current constantly flows between the regions 3 and 5, and there is a problem in low power consumption operation. Therefore, a hook structure has been conventionally used in the collector region.
ところが、上記の構造では領域4と5が二重拡散構造と
なっているため、製造工程におけるホトマスクの合わせ
精度や不純物拡散の横方向拡がりに制限があり、接合領
域を微細化して高密度化、高集積化を図ることが困難で
あった。また、二重拡散構造とすることにより接合容量
が増大するため動作速度が低下するという問題点があっ
た。However, in the above structure, since the regions 4 and 5 have the double diffusion structure, there is a limitation on the alignment accuracy of the photomask and the lateral spread of the impurity diffusion in the manufacturing process, and the junction region is miniaturized to increase the density. It was difficult to achieve high integration. In addition, the double diffusion structure increases the junction capacitance, resulting in a decrease in operating speed.
さらに、同一基板上に相補形の電気特性を有する2つの
タイプのスイッチ素子を集積化する場合に、通常の単結
晶基板を用いると前記二重拡散構造部分は必然的に三重
拡散構造となってしまう。三重拡散構造では当然ながら
高濃度同志の接合面が形成されるため、さらに接合容量
が増大し動作速度が低下する。動作速度の低下自体ひと
つの大きな問題であるが、このことは集積化された互い
に相補関係にある2つのタイプのスイッチ素子の電気特
性を揃え難いという観点からも望ましくない。たとえ
ば、前述したPCDにおいては信号出力として負極性パル
ス(ハイレベルからローレベル:H→Lの変化)を通常利
用しているが、これと逆の正極性の信号と組み合わせる
ことにより、すなわち、相補的に機能するスイッチ素子
を同時に用いることにより、信号処理の機能設計の自由
度が増大すると共に高速動作などの性能向上が図れるこ
とが考えられる。しかし、上述したように従来のフック
付UJT構造では両タイプの電気特性を揃えることが困難
である等の理由により実現が容易でなかった。Further, when two types of switch elements having complementary electric characteristics are integrated on the same substrate, if a normal single crystal substrate is used, the double diffusion structure portion inevitably becomes a triple diffusion structure. I will end up. In the triple diffusion structure, since a high-concentration joint surface is formed as a matter of course, the junction capacitance further increases and the operation speed decreases. The decrease in operating speed itself is one major problem, but this is also undesirable from the viewpoint that it is difficult to match the electrical characteristics of the integrated two types of switch elements. For example, in the above-mentioned PCD, a negative polarity pulse (change from high level to low level: H → L) is normally used as a signal output, but by combining it with a signal of a positive polarity, that is, complementary It is conceivable that the degree of freedom in functional design of signal processing is increased and the performance such as high-speed operation is improved by simultaneously using the switch elements that function effectively. However, as described above, the conventional UJT structure with hooks has not been easy to realize because it is difficult to match the electrical characteristics of both types.
本発明の半導体装置は上記問題点に鑑みてなされたもの
であり、ベースとなる第1導電形の半導体基体上にこの
半導体基体と抵抗性の接合をなしてその半導体基体に電
位を与えるための第1導電形の第1の拡散領域と、半導
体基体と整流性の接合をなしエミッタとなる第2導電形
の第2の拡散領域と、半導体基体と整流性接合をなしそ
の表面においてショットキ障壁接合が形成されこのショ
ットキ障壁接合と合わせてコレクタとなる第2導電形の
第3の拡散領域とが形成され、第2の拡散領域と第3の
拡散領域とが少数キャリアの拡散長以内の間隔をもって
配置されているものである。The semiconductor device of the present invention has been made in view of the above-mentioned problems, and is for providing a potential to the semiconductor substrate by forming a resistive junction with the semiconductor substrate of the first conductivity type serving as a base. A first diffusion region of the first conductivity type, a second diffusion region of the second conductivity type that forms a rectifying junction with the semiconductor substrate and serves as an emitter, and a rectifying junction with the semiconductor substrate that forms a Schottky barrier junction on its surface. Is formed, and a third diffusion region of the second conductivity type serving as a collector is formed together with the Schottky barrier junction, and the second diffusion region and the third diffusion region have an interval within the diffusion length of minority carriers. It is arranged.
第1の拡散領域と第3の拡散領域上のショットキ障壁接
合部との間に一定バイアスを印加すると、第2の拡散領
域とショットキ障壁接合部との間にショットキ障壁接合
の少数キャリア注入に基づく電流制御形負性抵抗が得ら
れる。Applying a constant bias between the first diffusion region and the Schottky barrier junction on the third diffusion region is based on the minority carrier injection of the Schottky barrier junction between the second diffusion region and the Schottky barrier junction. A current controlled negative resistance can be obtained.
以下、実施例と共に本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to Examples.
第1図は本発明の一実施例を示すものであり、同図
(A)は平面図、同図(B)は断面図、同図(C)はそ
の電流−電圧静特性を示す電気特性図である。なお、第
7図と同一もしくは相当部分には同一の符号を付してあ
る。すなわち、1は半導体基体(ただし、本実施例では
p形半導体)、3は基板電位を与えるためのベースとし
ての抵抗性接合領域(第1の拡散領域)、2は少数キャ
リアの注入源とのなるエミッタとしての整流性接合領域
(第2の拡散領域)である。また、7は半導体基体1と
逆の導電形で低濃度(例えばショットキ障壁接合でトン
ネル電流がほとんど生じない程度の表面不純物濃度:〜
1017cm-3以下)のコレクタフック領域(第3の拡散領
域)、8はコレクタフック領域7に対してショットキ障
壁接合を形成するショットキメタルであり、領域7と併
せてコレクタとなる。なお、エミッタ領域2、ショット
キメタル8および基板1の関係はそれぞれラテラルトラ
ンジスタのエミッタ、コレクタおよびベースの関係に対
応している。したがって、エミッタ領域2とショットキ
メタル8の下のコレクタフック領域7との間隔はベース
幅に相当し、間隔が狭い程少数キャリアの輸送効率が大
きくなり急峻な負性抵抗特性が得られる。それゆえ、実
質的にスイッチ素子として機能させるにはエミッタ領域
2とコレクタフック領域7との間隔を少数キャリアの拡
散長以内とすることがよい。なお、ベース領域3は半導
体基体1の裏面9に配置することも可能である。FIG. 1 shows an embodiment of the present invention. FIG. 1 (A) is a plan view, FIG. 1 (B) is a sectional view, and FIG. 1 (C) is an electric characteristic showing its current-voltage static characteristic. It is a figure. The same or corresponding parts as in FIG. 7 are designated by the same reference numerals. That is, 1 is a semiconductor substrate (however, a p-type semiconductor in this embodiment), 3 is a resistive junction region (first diffusion region) as a base for applying a substrate potential, and 2 is a minority carrier injection source. Is a rectifying junction region (second diffusion region) as an emitter. Further, 7 is a conductivity type opposite to that of the semiconductor substrate 1 and has a low concentration (for example, a surface impurity concentration at which a tunnel current hardly occurs in a Schottky barrier junction:
The collector hook region (third diffusion region) 8 of 10 17 cm −3 or less) is a Schottky metal that forms a Schottky barrier junction with the collector hook region 7, and together with the region 7 serves as a collector. The relationship between the emitter region 2, the Schottky metal 8 and the substrate 1 corresponds to the relationship between the emitter, collector and base of the lateral transistor, respectively. Therefore, the interval between the emitter region 2 and the collector hook region 7 below the Schottky metal 8 corresponds to the base width, and the smaller the interval, the higher the minority carrier transport efficiency and the steep negative resistance characteristic. Therefore, in order to substantially function as a switching element, it is preferable that the distance between the emitter region 2 and the collector hook region 7 is within the diffusion length of minority carriers. The base region 3 can also be arranged on the back surface 9 of the semiconductor substrate 1.
本素子を動作させるには、ショットキメタル8とベース
領域3との間にバイアス電源6により一定電圧VBCを印
加すると共に、エミッタ領域2とショットキメタル8と
の間に負荷抵抗10と可変電圧源11を接続する。電圧源11
の電圧変化により、エミッタ領域2とショットキメタル
8との間の電流−電圧特性は第1図(C)に示すように
電流制御形の負性抵抗特性を得ることができる。ただ
し、本実施例では半導体基体1としてp形半導体を用い
ているため、第7図に示したn形半導体を基板とした従
来素子の電流−電圧特性と相補的な関係となっている。In order to operate this element, a constant voltage V BC is applied between the Schottky metal 8 and the base region 3 by the bias power source 6, and the load resistor 10 and the variable voltage source are connected between the emitter region 2 and the Schottky metal 8. Connect 11 Voltage source 11
As a result of the voltage change, the current-voltage characteristic between the emitter region 2 and the Schottky metal 8 can obtain a current control type negative resistance characteristic as shown in FIG. 1 (C). However, since a p-type semiconductor is used as the semiconductor substrate 1 in this embodiment, it has a complementary relationship with the current-voltage characteristics of the conventional element using the n-type semiconductor shown in FIG. 7 as a substrate.
第1図(C)に示す電流−電圧静特性は、遮断状態から
導通状態に移行する電圧であるターンオーバ電圧VT、導
通状態を保持する安定点の最小電圧であるサステン電圧
Vs、およびそのときの電流であるサステン電流Isという
三つのパラメータであらわすことができる。これらのパ
ラメータのうちスイッチング素子として重要なものはタ
ーンオーバ電圧VTであり、このターンオーバ電圧VTは、
VT=VBC+VDの関係式で与えられる。すなわち、ターン
オーバ電圧VTは、バイアス電圧VBCと、領域2および基
板1によるpn接合ダイオードの拡散電位VDとで定まる。The current-voltage static characteristics shown in FIG. 1 (C) are the turnover voltage V T , which is the voltage that shifts from the cut-off state to the conductive state, and the sustain voltage, which is the minimum voltage at the stable point that maintains the conductive state.
It can be represented by three parameters: Vs and sustain current Is, which is the current at that time. Of these parameters, the important one as a switching element is the turnover voltage V T , and this turnover voltage V T is
It is given by the relational expression of V T = V BC + V D. That is, the turnover voltage V T is determined by the bias voltage V BC and the diffusion potential V D of the pn junction diode formed by the region 2 and the substrate 1.
つぎに、本発明の動作原理を第2図のエネルギバンド図
を用いて説明する。このエネルギバンド図は第1図
(B)における経路X−X′に沿って描かれたものであ
る。エミッタ領域2から半導体基体1への電子注入がな
い場合には、エミッタ領域2とショットキメタル8との
間は遮断状態である。これは、半導体基体1とエミッタ
領域2とのエミッタ接合が逆バイアスで、且つ、コレク
タフック領域7の電位がショットキメタル8に対して拡
散電位以下となっているためである。一方、エミッタ接
合を順バイアス(≧VBC+VD)にすると半導体基体1へ
の電子注入が始まり、拡散による電子はコレクタフック
領域7に達してそのポテンシャルを引き上げ、ショット
キ障壁接合を順バイアス状態にする。ショットキ電流の
増大に伴い、ある条件下ではショットキメタル8側から
コレクタフック領域7側に少数キャリア(ホール)注入
が始まり、コレクタフック領域7近傍が伝導度変調状態
となる。その結果、フックが消滅しエミッタ−コレクタ
間に負性抵抗が生じ、遮断状態から低いオン電圧の導通
状態に遷移して、第1図(C)の破線で示したpn接合ダ
イオード特性に漸近した特性曲線を描くのである。Next, the operating principle of the present invention will be described with reference to the energy band diagram of FIG. This energy band diagram is drawn along the path XX 'in FIG. 1 (B). When there is no electron injection from the emitter region 2 into the semiconductor substrate 1, the emitter region 2 and the Schottky metal 8 are in a cutoff state. This is because the emitter junction between the semiconductor substrate 1 and the emitter region 2 is reverse biased, and the potential of the collector hook region 7 is below the diffusion potential with respect to the Schottky metal 8. On the other hand, when the emitter junction is forward-biased (≧ V BC + V D ), electron injection into the semiconductor substrate 1 starts, and the electrons due to diffusion reach the collector hook region 7 to raise its potential and put the Schottky barrier junction in the forward-biased state. To do. As the Schottky current increases, minority carrier (hole) injection starts from the Schottky metal 8 side to the collector hook region 7 side under certain conditions, and the vicinity of the collector hook region 7 becomes a conductivity modulation state. As a result, the hook disappears, a negative resistance is generated between the emitter and collector, the cut-off state transitions to the conduction state with a low on-voltage, and the pn junction diode characteristic shown by the broken line in FIG. The characteristic curve is drawn.
ところで、ショットキ障壁接合における少数キャリアの
注入条件は、注入の目安を与える注入効率γ(ショット
キダイオードの全電流に対する少数キャリア電流)の式 γ=ni 2j/(bND 2jns) … から求められる(シャーフェッター,ソリッド−ステー
ト エレクトロニクス,Vol.8,pp.299−311,1965:Scharf
etter,Solid−State,Electronics,Vol.8,pp.299−311,1
965)。ここで、 ni=真性キャリア密度 j=ショットキダイオードの全電流 jns=逆方向飽和電流 b=μn/μp =電子の電界移動度μnと正孔の電界移動度μpの比 ND=n形半導体のドナー濃度 である。一方、逆方向飽和電流jnsは jns=exp(−qφBn/kT) … の関係がある。ここで、 q=電子の電荷量 φBn=ショットキダイオードのバリア値 k=ボルツマン定数 T=絶対温度 である。上記の式および式から、少数キャリア注入
を得るための条件はj/jnsの比が大となることであり、
これはショットキ接合面積を小さくすると共に高いショ
ットキバリア値を持つショットキメタルを用いることに
よって実現できる。By the way, the injection condition of the minority carriers in the Schottky barrier junction is obtained from the expression of injection efficiency γ (the minority carrier current with respect to the total current of the Schottky diode) γ = n i 2 j / (bN D 2 jns). Sharfetter, Solid-State Electronics, Vol.8, pp.299-311, 1965: Scharf
etter, Solid-State, Electronics, Vol.8, pp.299-311,1
965). Where n i = intrinsic carrier density j = total current of Schottky diode jns = reverse saturation current b = μn / μp = ratio of electron field mobility μn to hole field mobility μp N D = n type semiconductor Is the donor concentration. On the other hand, the reverse saturation current JNS is jns = exp (-qφ Bn / kT ) ... relationship with. Here, q = charge amount of electrons φ Bn = barrier value of Schottky diode k = Boltzmann constant T = absolute temperature From the above equation and equation, the condition for obtaining minority carrier injection is that the j / jns ratio becomes large,
This can be realized by reducing the Schottky junction area and using Schottky metal having a high Schottky barrier value.
本実施例の具体例として、ND=1016cm-3でコレクタの接
合面積を1×2μm2とし、ショットキメタルにバリア値
の高いPtシリサイドや三元系のアモルファス材料、a−
Si−Ge−B(φBnは0.85〜1.0eV,jns=3.5×10-8A/cm2:
村瀬他,応用物理欧文誌,21,11,pp.1559−1565,1982)
を用いると、コレクタ電流が0.5mAで注入効率γは45%
にも達する。As a specific example of the present embodiment, N D = 10 16 cm -3 , the junction area of the collector is 1 × 2 μm 2 , Pt silicide having a high barrier value for Schottky metal, a ternary amorphous material, a−
Si-Ge-B (φ Bn is 0.85 to 1.0 eV, jns = 3.5 × 10 -8 A / cm 2 :
Murase et al., Journal of Applied Physics, 21 , 11, pp.1559-1565,1982)
, The collector current is 0.5mA and the injection efficiency γ is 45%.
Also reaches.
第3図は本素子の実測結果の代表例であって、バイアス
電圧VBCで制御されたスイッチの静特性が得られること
が判る。FIG. 3 is a representative example of the actual measurement results of this element, and it can be seen that the static characteristics of the switch controlled by the bias voltage V BC can be obtained.
また、第4図はスイッチングの動特性の実測例であり、
同図上部の実線で示すような信号入力に対して同図下部
の実線で示すようなコレクタ電流を得る。同図下部の破
線は、第7図に示した従来のフック付UJTに対して同様
の信号入力を与えたときのコレクタ電流を示しており、
実線で示す本素子の特性と比較して明らかに本素子の方
が高速動作をしており、立ち上がり時間の比較でほぼ3
〜4倍程度改善されていることが判る。Further, FIG. 4 is an actual measurement example of the switching dynamic characteristics,
A collector current as shown by the solid line in the lower part of the figure is obtained for a signal input as shown by the solid line in the upper part of the figure. The broken line at the bottom of the figure shows the collector current when the same signal input is applied to the conventional UJT with hook shown in FIG.
Compared with the characteristics of this element shown by the solid line, this element clearly operates at higher speed, and the rise time is almost 3
It can be seen that the improvement is about 4 times.
第5図は本発明の第2の実施例を示す平面図であり、第
1図に示したスイッチ素子を同一基板上に複数配列した
ものであって、その入出力動作は前述したPCDと基本的
に同様である。本図において第1図と同一もしくは相当
部分には同一の符号を付してある。本実施例では半導体
基体1に対して抵抗性接合をなすベース領域3が他の拡
散領域群を主面表面において囲む構造となっている。な
お、ベース領域3が主面表面の他に周辺部および底面部
にも形成されている構造としてもよい。拡散領域12は半
導体基体1に対して抵抗性接合となる領域であり、ショ
ットキメタル8の近傍の基板電位を取り出す電極として
働くものである。拡散領域13は整流性接合領域であり、
信号入力端子17に接続される。そして、領域2,12,ショ
ットキメタル8およびその下の不図示のコレクタフック
領域で1単位の素子であるブロック14を構成している。FIG. 5 is a plan view showing a second embodiment of the present invention, in which a plurality of switch elements shown in FIG. 1 are arranged on the same substrate, and the input / output operation is basically the same as that of the PCD described above. Is the same. In this figure, the same or corresponding parts as in FIG. 1 are designated by the same reference numerals. In this embodiment, the base region 3 forming a resistive junction with the semiconductor substrate 1 surrounds another diffusion region group on the main surface. The base region 3 may be formed on the peripheral surface and the bottom surface in addition to the main surface. The diffusion region 12 is a region that forms a resistive junction with the semiconductor substrate 1, and functions as an electrode for extracting the substrate potential in the vicinity of the Schottky metal 8. The diffusion region 13 is a rectifying junction region,
It is connected to the signal input terminal 17. Then, the regions 2 and 12, the Schottky metal 8 and the collector hook region (not shown) therebelow form a block 14 which is an element of one unit.
このように構成された本実施例装置をスキャナとして動
作させるには、各ショットキメタル8と拡散領域3との
間に一定バイアスを電源6で与え、各ブロックの領域2
に周期的なクロックパルス(但し、互いに隣接するブロ
ックに与えられる位相は所定の関係をもってずれてい
る)を与えると、隣接ブロックのオン,オフ状態がター
ンオン電圧に影響を与え、領域13に印加された信号はク
ロックパルスに同期して順次転送される。そして、この
信号は各ブロックの拡散領域12から取り出すことができ
る。本実施例において基体1の導電形をp形とすれば、
このときの信号出力はL→Hへの正極性パルスであり、
既存のPCDと相補的な極性となる。In order to operate the apparatus of this embodiment configured as described above as a scanner, a constant bias is applied between the Schottky metal 8 and the diffusion region 3 by the power source 6, and the region 2 of each block is supplied.
When a periodic clock pulse (however, the phases given to the blocks adjacent to each other are shifted by a predetermined relationship) is applied, the ON / OFF state of the adjacent blocks affects the turn-on voltage and is applied to the region 13. The signals are sequentially transferred in synchronization with the clock pulse. Then, this signal can be extracted from the diffusion region 12 of each block. In this embodiment, if the conductivity type of the substrate 1 is p-type,
The signal output at this time is a positive polarity pulse from L to H,
The polarity is complementary to the existing PCD.
第6図は本発明の第3実施例を示す断面図であり、従来
のフック付UJTと本発明の素子を同一基板上に集積化し
たものである。同図において第1図および第7図と同一
もしくは相当部分には同一の符号を付してある。n形導
電体の半導体基体1の主面にはエミッタ領域2、ベース
領域3、およびコレクタ領域を形成する領域4,5からな
る従来のフック付UJT15が形成されている。また、同じ
く半導体基体1の主面にはp形導電体のウェル1′が形
成され、その中に、エミッタ領域2、ベース領域3、コ
レクタフック領域7が形成され、これらとコレクタフッ
ク領域7上に形成されたショットキメタル8とで本発明
に係るスイッチ素子が構成されている。このように構成
することによって、三重拡散構造を用いることなく互い
に相補関係にある電気特性を有するスイッチ素子を同一
基板上に形成することができる。FIG. 6 is a sectional view showing a third embodiment of the present invention, in which a conventional UJT with a hook and an element of the present invention are integrated on the same substrate. In the figure, the same or corresponding parts as those in FIGS. 1 and 7 are designated by the same reference numerals. On the main surface of the semiconductor substrate 1 of n-type conductor, a conventional UJT 15 with a hook including an emitter region 2, a base region 3 and regions 4 and 5 forming a collector region is formed. Similarly, a well 1'of a p-type conductor is formed on the main surface of the semiconductor substrate 1, and an emitter region 2, a base region 3 and a collector hook region 7 are formed in the well 1 '. The switching element according to the present invention is configured with the Schottky metal 8 formed in the above. With this structure, switch elements having electrical characteristics complementary to each other can be formed on the same substrate without using a triple diffusion structure.
以上説明したように本発明の半導体装置によれば、ベー
スとなる第1導電形の半導体基体に電位を与えるための
第1導電形の第1の拡散層とコレクタとなる第2導電形
の第3の拡散領域およびこの上のショットキ障壁接合部
とのあいだに一定バイアスを印加することにより、エミ
ッタとなる第2導電形の第2の拡散領域とショットキ障
壁接合との間にショットキ障壁接合の少数キャリア注入
に基づく電流制御系負性抵抗が得られるのでラッチ機能
を有するスイッチ素子として機能することができる。そ
して、第3の拡散領域をイオン注入で浅く形成すること
およびショットキ障壁接合深さを数百Å以下の構造とす
ることはいずれも容易である。すなわち、ラッチ機能を
持つスイッチ素子として従来からあるフック付UJTのコ
レクタのような不純物熱拡散法による二重拡散構造のpn
接合構造に比べて、本発明のショットキ障壁接合は微細
化が容易であり、高密度高集積化LSI素子の基本素子と
して有利である。また、ショットキ障壁接合面積を小さ
くできるということは接合容量を小さくできるというこ
とであり、スイッチング動作の高速化に有効である。さ
らに、ショットキ障壁接合での少数キャリア注入はpn接
合の場合と異なりショットキメタルのバリア値で制限さ
れた注入量となるため、深い飽和に振り込むことがな
い。このような浅い飽和動作はショットキ障壁接合面積
を小さくできることと共に高速スイッチングに極めて有
利である。また、本発明によれば、相補形特性の2つの
タイプのスイッチ素子を三重拡散構造を用いることなく
同一基板上に容易に製造することができるという利点も
ある。As described above, according to the semiconductor device of the present invention, the first diffusion layer of the first conductivity type for applying a potential to the semiconductor body of the first conductivity type serving as the base and the first diffusion layer of the second conductivity type serving as the collector. By applying a constant bias between the diffusion region of No. 3 and the Schottky barrier junction thereabove, a small number of Schottky barrier junctions are formed between the second diffusion region of the second conductivity type serving as the emitter and the Schottky barrier junction. Since a current control system negative resistance based on carrier injection is obtained, it can function as a switch element having a latch function. Then, it is easy to form the third diffusion region shallow by ion implantation and to make the Schottky barrier junction depth a structure of several hundred Å or less. In other words, the pn of the double diffusion structure by the impurity thermal diffusion method such as the collector of UJT with a hook which has been conventionally used as a switch element having a latch function.
Compared with the junction structure, the Schottky barrier junction of the present invention can be easily miniaturized, and is advantageous as a basic element of a high density and highly integrated LSI element. In addition, the fact that the Schottky barrier junction area can be reduced means that the junction capacitance can be reduced, which is effective for speeding up the switching operation. Furthermore, unlike the case of the pn junction, the minority carrier injection in the Schottky barrier junction is an injection amount limited by the barrier value of the Schottky metal, so it is not transferred to deep saturation. Such shallow saturation operation is extremely advantageous for high-speed switching as well as being able to reduce the Schottky barrier junction area. Further, according to the present invention, there is an advantage that two types of switch elements having complementary characteristics can be easily manufactured on the same substrate without using a triple diffusion structure.
第1図は本発明の一実施例を示すものであり、 同図(A)は平面図、同図(B)は断面図、同図(C)
はその電流−電圧静特性を示す電気特性図、第2図は第
1図(B)の経路X−X′に沿ったエネルギバンド図、
第3図は第1図の実施例の静特性を示すもので、バイア
ス電圧VBCに対する各パラメータ依存性の実測値による
グラフ、第4図は第1図の実施例のスイッチング応答特
性の実測値を示す特性図、第5図は本発明の第2の実施
例を示す平面図、第6図は本発明の第3実施例を示す断
面図、第7図は従来のフック付UJTを示すものであり、
同図(A)は平面図、同図(B)は断面図、同図(C)
はその電流−電圧静特性を示す電気特性図である。 1……半導体基体、2……エミッタ拡散領域、3,9……
ベース拡散領域、4……コレクタフック領域、8……シ
ョットキメタル。FIG. 1 shows an embodiment of the present invention. FIG. 1A is a plan view, FIG. 1B is a sectional view, and FIG.
Is an electric characteristic diagram showing the current-voltage static characteristic, and FIG. 2 is an energy band diagram along the path XX ′ in FIG. 1 (B).
FIG. 3 shows the static characteristics of the embodiment of FIG. 1, and is a graph of the measured values of the dependence of each parameter on the bias voltage V BC . FIG. 4 shows the measured values of the switching response characteristics of the embodiment of FIG. 5 is a plan view showing a second embodiment of the present invention, FIG. 6 is a sectional view showing a third embodiment of the present invention, and FIG. 7 is a conventional UJT with a hook. And
The figure (A) is a plan view, the figure (B) is a sectional view, and the figure (C).
FIG. 4 is an electrical characteristic diagram showing the current-voltage static characteristic. 1 ... Semiconductor substrate, 2 ... Emitter diffusion region, 3, 9 ...
Base diffusion area, 4 …… Collector hook area, 8 …… Schottky metal.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−115684(JP,A) 特開 昭60−160782(JP,A) 特開 昭60−196972(JP,A) 特公 昭53−13953(JP,B2) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-49-115684 (JP, A) JP-A-60-160782 (JP, A) JP-A-60-196972 (JP, A) JP-B-53- 13953 (JP, B2)
Claims (1)
電位を与えるための第1導電形の第1の拡散領域と、 前記半導体基体と整流性の接合をなしエミッタとなる第
2導電形の第2の拡散領域と、 前記半導体基体と整流性接合をなしその表面においてシ
ョットキ障壁接合が形成されこのショットキ障壁接合と
合わせてコレクタとなる第2導電形の第3の拡散領域
と、 が形成され、 前記第2の拡散領域と第3の拡散領域とが少数キャリア
の拡散長以内の間隔をもって配置されていることを特徴
とする半導体装置。1. A first diffusion region of a first conductivity type for forming a resistive junction with the semiconductor substrate of a first conductivity type, which serves as a base, for applying an electric potential to the semiconductor substrate, and the semiconductor. A second diffusion region of the second conductivity type that forms a rectifying junction with the substrate and serves as an emitter, and a Schottky barrier junction that forms a rectifying junction with the semiconductor substrate and is formed on the surface thereof and forms a collector together with the Schottky barrier junction. A third diffusion region of the second conductivity type is formed, and the second diffusion region and the third diffusion region are arranged with an interval within a diffusion length of minority carriers. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243826A JPH0760891B2 (en) | 1985-11-01 | 1985-11-01 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243826A JPH0760891B2 (en) | 1985-11-01 | 1985-11-01 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105471A JPS62105471A (en) | 1987-05-15 |
| JPH0760891B2 true JPH0760891B2 (en) | 1995-06-28 |
Family
ID=17109503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60243826A Expired - Fee Related JPH0760891B2 (en) | 1985-11-01 | 1985-11-01 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760891B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416839B2 (en) * | 1973-03-06 | 1979-06-25 | ||
| JPS5313953A (en) * | 1976-07-23 | 1978-02-08 | Citizen Watch Co Ltd | Electronic watch with electronic computer |
| JPS60160782A (en) * | 1984-02-01 | 1985-08-22 | Hitachi Denshi Ltd | solid-state imaging device |
| JPS60196972A (en) * | 1984-03-21 | 1985-10-05 | Hamamatsu Photonics Kk | semiconductor equipment |
-
1985
- 1985-11-01 JP JP60243826A patent/JPH0760891B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62105471A (en) | 1987-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907053A (en) | Semiconductor integrated circuit | |
| US5412598A (en) | Bistable four layer device, memory cell, and method for storing and retrieving binary information | |
| JP2698645B2 (en) | MOSFET | |
| JPS5938742B2 (en) | transistor | |
| US2971139A (en) | Semiconductor switching device | |
| US4825274A (en) | Bi-CMOS semiconductor device immune to latch-up | |
| JPH0470787B2 (en) | ||
| JPH09186329A (en) | Power semiconductor device with temperature sensor | |
| US4700213A (en) | Multi-drain enhancement JFET logic (SITL) with complementary MOSFET load | |
| JPH07297373A (en) | Integrated driver circuit device for inductive load elements | |
| US3078196A (en) | Semiconductive switch | |
| JP3302275B2 (en) | Semiconductor devices | |
| EP0094145A2 (en) | High gain thyristor switching circuit | |
| JPH06188424A (en) | Semiconductor structural part | |
| Hewlett | Schottky I/sup 2/L | |
| US4661831A (en) | Integrated RS flip-flop circuit | |
| US3482151A (en) | Bistable semiconductor integrated device | |
| US3967308A (en) | Semiconductor controlled rectifier | |
| US4170017A (en) | Highly integrated semiconductor structure providing a diode-resistor circuit configuration | |
| JPH0760891B2 (en) | Semiconductor device | |
| US3283171A (en) | Semiconductor switching device and circuit | |
| US4814852A (en) | Controlled voltage drop diode | |
| US4121116A (en) | Component for logic circuits and logic circuits equipped with this component | |
| US3717775A (en) | Coupling of bistable elements by conductivity modulation | |
| US4958210A (en) | High voltage integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |