JPH0762814B2 - データ保護回路 - Google Patents
データ保護回路Info
- Publication number
- JPH0762814B2 JPH0762814B2 JP61110742A JP11074286A JPH0762814B2 JP H0762814 B2 JPH0762814 B2 JP H0762814B2 JP 61110742 A JP61110742 A JP 61110742A JP 11074286 A JP11074286 A JP 11074286A JP H0762814 B2 JPH0762814 B2 JP H0762814B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal line
- package
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ保護回路に係り、特に、複数のパッケー
ジをマルチ接続し、各パッケージからの出力をワイヤー
ドオア論理をとって信号線に出力する電子回路におい
て、パッケージの括線挿入時に生じるデータエラー発生
を回避するのに好適なデータ保護回路に関する。
ジをマルチ接続し、各パッケージからの出力をワイヤー
ドオア論理をとって信号線に出力する電子回路におい
て、パッケージの括線挿入時に生じるデータエラー発生
を回避するのに好適なデータ保護回路に関する。
〔従来の技術〕 例えば、ディジタル交換機の加入者回路と集線装置との
間に介装されるインタフェース回路等のように、複数の
パッケージをマルチ接続し、各パッケージからの出力を
ワイヤードオア論理をとって信号線に出力する構成の電
子回路が多く使用されてきている。例えば特開昭56-203
97号公報には、ワイヤードオア論理の加入者電話機状態
検出回路が記載されており、NTT研究実用化報告第31巻
第11号（1982）「デジタル加入者線交換機の集線方式と
加入者回路」には、ワイヤードオア論理を時分割多重で
用い集線機能を実現する技術が記載されている。
間に介装されるインタフェース回路等のように、複数の
パッケージをマルチ接続し、各パッケージからの出力を
ワイヤードオア論理をとって信号線に出力する構成の電
子回路が多く使用されてきている。例えば特開昭56-203
97号公報には、ワイヤードオア論理の加入者電話機状態
検出回路が記載されており、NTT研究実用化報告第31巻
第11号（1982）「デジタル加入者線交換機の集線方式と
加入者回路」には、ワイヤードオア論理を時分割多重で
用い集線機能を実現する技術が記載されている。
複数のパッケージからの出力をワイヤードオア論理をと
って信号線に出力する構成の電子回路では、パッケージ
の一つを通電時分割状態のまま挿入（以下、活線挿入と
いう）すると、活線挿入したパッケージ内の電源が挿入
時から所定時間に亘り不安定となるため、当該パッケー
ジから信号線に誤出力が出て他のパッケージのデータを
乱してしまうという不都合がある。
って信号線に出力する構成の電子回路では、パッケージ
の一つを通電時分割状態のまま挿入（以下、活線挿入と
いう）すると、活線挿入したパッケージ内の電源が挿入
時から所定時間に亘り不安定となるため、当該パッケー
ジから信号線に誤出力が出て他のパッケージのデータを
乱してしまうという不都合がある。
本発明の目的は、上記従来技術の欠点を解消し、パッケ
ージ活線挿入時にデータエラーが発生するのを防止する
データ保護回路を提供することにある。
ージ活線挿入時にデータエラーが発生するのを防止する
データ保護回路を提供することにある。
上記目的は、パッケージの活線挿入時に、当該パッケー
ジへの電源供給が安定するまでの所要時間当該パッケー
ジからの出力を停止させることにより達成される。
ジへの電源供給が安定するまでの所要時間当該パッケー
ジからの出力を停止させることにより達成される。
パッケージ活線挿入時から電源が安定するまでの当該パ
ッケージからの出力を停止させることにより、電源不安
定に基づいて誤信号が当該パッケージ内で発生しても、
誤出力が信号線に出力されることがない。従って、他の
パッケージのデータを乱すことがない。
ッケージからの出力を停止させることにより、電源不安
定に基づいて誤信号が当該パッケージ内で発生しても、
誤出力が信号線に出力されることがない。従って、他の
パッケージのデータを乱すことがない。
以下、本発明の一実施例を図面を参照して説明する。
第１図は、本発明の一実施例を適用したデータ保護回路
を装備した電子回路の構成図である。本実施例に係るデ
ータ保護回路は、電圧検出回路１と、信号線出力停止ス
イッチ回路２とから成り、インバータ回路3,4のオープ
ンコレクタトランジスタQ6（インバータ回路４の詳細は
図示せず）のベース力を、電圧検出回路１と停止スイッ
チ回路２とインバータ回路3,4とが搭載されたパッケー
ジの活線挿入時に所定時間低レベルにクランプし、トラ
ンジスタQ6の出力を停止（ハイインピーダンス状態とす
る）するようにしてある。インバータ回路3,4のオープ
ンコレクタの出力線は、他の図示しないパッケージのイ
ンバータ回路のオープンコレクタの出力線とワイヤード
オア論理をとられ、信号線に出力されるようになってい
る。尚、インバータ回路の詳細は本発明と関係ないため
説明を省略する。
を装備した電子回路の構成図である。本実施例に係るデ
ータ保護回路は、電圧検出回路１と、信号線出力停止ス
イッチ回路２とから成り、インバータ回路3,4のオープ
ンコレクタトランジスタQ6（インバータ回路４の詳細は
図示せず）のベース力を、電圧検出回路１と停止スイッ
チ回路２とインバータ回路3,4とが搭載されたパッケー
ジの活線挿入時に所定時間低レベルにクランプし、トラ
ンジスタQ6の出力を停止（ハイインピーダンス状態とす
る）するようにしてある。インバータ回路3,4のオープ
ンコレクタの出力線は、他の図示しないパッケージのイ
ンバータ回路のオープンコレクタの出力線とワイヤード
オア論理をとられ、信号線に出力されるようになってい
る。尚、インバータ回路の詳細は本発明と関係ないため
説明を省略する。
電圧検出回路１は、電源電圧をVccとした場合、パッケ
ージ活線挿入時に高電圧がベースに印加され、以後時定
数 で減少し、最終的に の電圧がベースに印加されるトランジスタQ1と、パッケ
ージ活線挿入時から一定の電圧 がベースに印加されるトランジスタQ2,Q3を備えてい
る。上述した電圧を与える抵抗R1,R2,R4,R5は なる関係を満たすように選択してある。
ージ活線挿入時に高電圧がベースに印加され、以後時定
数 で減少し、最終的に の電圧がベースに印加されるトランジスタQ1と、パッケ
ージ活線挿入時から一定の電圧 がベースに印加されるトランジスタQ2,Q3を備えてい
る。上述した電圧を与える抵抗R1,R2,R4,R5は なる関係を満たすように選択してある。
信号線出力停止スイッチ回路２は、前記トランジスタQ
2,Q3のコレクタ出力の有無によってオン，オフするトラ
ンジスタQ4,Q5を備え、トランジスタQ4のコレクタがイ
ンバータ回路３のトランジスタQ6のベースに接続され、
トランジスタQ5のコレクタが図示しないインバータ回路
４のトランジスタQ6のベースに接続されている。
2,Q3のコレクタ出力の有無によってオン，オフするトラ
ンジスタQ4,Q5を備え、トランジスタQ4のコレクタがイ
ンバータ回路３のトランジスタQ6のベースに接続され、
トランジスタQ5のコレクタが図示しないインバータ回路
４のトランジスタQ6のベースに接続されている。
斯かる構成のデータ保護回路の動作を第２図を参照して
説明する。
説明する。
パッケージを活線挿入すると、電源端子の電圧はアース
からVccにステップ状に上昇する。このVccの印加によ
り、トランジスタQ2,Q3のベース電位は活線挿入時から となり、トランジスタQ1のベース電位は第２図に点線で
示すように変化し活線挿入時から所要時間ｔの間は より高く、それ以降は低くなる。従って、このｔの期間
は、トランジスタQ4,Q5がオン状態となり、インバータ
回路3,4の夫々のトランジスタQ6のベースはトランジス
タQ4,Q5のコレクターエミッタを介してアースに接地さ
れた状態となる。つまり、上記ｔの期間は、インバータ
回路3,4への入力信号にかかわらず、その出力信号は停
止される。期間ｔが経過すると、トランジスタQ4,Q5が
オフ状態となることにより、トランジスタQ6のベースに
は入力信号に応じた電圧が印加され、アクティブ状態に
なっているトランジスタQ6のオープンコレクタに信号が
出力される。
からVccにステップ状に上昇する。このVccの印加によ
り、トランジスタQ2,Q3のベース電位は活線挿入時から となり、トランジスタQ1のベース電位は第２図に点線で
示すように変化し活線挿入時から所要時間ｔの間は より高く、それ以降は低くなる。従って、このｔの期間
は、トランジスタQ4,Q5がオン状態となり、インバータ
回路3,4の夫々のトランジスタQ6のベースはトランジス
タQ4,Q5のコレクターエミッタを介してアースに接地さ
れた状態となる。つまり、上記ｔの期間は、インバータ
回路3,4への入力信号にかかわらず、その出力信号は停
止される。期間ｔが経過すると、トランジスタQ4,Q5が
オフ状態となることにより、トランジスタQ6のベースに
は入力信号に応じた電圧が印加され、アクティブ状態に
なっているトランジスタQ6のオープンコレクタに信号が
出力される。
本実施例に係るデータ保護回路は、上述したように電圧
検出回路の出力（Q2,Q3のコレクタ）を複数とることが
できる。従って、該出力数と同数の複数のインバータ回
路と信号線出力停止スイッチ回路と電圧検出回路とを１
つのICとしてまとめることができる。
検出回路の出力（Q2,Q3のコレクタ）を複数とることが
できる。従って、該出力数と同数の複数のインバータ回
路と信号線出力停止スイッチ回路と電圧検出回路とを１
つのICとしてまとめることができる。
本発明によれば、パッケージ活線挿入時のデータエラー
をなくすことができ、信頼性の高いシステムを構成する
ことができる。
をなくすことができ、信頼性の高いシステムを構成する
ことができる。
第１図は本発明の一実施例に係るデータ保護回路を装備
した電子回路の構成図、第２図は第１図に示す回路の動
作を説明するタイミングチャートである。 １……電圧検出回路、２……信号線出力停止スイッチ回
路、3,4……インバータ回路。
した電子回路の構成図、第２図は第１図に示す回路の動
作を説明するタイミングチャートである。 １……電圧検出回路、２……信号線出力停止スイッチ回
路、3,4……インバータ回路。
Claims (1)
- 【請求項１】複数のパッケージをマルチ接続して各パッ
ケージの出力をワイヤードオア論理をとり信号線に出力
する電子回路における前記信号線に出力するデータの保
護回路であって、前記電子回路に、前記複数のパッケー
ジに供給する電源の電圧を所定のレベルで検出する電圧
検出回路と、前記電圧検出回路の出力に対応して前記複
数のパッケージの出力のオンオフを制御する制御信号を
出力する信号線出力停止スイッチ回路とを備え、前記複
数のパッケージのそれぞれは、前記信号線出力停止スイ
ッチ回路の制御信号により前記信号線へのデータの出力
をオンオフする構成とし、前記電子回路の電源がオン状
態において前記電子回路に新たなパッケージを挿入して
マルチ接続する際、前記信号線出力停止スイッチ回路
は、前記電圧検出回路が前記電源の電圧が所定のレベル
を検出するまで前記制御信号を出力オフとし、前記電圧
検出回路が前記電源の電圧が所定のレベルを検出後は、
前記制御信号を出力オンとすることで、新たなパッケー
ジを挿入時、前記電源の電圧が所定のレベルになるまで
既に前記電子回路に挿入マルチ接続されている前記複数
のパッケージのそれぞれの前記信号線へのデータの出力
をオフすることを特徴とするデータ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61110742A JPH0762814B2 (ja) | 1986-05-16 | 1986-05-16 | データ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61110742A JPH0762814B2 (ja) | 1986-05-16 | 1986-05-16 | データ保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62267815A JPS62267815A (ja) | 1987-11-20 |
| JPH0762814B2 true JPH0762814B2 (ja) | 1995-07-05 |
Family
ID=14543377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61110742A Expired - Lifetime JPH0762814B2 (ja) | 1986-05-16 | 1986-05-16 | データ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762814B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5371085B2 (ja) * | 2008-10-17 | 2013-12-18 | 日本電気通信システム株式会社 | 出力停止制御回路と通信装置及び出力停止制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112628A (en) * | 1980-02-12 | 1981-09-05 | Agency Of Ind Science & Technol | Detecting element for change of luminous energy in light conductive path |
-
1986
- 1986-05-16 JP JP61110742A patent/JPH0762814B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62267815A (ja) | 1987-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636656A (en) | Circuit for selectively extending a cycle of a clock signal | |
| EP0181943A1 (en) | Data-holding circuit in a memory | |
| US3980898A (en) | Sense amplifier with tri-state bus line capabilities | |
| JPH0762814B2 (ja) | データ保護回路 | |
| JPH09319835A (ja) | Ｉｃカード | |
| JPS5474643A (en) | Information processing system | |
| JP2588911B2 (ja) | メモリカード回路 | |
| US20030112567A1 (en) | Device preventing from chip damage caused by over voltage | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH0536263A (ja) | 半導体装置 | |
| JPH06214893A (ja) | メモリカード装置 | |
| JPH07104899A (ja) | Ｉｃのパワーセーブ装置 | |
| JP2708497B2 (ja) | 電気部品の誤搭載検出装置 | |
| JP2591425B2 (ja) | 保護回路 | |
| JPH029402Y2 (ja) | ||
| CN115766622A (zh) | 一种交换机上电控制电路、方法及系统 | |
| JPS6022262A (ja) | パス制御方法 | |
| JPH07295701A (ja) | バス接続システム | |
| JPH01276287A (ja) | メモリカード及びそのシステム | |
| JPH04648A (ja) | 電子機器 | |
| JPS59186192A (ja) | 半導体記憶装置 | |
| JPH01205346A (ja) | 半導体集積回路 | |
| JPH06175961A (ja) | 入出力アドレス自動設定装置 | |
| JPS582050U (ja) | 接続状態検出回路 | |
| JPH0536943U (ja) | クリアパルス生成回路 |