JPH0763188B2 - Video adjustment circuit - Google Patents
Video adjustment circuitInfo
- Publication number
- JPH0763188B2 JPH0763188B2 JP4354482A JP35448292A JPH0763188B2 JP H0763188 B2 JPH0763188 B2 JP H0763188B2 JP 4354482 A JP4354482 A JP 4354482A JP 35448292 A JP35448292 A JP 35448292A JP H0763188 B2 JPH0763188 B2 JP H0763188B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- circuit
- delay
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】本発明は映像調整回路に関し、特
に映像信号の色信号(クロマ信号)のレベルを調整する
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video adjustment circuit, and more particularly to a circuit for adjusting the level of a color signal (chroma signal) of a video signal.
【0002】[0002]
【従来の技術】一般に、クロマ信号のレベルを変化させ
る場合は、フィルタを用いて入力映像信号を輝度信号成
分(Y信号)とクロマ信号成分(C信号)とに分離した
後で利得制御を行っている。その従来の回路について図
3を参照して説明する。2. Description of the Related Art Generally, when changing the level of a chroma signal, gain control is performed after separating an input video signal into a luminance signal component (Y signal) and a chroma signal component (C signal) using a filter. ing. The conventional circuit will be described with reference to FIG.
【0003】図3に示されている従来の映像調整回路で
は、入力端子21に印加される映像信号をフィルタ25
でY信号及びC信号に分離し、この2つに分けられた信
号について夫々利得制御回路23,26で利得制御した
後、再び加算回路24で加算し出力端子22に送出して
いる。この場合、利得制御端子27,28により利得調
整が行われていた。In the conventional image adjusting circuit shown in FIG. 3, the image signal applied to the input terminal 21 is filtered by the filter 25.
The signal is separated into a Y signal and a C signal by the gain control circuit, the gain control circuits 23 and 26 control the gains of the two signals, and the addition circuit 24 adds them again and sends them to the output terminal 22. In this case, the gain control terminals 27 and 28 are used to adjust the gain.
【0004】[0004]
【発明が解決しようとする課題】上述した従来の回路に
おいては、2つの利得制御回路23及び26を用いてい
るため、両回路23と26との特性が全く同一でない
と、映像信号レベルを調整する際に周波数振幅特性が変
化してしまうという欠点があった。Since the above-mentioned conventional circuit uses the two gain control circuits 23 and 26, the video signal level is adjusted unless the characteristics of the two circuits 23 and 26 are exactly the same. However, there is a drawback in that the frequency amplitude characteristic changes when this is performed.
【0005】このため、図4に示されている平衡変調器
を用いた回路が提案されている。この回路は調整したい
C信号だけをバンドパスフィルタ(BPF)15で分離
し、平衡変調器16で制御信号入力17に応じて利得調
整するものである。ところが、BPF15及び変調器1
6によって信号の遅延が生じるため、クロマ信号レベル
を変化させるとクロマ信号の位相変動を伴うという欠点
がある。Therefore, a circuit using the balanced modulator shown in FIG. 4 has been proposed. In this circuit, only the C signal to be adjusted is separated by a bandpass filter (BPF) 15 and the gain is adjusted by the balanced modulator 16 according to the control signal input 17. However, the BPF 15 and the modulator 1
Since 6 causes a signal delay, there is a drawback in that the phase of the chroma signal changes when the chroma signal level is changed.
【0006】また、PinP(ピクチャインピクチャ)機
能において映像信号のレベル制御を行う技術として特開
昭62−264789号公報に開示されているものがあ
るが、かかる技術ではY/C分離を行っていないため、
クロマ信号だけの調整は行えない。There is a technique disclosed in Japanese Patent Laid-Open No. 62-264789 for controlling the level of a video signal in the PinP (picture-in-picture) function. In such technique, Y / C separation is performed. Because there is no
It is not possible to adjust only the chroma signal.
【0007】一方、クロマ信号を分離して記録する技術
として特開平2−290397号公報に開示されている
ものがあるが、これはクロマ信号を一定レベルに調整す
るものであり、そのゲインを自在に変えることはできな
い。On the other hand, as a technique for separating and recording the chroma signal, there is one disclosed in Japanese Patent Application Laid-Open No. 2-290397, which adjusts the chroma signal to a constant level, and the gain thereof can be freely adjusted. Cannot be changed to
【0008】さらに、輝度信号の利得を調整する技術と
して特開昭61−295793号公報に開示されている
ものがあるが、これはクロマ信号のゲイン調整に関する
ものではなく、しかも外部から自在に調整できるもので
はない。Further, as a technique for adjusting the gain of the luminance signal, there is one disclosed in Japanese Patent Application Laid-Open No. 61-295793, but this is not related to the gain adjustment of the chroma signal, and it can be adjusted freely from the outside. Not something you can do.
【0009】そこで、本発明は上述した従来の欠点を解
決するためになされたものであり、その目的は位相変動
を伴わずにクロマ信号のレベルを調整することのできる
映像調整回路を提供することである。Therefore, the present invention has been made to solve the above-mentioned conventional drawbacks, and an object thereof is to provide an image adjusting circuit capable of adjusting the level of a chroma signal without accompanying phase fluctuation. Is.
【0010】[0010]
【課題を解決するための手段】上記課題を解決するた
め、本発明による映像調整回路は、入力された映像信号
から所定の信号成分を取出すフィルタと、この取出され
た信号成分のゲインを、外部制御信号に応じて変化せし
めるゲイン変化手段と、前記映像信号について前記フィ
ルタ及び前記ゲイン変化手段における遅延時間と同一の
時間を遅延せしめる遅延手段と、この遅延手段による遅
延出力と前記ゲイン変化手段の出力とを混合する加算手
段とを有することを特徴する。In order to solve the above problems, a video adjusting circuit according to the present invention provides a filter for extracting a predetermined signal component from an input video signal, and a gain of the extracted signal component to an external device. Gain changing means for changing according to a control signal, delay means for delaying the video signal by the same time as the delay time in the filter and the gain changing means, a delay output by the delay means and an output of the gain changing means And adding means for mixing and.
【0011】[0011]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0012】図1は本発明による映像調整回路の構成を
示すブロック図である。図において、本発明の一実施例
による映像調整回路は、入力端子1に印加される映像信
号からC信号を分離するためのBPF5と、この分離さ
れたC信号を入力とする平衡変調器6と、これらBPF
5及び平衡変調器6による遅延時間と同等の遅延時間を
有する遅延回路3と、この遅延出力と平衡変調器6の出
力とを加算する加算回路4とを含んで構成されている。
なお、図中の7は制御信号入力端子,2は出力端子であ
る。FIG. 1 is a block diagram showing the configuration of a video adjusting circuit according to the present invention. In the figure, a video adjusting circuit according to an embodiment of the present invention includes a BPF 5 for separating a C signal from a video signal applied to an input terminal 1, and a balanced modulator 6 having the separated C signal as an input. , These BPF
5 and the delay circuit 3 having a delay time equivalent to that of the balanced modulator 6, and an adder circuit 4 for adding the delay output and the output of the balanced modulator 6.
In the figure, 7 is a control signal input terminal and 2 is an output terminal.
【0013】かかる構成によれば、遅延回路3が設けら
れているため加算回路4の加算処理時において入力信号
とC信号との位相が合致するのある。According to this structure, since the delay circuit 3 is provided, the phases of the input signal and the C signal may coincide with each other during the addition processing of the addition circuit 4.
【0014】ここで、平衡変調器6は、例えば図2に示
されているような周知の乗算器構成であり、入力される
信号のゲインを変えるだけでなく、その出力信号の極性
をも変える機能を有する。すなわち、入力される利得制
御信号に対して符号付き演算を行うものである。したが
って、この平衡変調器6の出力極性が入力端子に印加さ
れる信号と同相ならば加算回路4における出力のクロマ
信号レベルは増大し、反対極性ならばクロマ信号レベル
は低下することになる。図1に戻り、かかる構成におい
て、入力端子1に印加される映像信号は、BPF5,遅
延回路3に夫々供給される。平衡変調器6では制御信号
入力端子7の電圧に応じてその利得が変化する。制御信
号が+側の時入力同位相でレベルは+電位の大きさによ
って変化する。制御信号が−の場合は出力信号は反転す
る。したがって、制御電圧がゼロのとき利得がゼロにな
る。Here, the balanced modulator 6 has a well-known multiplier configuration as shown in FIG. 2, for example, and changes not only the gain of an input signal but also the polarity of its output signal. Have a function. That is, a signed operation is performed on the input gain control signal. Therefore, if the output polarity of the balanced modulator 6 is in phase with the signal applied to the input terminal, the chroma signal level of the output of the adder circuit 4 will increase, and if it is of the opposite polarity, the chroma signal level will decrease. Returning to FIG. 1, in such a configuration, the video signal applied to the input terminal 1 is supplied to the BPF 5 and the delay circuit 3, respectively. The gain of the balanced modulator 6 changes according to the voltage of the control signal input terminal 7. When the control signal is on the + side, the input phase is the same and the level changes depending on the magnitude of the + potential. When the control signal is negative, the output signal is inverted. Therefore, the gain becomes zero when the control voltage is zero.
【0015】平衡変調器6において利得と位相とが制御
された出力は加算回路4で、入力信号が遅延回路3を経
由した信号と加算される。したがって、平衡変調器6の
出力がゼロの場合は入力信号がそのまま出力端子2に送
出されることになる。平衡変調器6の出力が反転信号の
場合は、その信号が加算されることにより、クロマ信号
レベルは低下することになる。The output whose gain and phase are controlled by the balanced modulator 6 is added by the adder circuit 4 to the signal passed through the delay circuit 3. Therefore, when the output of the balanced modulator 6 is zero, the input signal is sent to the output terminal 2 as it is. When the output of the balanced modulator 6 is an inverted signal, the signals are added, so that the chroma signal level is lowered.
【0016】このように、平衡変調器を用いれば、クロ
マ信号レベルを自在に変化させることができるのであ
る。これにより、ボリウム(可変抵抗素子)を用いてレ
ベル変換する場合に比べて離れた場所からのコントロー
ルができるというメリットがある。また、周知の映像混
合増幅器(フェーダ増幅器)を用いた場合には利得を1
倍〜0倍に変化させることができるのが一般的である
が、本実施例のように平衡変調器を用いれば+1倍〜0
倍〜−1倍に変化させることができるのである。As described above, by using the balanced modulator, the chroma signal level can be freely changed. As a result, there is an advantage that the control can be performed from a distant place as compared with the case where the level conversion is performed using the volume (variable resistance element). If a well-known video mixing amplifier (fader amplifier) is used, the gain is set to 1
Generally, it can be changed from double to 0 times, but if a balanced modulator is used as in this embodiment, it is +1 to 0.
It can be changed from double to -1.
【0017】この平衡変調器はすでにIC化されている
が、例えばモトローラ(株)のMC1496をはじめと
し、同MC1495等を用いれば良い。This balanced modulator has already been integrated into an IC, but MC1496 of Motorola Co., Ltd., MC1495, etc. may be used.
【0018】遅延回路3における遅延時間については、
BPF5及び平衡変調器6における遅延時間を予め計測
して適切な素子を選定すれば良い。例えば数10[n
S]程度とすれば良い。Regarding the delay time in the delay circuit 3,
The delay time in the BPF 5 and the balanced modulator 6 may be measured in advance and an appropriate element may be selected. For example, the number 10 [n
S].
【0019】なお、本発明はクロマ信号のレベル調整に
限らず各種の映像信号の調整に応用できることは明らか
である。It is obvious that the present invention can be applied not only to the level adjustment of the chroma signal but also to the adjustment of various video signals.
【0020】[0020]
【発明の効果】以上説明したように本発明は、BPFと
平衡変調器との和の遅延時間に相当する遅延時間を有す
る遅延回路を設けることにより、位相を合致させつつク
ロマ信号レベルだけを変化させることができるという効
果がある。As described above, according to the present invention, by providing the delay circuit having the delay time corresponding to the delay time of the sum of the BPF and the balanced modulator, only the chroma signal level is changed while matching the phases. The effect is that it can be done.
【図1】本発明による映像調整回路の一実施例の構成を
示すブロック図ある。FIG. 1 is a block diagram showing the configuration of an embodiment of a video adjustment circuit according to the present invention.
【図2】図1中の平衡変調器の内部構成例を示す回路図
である。FIG. 2 is a circuit diagram showing an internal configuration example of a balanced modulator shown in FIG.
【図3】従来の映像調整回路の一例を示すブロック図で
ある。FIG. 3 is a block diagram showing an example of a conventional image adjustment circuit.
【図4】従来の映像調整回路の他の例を示すブロック図
である。FIG. 4 is a block diagram showing another example of a conventional image adjustment circuit.
3 遅延回路 4 加算回路 5 バンドパスフィルタ 6 平衡変調器 3 Delay circuit 4 Adder circuit 5 Bandpass filter 6 Balanced modulator
Claims (3)
を取出すフィルタと、この取出された信号成分のゲイン
を、外部制御信号に応じて変化せしめるゲイン変化手段
と、前記映像信号について前記フィルタ及び前記ゲイン
変化手段における遅延時間と同一の時間を遅延せしめる
遅延手段と、この遅延手段による遅延出力と前記ゲイン
変化手段の出力とを混合する加算手段とを有することを
特徴する映像調整回路。1. A filter for extracting a predetermined signal component from an input video signal, a gain changing means for changing the gain of the extracted signal component according to an external control signal, the filter for the video signal, and A video adjustment circuit comprising: a delay unit for delaying the same time as the delay time in the gain changing unit, and an adding unit for mixing a delay output of the delay unit and an output of the gain changing unit.
を特徴とする請求項1記載の映像調整回路。2. The image adjustment circuit according to claim 1, wherein the signal component is a chroma signal.
ることを特徴とする請求項1又は2記載の映像調整回
路。3. The image adjusting circuit according to claim 1, wherein the gain changing means is a balanced modulator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4354482A JPH0763188B2 (en) | 1992-12-16 | 1992-12-16 | Video adjustment circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4354482A JPH0763188B2 (en) | 1992-12-16 | 1992-12-16 | Video adjustment circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06189326A JPH06189326A (en) | 1994-07-08 |
| JPH0763188B2 true JPH0763188B2 (en) | 1995-07-05 |
Family
ID=18437867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4354482A Expired - Fee Related JPH0763188B2 (en) | 1992-12-16 | 1992-12-16 | Video adjustment circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763188B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166658A (en) * | 1986-01-20 | 1987-07-23 | Matsushita Electric Ind Co Ltd | Outline correcting circuit |
| JPS6481472A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Electronics | Television camera device |
-
1992
- 1992-12-16 JP JP4354482A patent/JPH0763188B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06189326A (en) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823190A (en) | Apparatus for enhancing contours of television signal | |
| JPS62295591A (en) | Chrominance synchronizing circuit | |
| JPH0763188B2 (en) | Video adjustment circuit | |
| JP3539638B2 (en) | RGB encoder | |
| KR930017459A (en) | Butter phase correction circuit | |
| JPH04263594A (en) | Secam system decoder | |
| JPH0583599A (en) | Video signal processing circuit | |
| JPS581873B2 (en) | comb filter circuit | |
| JPH01212973A (en) | Aperture circuit | |
| JP2845429B2 (en) | Signal processing device | |
| JPS59110297A (en) | Hue control method | |
| JP2606377B2 (en) | Automatic signal passband adjuster | |
| JPS60192468A (en) | Image quality adjustment device | |
| JP3519428B2 (en) | Color subcarrier elimination circuit | |
| JP2623032B2 (en) | Comb type filter circuit | |
| JPH01181212A (en) | comb filter | |
| KR0113721Y1 (en) | Echo device | |
| JP3026713B2 (en) | Color trap circuit | |
| JPS58191577A (en) | Picture quality adjusting circuit | |
| JPS63146668A (en) | Picture quality adjusting device | |
| JPS59111482A (en) | Noise suppression circuit | |
| JPH079492Y2 (en) | Comb filter | |
| JPH03224386A (en) | Vertical contour correction device | |
| JPH02179187A (en) | Color video signal processing device | |
| JPH04104596A (en) | Video signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070705 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |