Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0766298B2 - Constant current source circuit - Google Patents
[go: Go Back, main page]

JPH0766298B2 - Constant current source circuit - Google Patents

Constant current source circuit

Info

Publication number
JPH0766298B2
JPH0766298B2 JP61245290A JP24529086A JPH0766298B2 JP H0766298 B2 JPH0766298 B2 JP H0766298B2 JP 61245290 A JP61245290 A JP 61245290A JP 24529086 A JP24529086 A JP 24529086A JP H0766298 B2 JPH0766298 B2 JP H0766298B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
capacitor
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61245290A
Other languages
Japanese (ja)
Other versions
JPS63100519A (en
Inventor
志津夫 八木
勇夫 秋武
修三 松本
宏典 花房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61245290A priority Critical patent/JPH0766298B2/en
Publication of JPS63100519A publication Critical patent/JPS63100519A/en
Publication of JPH0766298B2 publication Critical patent/JPH0766298B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路化に好適な定電流源回路に関
する。
TECHNICAL FIELD The present invention relates to a constant current source circuit suitable for semiconductor integrated circuits.

〔従来の技術〕[Conventional technology]

半導体素子を用いた定電流源回路としては種々のものが
提案され、実用化されている。
Various types of constant current source circuits using semiconductor elements have been proposed and put into practical use.

第6図は従来周知の固定バイアス法による定電流源回路
を説明するための回路図であって、M1はPチャネルMOS
・FET(以下、トランジスタM1と略称する)、2はバイ
アス回路、3は電源(V1)、4は負荷抵抗、R1,R2は抵
抗、IDはトランジスタM1に流れるドレイン電流、VGS
トランジスタM1のゲート・ソース間電圧である。
FIG. 6 is a circuit diagram for explaining a conventionally known constant current source circuit by the fixed bias method, in which M 1 is a P channel MOS.
FET (hereinafter abbreviated as transistor M 1 ), 2 is a bias circuit, 3 is a power supply (V 1 ), 4 is a load resistor, R 1 and R 2 are resistors, ID is a drain current flowing in the transistor M 1 , V GS is the gate-source voltage of the transistor M 1 .

第7図は第6図の回路におけるトランジスタM1のゲート
・ソース間電圧VGSとドレイン電流IDの静特性図であ
る。
FIG. 7 is a static characteristic diagram of the gate-source voltage V GS and the drain current I D of the transistor M 1 in the circuit of FIG.

第7図の静特性図から解るように、トランジスタM1のゲ
ート・ソース間電圧VGSが一定であれば、ドレイン電流I
Dも一定となり、負荷抵抗RLの大きさに関係なく一定の
電流IDが流れる。ここで、トランジスタM1のゲート電圧
は抵抗R1,R2の抵抗比と電源3の電圧V1で決定される。
As can be seen from the static characteristic diagram of FIG. 7, if the gate-source voltage V GS of the transistor M 1 is constant, the drain current I
D also becomes constant, and a constant current I D flows regardless of the magnitude of the load resistance R L. Here, the gate voltage of the transistor M 1 is determined by the resistance ratio of the resistors R 1 and R 2 and the voltage V 1 of the power supply 3.

したがって、電源3の電圧V1が一定であれば、トランジ
スタM1のゲート・ソース間電圧VGSは一定に保たれ、ト
ランジスタM1は定電流源として動作する。
Therefore, if the voltage V 1 of the power source 3 is constant, the voltage V GS between the gate and source of the transistor M 1 is kept constant, the transistor M 1 operates as a constant current source.

しかし、上記従来技術においては、トランジスタM1のゲ
ート・ソース間電圧VGS対ドレイン電流ID特性には、製
造上のバラツキ、温度依存性があり、それらに起因する
ドレイン電流の変動については配慮されていなかった。
However, in the above-mentioned conventional technique, the gate-source voltage V GS vs. drain current I D characteristic of the transistor M 1 has manufacturing variations and temperature dependence, and consideration should be given to variations in the drain current due to them. Was not done.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記したように、半導体製造工程ではトランジスタの特
性バラツキが大きい。また、トランジスタは抵抗やコン
デンサなどに比べ温度特性が悪い。上記従来技術におい
ては、該トランジスタの特性ばらつき及び温度変動につ
いて配慮されておらず、定電流源の電流値が大きく変動
する(通常MOS・ICプロセスでは2倍から2分の1)と
いう問題があった。
As described above, there are large variations in the characteristics of transistors in the semiconductor manufacturing process. In addition, transistors have poorer temperature characteristics than resistors and capacitors. In the above-mentioned prior art, no consideration is given to variations in characteristics of the transistors and temperature variations, and there is a problem in that the current value of the constant current source fluctuates greatly (usually in a MOS / IC process, it is from two times to one half). It was

本発明は、トランジスタの特性バラツキ、温度特性によ
る定電流源の電流バラツキを抑えた定電流源回路を提供
することを目的とする。
It is an object of the present invention to provide a constant current source circuit that suppresses current variations of a constant current source due to variations in transistor characteristics and temperature characteristics.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、電流源として動作するトランジスタM1に流
れるドレイン(コレクタ)電流IDを検出し、該ドレイン
(コレクタ)電流IDが一定になるようにトランジスタM1
のゲート(ベース)電圧を制御することにより達成され
る。
The above object is achieved by detecting the drain (collector) current I D flowing through the transistor M 1 which operates as a current source, such that the drain (collector) current I D is constant transistor M 1
It is achieved by controlling the gate (base) voltage of the.

トランジスタM1(第1のトランジスタ)のドレイン(コ
レクタ)電流を検出するために、該トランジスタM1とペ
ア性のとれた第2のトランジスタと、該第2のトランジ
スタのドレイン(コレクタ)側に接続される他端が接地
された第1のコンデンサと、該第1のコンデンサに並列
に接続される第1のスイッチを設け、これらとトランジ
スタM1、抵抗RLとでカレントミラー回路を構成する。前
記第1のスイッチは一定周期で前記第1のコンデンサの
電荷を放電する。該第1のスイッチの動作と同期して前
記第1のコンデンサの両端の電圧を一定期間だけサンプ
リングしホールドするサンプル・ホールド回路を設け、
該サンプル・ホールドされた電圧と、前記第2のトラン
ジスタのドレイン電流と前記第1のコンデンサの容量値
とで予め設定した電圧とを比較することにより前記第2
のトランジスタのドレイン(コレクタ)電流の大小を判
定し、該第2のトランジスタのゲート(ベース)電圧す
なわちトランジスタM1のゲート(ベース)電圧を制御す
ることにより達成される。
In order to detect the drain (collector) current of the transistor M 1 (first transistor), a second transistor paired with the transistor M 1 and a drain (collector) side of the second transistor are connected. A first capacitor whose other end is grounded and a first switch connected in parallel with the first capacitor are provided, and these, the transistor M 1 and the resistor R L constitute a current mirror circuit. The first switch discharges the electric charge of the first capacitor at regular intervals. A sample and hold circuit for sampling and holding the voltage across the first capacitor for a fixed period in synchronization with the operation of the first switch is provided.
By comparing the sampled and held voltage with a voltage preset by the drain current of the second transistor and the capacitance value of the first capacitor, the second voltage
This is accomplished by determining the magnitude of the drain (collector) current of the second transistor and controlling the gate (base) voltage of the second transistor, that is, the gate (base) voltage of the transistor M 1 .

〔作用〕[Action]

電流検出回路において、第1のスイッチは第1のコンデ
ンサの電荷を一定周期で放電させる。
In the current detection circuit, the first switch discharges the electric charge of the first capacitor in a constant cycle.

第1のコンデンサに蓄積される。これらの動作によっ
て、第2のトランジスタに流れるドレイン(コレクタ)
電流を電圧変換した状態で前記第1のコンデンサの両端
から検出することができる。
It is stored in the first capacitor. By these operations, the drain (collector) that flows to the second transistor
The current can be detected from both ends of the first capacitor in the state of being converted into voltage.

サンプル・ホールド回路は、前記第1のコンデンサの両
端の電圧を前記第1のスイッチと同期してサンプリング
した後、ホールドする。基準電圧発生回路は、一定値の
電圧(基準電圧)を発生する。比較回路は、前記サンプ
ル・ホールド回路の出力電圧と前記基準電圧発生回路の
基準電圧とを比較し、これらの電圧の差分に応じた電圧
(又は電流)を出力する。平滑回路は、前記比較回路の
出力電圧を平滑する。該平滑された電圧を前記第2のト
ランジスタのゲート(ベース)に加えることによって、
該第2のトランジスタと、電流源として動作しているト
ランジスタM1(第1のトランジスタ)のそれぞれのドレ
イン(コレクタ)電流を制御することができる。すなわ
ち、トランジスタM1(第1のトランジスタ)と第2のト
ランジスタのドレイン(コレクタ)電流は、前記電流検
出回路の第1のコンデンサの容量値と前記サンプル・ホ
ールド回路のサンプリング時間と前記基準電圧発生回路
の基準電圧とで決定されるので、トランジスタM1の特性
変動に関係なく一定値の電流を得ることができる。
The sample and hold circuit samples and holds the voltage across the first capacitor in synchronization with the first switch. The reference voltage generating circuit generates a constant voltage (reference voltage). The comparison circuit compares the output voltage of the sample and hold circuit with the reference voltage of the reference voltage generation circuit, and outputs a voltage (or current) according to the difference between these voltages. The smoothing circuit smoothes the output voltage of the comparison circuit. By applying the smoothed voltage to the gate (base) of the second transistor,
The drain (collector) currents of the second transistor and the transistor M 1 (first transistor) operating as a current source can be controlled. That is, the drain (collector) currents of the transistor M 1 (first transistor) and the second transistor are the capacitance value of the first capacitor of the current detection circuit, the sampling time of the sample and hold circuit, and the reference voltage generation. Since it is determined by the reference voltage of the circuit, a constant current can be obtained regardless of the characteristic variation of the transistor M 1 .

〔実施例〕〔Example〕

以下、本発明の実施例を図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明による定電流源回路の第一の実施例を示
す回路図であって、M1,M2はそれぞれPチャネルMOS・FE
T(以下、トランジスタと略称する)。V1,V2はそれぞれ
電圧源、R1は抵抗、RLは負荷抵抗、C1,C2,C3はそれぞれ
コンデンサ、S1,S2はそれぞれスイッチ回路、A1,A2はそ
れぞれ増幅器を示す。
FIG. 1 is a circuit diagram showing a first embodiment of a constant current source circuit according to the present invention, in which M 1 and M 2 are P-channel MOS / FE, respectively.
T (hereinafter, abbreviated as transistor). V 1 and V 2 are voltage sources, R 1 is a resistor, R L is a load resistor, C 1 , C 2 and C 3 are capacitors, S 1 and S 2 are switch circuits, and A 1 and A 2 are respectively Shows an amplifier.

また、5は電流検出回路、6はサンプル・ホールド回
路、7は基準電圧発生回路、8は比較回路、9は平滑回
路である。
Further, 5 is a current detection circuit, 6 is a sample and hold circuit, 7 is a reference voltage generation circuit, 8 is a comparison circuit, and 9 is a smoothing circuit.

第2図は第1図の動作波形図であって、(a)はスイッ
チ回路S1の導通状態、(b)はスイッチ回路S2の導通状
態、(c)はX点の電圧波形、(d)はY点の電圧波形
を示す。
FIG. 2 is an operation waveform diagram of FIG. 1, where (a) is the conduction state of the switch circuit S 1 , (b) is the conduction state of the switch circuit S 2 , (c) is the voltage waveform at point X, ( d) shows the voltage waveform at the Y point.

まず、各部の個々の動作について説明する。First, the individual operation of each unit will be described.

第1図において、トランジスタM1は、抵抗RLを負荷とし
電流源として動作している。次に、電流検出回路5につ
いて説明する。スイッチ回路S1は、コンデンサC1の電荷
を一定周期で放電する。
In FIG. 1, the transistor M 1 operates as a current source with the resistance R L as a load. Next, the current detection circuit 5 will be described. The switch circuit S 1 discharges the electric charge of the capacitor C 1 in a constant cycle.

トランジスタM2は、コンデンサC1を負荷とし、トランジ
スタM1とカレントミラーを構成する。
The transistor M 2 forms a current mirror with the transistor M 1 by using the capacitor C 1 as a load.

よって、トランジスタM2のドレイン電流は、トランジス
タM1のドレイン電流に比例する。該トランジスタM2のド
レイン電流は、スイッチ回路S1が非導通(OFF)状態の
ときにコンデンサC1に流れ込む。このとき、トランジス
タM2のドレイン電流は、コンデンサC1の両端の電圧とし
て検出することができる。
Therefore, the drain current of the transistor M 2 is proportional to the drain current of the transistor M 1 . The drain current of the transistor M 2 flows into the capacitor C 1 when the switch circuit S 1 is in the non-conducting (OFF) state. At this time, the drain current of the transistor M 2 can be detected as the voltage across the capacitor C 1 .

サンプル・ホールド回路6は、前記電流検出回路5のコ
ンデンサC1の両端の電圧を前記スイッチ回路S1と同期し
て動作するスイッチ回路S2によりコンデンサC2にサンプ
リングし、ホールドする。
Sample and hold circuit 6 samples the capacitor C 2 by the switch circuit S 2 operating voltage across the capacitor C 1 of the current detection circuit 5 in synchronization with the switching circuit S 1, to hold.

増幅器A1はインピーダンス変換器として動作している。
ここで、前記電流検出回路5のコンデンサC1の容量を
C1、トランジスタM2のドレイン電流をID2、スイッチ回
路S2が導通している時間をt2とすれば、コンデンサC2
両端の電圧VCは、 となり、トランジスタM2のドレイン電流は、コンデンサ
C2の両端の電圧として表わすことができる。
The amplifier A 1 operates as an impedance converter.
Here, the capacitance of the capacitor C 1 of the current detection circuit 5 is
C 1, the drain current I D2 of the transistor M 2, if the amount of time that the switch circuit S 2 is conducting and t 2, the voltage V C across the capacitor C 2 is And the drain current of the transistor M 2 becomes
It can be expressed as the voltage across C 2 .

基準電圧発生回路7は、前記(1)式の関係よりトラン
ジスタM2のドレイン電流ID2に相等する一定の電圧(以
下、基準電圧と呼ぶ)を発生する。
Reference voltage generating circuit 7, the (1) constant voltage equivalent to the drain current I D2 of the transistor M 2 than relationships (hereinafter, referred to as a reference voltage) to generate.

比較回路8は、前記基準電圧発生回路7より発生させら
れた基準電圧と、前記サンプル・ホールド回路6のコン
デンサC2に蓄積された電圧とを比較し、その結果を電圧
として出力する。ここで、増幅器A2は、2つの比較信号
レベルが等しいとき、出力インピーダンスはハイインピ
ーダンス状態となる。
The comparison circuit 8 compares the reference voltage generated by the reference voltage generation circuit 7 with the voltage stored in the capacitor C 2 of the sample and hold circuit 6, and outputs the result as a voltage. Here, the output impedance of the amplifier A 2 becomes a high impedance state when the two comparison signal levels are equal.

平滑回路9は、比較回路8より出力された出力電圧の平
滑化を行なう。
The smoothing circuit 9 smoothes the output voltage output from the comparison circuit 8.

次に、全体の動作について説明する。Next, the overall operation will be described.

トランジスタM1のドレイン電流は、電流検出回路5のト
ランジスタM2のドレイン電流で表わされ、該トランジス
タM2のドレイン電流はコンデンサC1にて電圧に変換され
た後、該コンデンサC1の両端の電圧をサンプル・ホール
ド回路6のコンデンサC2にサンプリングされホールドさ
れる。該サンプル・ホールドされた電圧は、比較回路8
の増幅器A2により基準電圧発生回路7の基準電圧と比較
される。ここで、基準電圧よりもコンデンサC2の両端の
電圧が小さい場合を考えると増幅器A2の出力は接地電圧
に近い電圧になる。該増幅器A2の出力は平滑回路9のコ
ンデンサC3に蓄積された電荷を放電させる動作を行な
う。これにより、コンデンサC3の両端の電圧は小さくな
りトランジスタM1,M2のゲート・ソース間電圧を大きく
する方向に動作する。すなわち、トランジスタM1,M2
それぞれのドレイン電流を増加させる。
The drain current of the transistor M 1 is represented by the drain current of the transistor M 2 of the current detection circuit 5, after the drain current of the transistor M 2 is converted into a voltage by the capacitor C 1, both ends of the capacitor C 1 Is sampled and held in the capacitor C 2 of the sample and hold circuit 6. The sampled and held voltage is compared by the comparison circuit 8
It is compared with the reference voltage of the reference voltage generating circuit 7 by the amplifier A 2 of. Here, considering the case where the voltage across the capacitor C 2 is smaller than the reference voltage, the output of the amplifier A 2 becomes a voltage close to the ground voltage. The output of the amplifier A 2 performs the operation of discharging the electric charge accumulated in the capacitor C 3 of the smoothing circuit 9. As a result, the voltage across the capacitor C 3 decreases and the gate-source voltage of the transistors M 1 and M 2 increases. That is, the drain currents of the transistors M 1 and M 2 are increased.

次に、基準電圧とコンデンサC2の両端の電圧とが等しい
場合について考える。このとき、増幅器A2の出力はハイ
インピーダンス状態となり、平滑回路のコンデンサC3
両端の電圧はホールドされた状態になる。この間、トラ
ンジスタM1,M2のゲート・ソース間電圧は一定に保たれ
トランジスタM1,M2それぞれのドレイン電流は一定値に
なる。
Next, consider the case where the reference voltage and the voltage across the capacitor C 2 are equal. At this time, the output of the amplifier A 2 is in a high impedance state, and the voltage across the capacitor C 3 of the smoothing circuit is held. During this time, the transistors M 1, the gate-source voltage of M 2 is kept constant transistors M 1, M 2 each drain current is a constant value.

次に、基準電圧よりコンデンサC2の両端の電圧が大きい
場合について考える。このとき、増幅器A2の出力は、電
源電圧に近い電圧を出力する。
Next, consider the case where the voltage across the capacitor C 2 is higher than the reference voltage. At this time, the output of the amplifier A 2 outputs a voltage close to the power supply voltage.

これにより、コンデンサC3の両端の電圧は高くなりトラ
ンジスタM1,M2のゲート・ソース間電圧を小さくする方
向に動作する。すなわち、トランジスタM1,M2それぞれ
のドレイン電流を減少させる。
As a result, the voltage across the capacitor C 3 increases and the gate-source voltage of the transistors M 1 and M 2 decreases. That is, the drain currents of the transistors M 1 and M 2 are reduced.

増幅器A2の出力の変動は、平滑回路9により平滑化され
た後、トランジスタM1,M2のゲートに印加されるため、
トランジスタM1は定電流源として動作する。
The fluctuation of the output of the amplifier A 2 is smoothed by the smoothing circuit 9 and then applied to the gates of the transistors M 1 and M 2 .
The transistor M 1 operates as a constant current source.

上記第一の実施例によれば、トランジスタの特性バラツ
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
According to the first embodiment described above, it is possible to configure a constant current source circuit that is not affected by variations in transistor characteristics and temperature fluctuations.

尚、増幅器A1はインピーダンス変換器として使用してい
るので増幅器の代わりにソースホロワ等を用いても良い
ことは明らかである。また、抵抗RLは、電流源用トラン
ジスタの負荷として用いているので、抵抗RLの代わりに
トランジスタ等のアクティブ素子を用いても良いことは
明らかである。
Since the amplifier A 1 is used as an impedance converter, it is obvious that a source follower or the like may be used instead of the amplifier. Further, since the resistor R L is used as the load of the current source transistor, it is clear that an active element such as a transistor may be used instead of the resistor R L.

第3図は本発明による定電流源回路の第二の実施例を示
す回路図であって、第1図と同一機能を有するものには
同一符号を付してある。M3,M4はそれぞれNチャンネルM
OS・FET、V3,V4は電圧源である。
FIG. 3 is a circuit diagram showing a second embodiment of the constant current source circuit according to the present invention, and those having the same functions as those in FIG. 1 are designated by the same reference numerals. M 3 and M 4 are N channel M respectively
OS • FET, V 3 and V 4 are voltage sources.

上記第二の実施例の動作は前述の実施例の動作説明より
容易に理解できるので省略する。
The operation of the second embodiment will be omitted because it can be easily understood from the description of the operation of the above embodiment.

この実施例によれば、MOS・FET M3,M4の特性バラツキお
よび温度変動に影響されない定電流源回路を構成するこ
とができる。
According to this embodiment, it is possible to configure a constant current source circuit that is not affected by the characteristic variations of the MOS • FETs M 3 and M 4 and temperature fluctuations.

第4図は本発明による定電流源回路の第三の実施例を示
す回路図であって、第1図と同一機能を有するものには
同一符号を付してある。T1,T2はそれぞれPNP型トランジ
スタ、R2,R3は抵抗である。この実施の動作説明より容
易に理解できるので省略する。
FIG. 4 is a circuit diagram showing a third embodiment of the constant current source circuit according to the present invention, and those having the same functions as those in FIG. 1 are designated by the same reference numerals. T 1 and T 2 are PNP type transistors, and R 2 and R 3 are resistors. The description of the operation of this embodiment will be omitted because it can be easily understood.

上記第三の実施例によれば、トランジスタの特性バラツ
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
According to the third embodiment described above, it is possible to configure a constant current source circuit that is not affected by variations in transistor characteristics and temperature variations.

第5図は本発明による定電流源回路の第四の実施例を示
す回路図であって、第1図,第3図,第4図と同一機能
を有するものには同一符号と付してある。T3,T4はそれ
ぞれNPN型トランジスタである。この実施例の動作も前
述の実施例の動作説明より容易に理解できるので省略す
る。
FIG. 5 is a circuit diagram showing a fourth embodiment of the constant current source circuit according to the present invention, and those having the same functions as those in FIGS. 1, 3, and 4 are designated by the same reference numerals. is there. T 3 and T 4 are NPN type transistors, respectively. The operation of this embodiment will be omitted because it can be easily understood from the description of the operation of the above embodiment.

上記第四の実施例によれば、トランジスタの特性バラツ
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
According to the fourth embodiment described above, it is possible to configure a constant current source circuit which is not affected by variations in transistor characteristics and temperature fluctuations.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、ICの製造バラツキ
によるトランジスタの特性バラツキおよび温度変動に対
する特性変化に対して電流源の電流バラツキおよび変動
がない定電流源回路を構成することができ上記従来技術
の欠点を除いて優れた機能の定電流源回路を提供するこ
とができる。
As described above, according to the present invention, it is possible to configure a constant current source circuit in which there is no variation in current of a current source or variation in characteristics due to variations in characteristics of transistors due to variations in manufacturing of IC and variations in characteristics due to temperature variations. It is possible to provide a constant current source circuit having an excellent function, excluding the drawbacks of the technology.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第一の実施例を示す回路図、第2図は
第1図の動作波形図、第3図は本発明の第二の実施例を
示す回路図、第4図は本発明の第三の実施例を示す回路
図、第5図は本発明の第四の実施例を示す回路図、第6
図は従来周知の定電流源回路を説明する回路図、第7図
は第6図におけるトランジスタM1のゲート・ソース間電
圧とドレイン電流の静特性図である。 5……電流検出回路、6……サンプル・ホールド回路、
7……基準電圧発生回路、8……比較回路、9……平滑
回路、M1,M2……MOS・FET、A1,A2……増幅器、S1,S2
…スイッチ回路。
1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is an operation waveform diagram of FIG. 1, FIG. 3 is a circuit diagram showing a second embodiment of the present invention, and FIG. FIG. 5 is a circuit diagram showing a third embodiment of the present invention, FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention, and FIG.
FIG. 7 is a circuit diagram for explaining a conventionally known constant current source circuit, and FIG. 7 is a static characteristic diagram of the gate-source voltage and the drain current of the transistor M 1 in FIG. 5 ... Current detection circuit, 6 ... Sample and hold circuit,
7: reference voltage generation circuit, 8: comparison circuit, 9: smoothing circuit, M 1 , M 2 ...... MOS / FET, A 1 , A 2 ...... amplifier, S 1 , S 2
... switch circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 修三 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 花房 宏典 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (56)参考文献 特開 昭58−37719(JP,A) 特開 昭62−69230(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shuzo Matsumoto 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture Home Appliances Research Laboratory, Hitachi, Ltd. (72) Hironori Hanafusa 292, Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Tate Video Engineering Co., Ltd. (56) Reference JP-A-58-37719 (JP, A) JP-A-62-69230 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】カレントミラー形式で接続された第1およ
び第2のトランジスタと、 上記第1のトランジスタの出力電流によって駆動される
負荷と、 上記第2のトランジスタの出力電流が供給されるコンデ
ンサと、 上記コンデンサに充電された充電電荷を所定周波数で放
電させるスイッチ手段と、 上記コンデンサの充電電圧を所定期間ホールドするホー
ルド手段と、 ホールドされた電圧を基準電圧と比較して、これら電圧
の差が減少するように、上記第1および第2のトランジ
スタのバイアスを制御する制御手段と、 からなることを特徴とする定電流源回路。
1. A first and a second transistor connected in a current mirror form, a load driven by an output current of the first transistor, and a capacitor supplied with an output current of the second transistor. Switch means for discharging the charge charged in the capacitor at a predetermined frequency, hold means for holding the charge voltage of the capacitor for a predetermined period, and comparing the held voltage with a reference voltage to determine the difference between these voltages. A constant current source circuit, comprising: a control unit that controls the biases of the first and second transistors so as to decrease.
JP61245290A 1986-10-17 1986-10-17 Constant current source circuit Expired - Lifetime JPH0766298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61245290A JPH0766298B2 (en) 1986-10-17 1986-10-17 Constant current source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61245290A JPH0766298B2 (en) 1986-10-17 1986-10-17 Constant current source circuit

Publications (2)

Publication Number Publication Date
JPS63100519A JPS63100519A (en) 1988-05-02
JPH0766298B2 true JPH0766298B2 (en) 1995-07-19

Family

ID=17131464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61245290A Expired - Lifetime JPH0766298B2 (en) 1986-10-17 1986-10-17 Constant current source circuit

Country Status (1)

Country Link
JP (1) JPH0766298B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197033A (en) 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837719A (en) * 1981-08-31 1983-03-05 Nippon Telegr & Teleph Corp <Ntt> Constant current generator

Also Published As

Publication number Publication date
JPS63100519A (en) 1988-05-02

Similar Documents

Publication Publication Date Title
EP0048758B1 (en) Field effect transistor circuit configuration
KR0128731B1 (en) Differential amplififr and current sensing circuit and
US4409501A (en) Power-on reset circuit
JP2592234B2 (en) Semiconductor device
US5004970A (en) Device and a process for detecting current flow in a MOS transistor
KR950025774A (en) A reference potential generating circuit for generating a more stable reference potential, a potential detecting circuit for determining whether the detected potential reaches a predetermined level, and a semiconductor integrated circuit device having the same
US4430587A (en) MOS Fixed delay circuit
KR950000432B1 (en) Simulated transistor/diode
US4701639A (en) Threshold detector circuit and method
US4165478A (en) Reference voltage source with temperature-stable MOSFET amplifier
JPH06282338A (en) Constant current circuit and ramp voltage generating circuit
US4633101A (en) Semiconductor sample and hold switching circuit
JPH06105856B2 (en) Constant current source circuit
JPH08213886A (en) Delay circuit
JPH0766298B2 (en) Constant current source circuit
US5264785A (en) Voltage-controlled resistance element with superior dynamic range
JP3963421B2 (en) Controlled oscillation system and method
USRE37876E1 (en) Power supply switch reference circuitry
CA1196953A (en) Full wave rectifier having an operational amplifier
US4607174A (en) Voltage detection circuit using threshold as reference voltage for detecting input voltage
US4481462A (en) Amplitude control system
US6747489B2 (en) Frequency multiplying circuitry with a duty ratio varying little
JPH0769748B2 (en) Constant current source circuit
JPH05249148A (en) Integrated comparator circuit
US6049244A (en) Circuit generator of a constant electric signal which is independent from temperature and manufacturing process variables