JPH0766946B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置及びその製造方法に関するもの
で、特に複数の論理素子と記憶素子とを同一基板上に形
成した装置及びその製造方法に関するものである。

（従来の技術） 従来の論理素子と記憶素子とを同一基板上に形成した半
導体装置の製造方法について、その工程別素子断面図で
ある第10図を用いて説明する。

第10図（ａ）のように、ｎ型半導体基板100にｐ型ウエ
ル101が形成され、その表面に酸化膜102、窒化シリコン
膜103が順に形成されている。この半導体基板100の左側
の領域に論理素子を、右側の領域に記憶素子を形成する
場合に、第10図（ｂ）のように写真蝕刻法を用いてパタ
ーニングしたレジスト膜104及び窒化シリコン膜103aを
マスクとして、同じドーズ量のホウ素（Ｂ）イオンを同
時に注入してフィールド反転防止層105を形成し、その
後フィールド酸化膜106をその上に形成していた。そし
てそれぞれのウエル101において、左側の領域には論理
素子を、右側の領域には記憶素子を形成していた。

（発明が解決しようとする課題） このような従来の方法によって製造された半導体装置に
は、論理素子と同一基板上に形成しようとする記憶素子
がSRAM又はDRAMの場合と、EPROM又はEEPROMの場合とで
それぞれ異なった問題が存在した。

先ず論理素子がSRAM又はDRAMの場合であるが、一般に記
憶容量として所定量（例えば256kbit）以上要求される
ため、フィールド酸化膜106による素子分離幅は、論理
素子の場合よりも微細にする必要がある。このためには
フィールド反転防止層105の不純物濃度は、論理素子の
みを形成する場合よりもパンチスルーを防止するため高
くしなければならない。そこで高濃度なフィールド反転
防止層105が、論理素子側にも形成されることになる。

しかしこのようにして濃度の高いフィールド反転防止層
105が論理素子側に形成されると、隣接した素子形成領
域111とフィールド反転防止層105との間に大きい電気容
量が形成されて、論理素子側の動作速度が遅くなるとい
う問題があった。

一方論理素子がEPROM又はEEPROMの場合にも、やはり一
定以上の記憶容量が要求されるためフィールド反転防止
層105の不純物濃度は、論理素子のみを基板上に形成す
る場合よりも高くしなければならない。しかし同時に高
いプログラム電圧に耐え得る接合耐圧が要求されるた
め、フィールド反転防止層107のうち素子形成領域107と
隣接した部分105aの不純物濃度は低くする必要がある。
従ってこの場合のフィールド反転防止層107の不純物濃
度は、論理素子のみを基板上に形成した場合よりも素子
形成領域107と隣接した部分105aは低く、隣接していな
い中央部分105bの不純物濃度は高くしなければならな
い。しかし上述したように従来は、双方のフィールド反
転防止層を同時に形成していたため、このような濃度の
異なるものを形成することができないという問題があっ
た。

本発明は上記事情に鑑み、フィールド反転防止層の濃度
を、論理素子側と記憶素子とで異なるように形成された
半導体装置及びその製造方法を提供することを目的とす
る。

〔発明の構成〕

（課題を解決するための手段） 本発明の半導体装置は、論理素子が形成された領域では
第１のフィールド酸化膜の下方に第１の不純物濃度を有
する第１のフィールド反転防止層を備え、記憶素子が形
成された領域では、第２のフィールド酸化膜の下方に、
素子形成領域に隣接した部分では第１の不純物濃度より
も低い第２の不純物濃度を有し、隣接していない中央部
分では第１の不純物濃度よりも高い第３の不純物濃度を
有する第２のフィールド反転防止層を備えたことを特徴
としている。

そしてこのような半導体装置は、論理素子を形成する領
域において第１の不純物濃度を有する一導電型の第１の
フィールド反転防止層を第１のフィールド酸化膜の下方
に形成する工程と、記憶素子を形成する領域における第
２のフィールド酸化膜の下方において、素子形成領域に
隣接した部分は第１の不純物濃度よりも低い第２の不純
物濃度を有し、隣接していない中央部分は第１の不純物
濃度よりも高い第３の不純物濃度を有するように第２の
フィールド反転防止層を形成する工程とを備えた製造方
法によって製造することができる。

（作用） 論理素子を分離するための第１のフィールド酸化膜の下
方に形成された第１のフィールド反転防止層は、比較的
低い第１の不純物濃度であるため、論理素子形成領域と
の間に形成される電気容量は小さく、動作速度は低下し
ない。一方、記憶素子を分離するための第２のフィール
ド酸化膜の下方に形成された第２のフィールド反転防止
層の不純物濃度は、素子形成領域と隣接した部分が第１
の不純物濃度よりも低い第２の不純物濃度であり、隣接
していない中央部分が第１の不純物濃度よりも高い第３
の不純物濃度であるため、素子形成領域とこの第２のフ
ィールド反転防止層との間では電界集中が防止されて接
合耐圧が高くなり、さらに微細化のためにフィールド酸
化膜の素子分離幅を小さくした場合にも、パンチスルー
が有効に防止される。

（実施例） 本発明の一実施例について、図面を参照して説明する。

先ず、記憶素子としてSRAMを論理素子としてのCPUと同
一基板に形成する第１の実施例について説明する。第１
図はこの場合の工程別素子断面を示したものである。従
来の場合と同様に、ｎ型半導体基板200にｐ型ウエル201
を形成した後、表面を900℃で熱酸化して500Åの厚さの
酸化膜202を形成し、その表面にCVD法により窒化シリコ
ン膜203を形成する（第１図（ａ））。

写真蝕刻法を用いて窒化シリコン膜203を論理素子側の
みにおいてパターニングし、フィールド反転防止層を形
成する部分が除去された窒化シリコン膜203aを形成す
る。そしてこの窒化シリコン膜203a及び記憶素子側の窒
化シリコン膜203をマスクとしてドーズ量３×10¹³でホ
ウ素（Ｂ）イオンを注入し（第１図（ｂ））、論理素子
側にのみ、フィールド反転防止層205aを形成する（第１
図（ｃ））。

次に、記憶素子側にフィールド反転防止層を形成する。
一旦レジスト膜204a及び204を除去し、再びレジストを
全面に塗布する。そして記憶素子側において、写真蝕刻
法を用いて窒化シリコン膜203をパターニングし、フィ
ールド反転防止層を形成する部分が除去された窒化シリ
コン膜203bを形成する。この窒化シリコン膜203b及び論
理素子側の窒化シリコン膜203aをマスクとしてドーズ量
７×10¹³でホウ素（Ｂ）イオンを注入し（第１図
（ｃ））、記憶素子側においてのみ、フィールド反転防
止層205bを形成する。

レジスト膜204b及び204cを除去した後、酸化雰囲気中で
酸化を行うことにより、論理素子側及び記憶素子側の双
方の素子分離領域に、4000〜6000Åの厚さのフィールド
酸化膜206を形成する（第１図（ｄ））。

次に窒化シリコン膜203b及び203aを除去する（第１図
（ｅ））。さらに記憶素子側においてゲート電極形成領
域にゲート酸化膜209を形成し、CVD法によりポリシリコ
ンを堆積してポリシリコン膜210を形成する（第１図
（ｆ））。以降、記憶素子側の素子形成領域にはここで
はSRAMを形成し、論理素子側の素子形成領域には論理素
子を形成する。

尚、論理素子側と記憶素子側の境界部分におけるフィー
ルド反転防止層は、一般にフィールド酸化膜206の幅を
広くとるため、パンチスルーの虞れはなく、どちら側の
濃度にあわせて形成してもよい。あるいはフィールド反
転防止層のうちの、論理素子側の半分を低い濃度で形成
し、記憶素子側の半分を高い濃度で形成してもよい。

このようにして、論理素子側と記憶素子側とでフィール
ド反転防止層の不純物濃度を変えて形成することができ
る。これにより、論理素子側のフィールド反転防止層は
比較的低い不純物濃度で形成して、素子形成領域との間
に不要な電気容量が付加しないようにし、動作速度の低
下を防ぐことが可能である。一方記憶素子側のフィール
ド反転防止層は、素子分離幅とパンチスルー電圧との関
係を示した第７図からわかるように、論理素子より高い
不純物濃度で形成することによって、微細化のために幅
の短いフィールド酸化膜を形成した場合であっても高い
パンチスルー電圧を得ることができ、記憶容量を増大さ
せることが可能となる。

次に第１の実施例と同様に、SRAMをCPUと同一基板に形
成する第２の実施例について説明する。第２図はこの場
合の工程別素子断面を示したものである。

第１の実施例と異なるのは、論理素子側と記憶素子側と
にそれぞれ不純物イオンを注入する順序が異なる点であ
る。

耐酸化性膜302及び窒化シリコン膜303が形成された半導
体基板300において（第２図（ａ））、写真蝕刻法を用
いて窒化シリコン膜303をパターニングし、記憶素子側
のみのフィールド反転防止層が形成される部分が除去さ
れた窒化シリコン膜303aを形成する。そしてこの窒化シ
リコン膜303a及び論理素子側の窒化シリコン膜303をマ
スクとして、ドーズ量７×10¹³のホウ素（Ｂ）イオンを
注入し（第２図（ｂ））、記憶素子側にのみ、フィール
ド反転防止層305bを形成する（第２図（ｃ））。

次に、一旦レジスト膜304a及び304を除去し、再びレジ
ストを全面に塗布する。写真蝕刻法を用いて窒化シリコ
ン膜303をパターニングし、論理素子側におけるフィー
ルド反転防止層が形成される部分が除去された窒化シリ
コン膜303bを形成する。この窒化シリコン膜303b及び論
理素子側の窒化シリコン膜203aをマスクとして、ドーズ
量３×10¹³でホウ素（Ｂ）イオンを注入し（第２図
（ｃ））、論理素子側においてのみ、フィールド反転防
止層305aを形成する。

以降は同様に、レジスト膜304b及び304cを除去した後、
酸化雰囲気中で酸化を行うことによって、論理素子側及
び記憶素子側の双方に、素子分離領域に4000〜6000Åの
厚さのフィールド酸化膜206を形成する（第２図
（ｄ））。

その後は第１の実施例と同様に、窒化シリコン膜303b及
び303aを除去した後（第２図（ｅ））、記憶素子側の素
子形成領域にSRAMを形成し、論理素子側の素子形成領域
にCPUを形成する。

第３図は第３の実施例による工程別素子断面を示したも
のである。この実施例は、先ず両方のフィールド反転防
止層を形成する領域に低いドーズ量でイオン注入し、そ
の後記憶素子側にのみ高いドーズ量で再びイオン注入す
る点に特徴がある。

耐酸化性膜402及び窒化シリコン膜403が形成された半導
体基板400において（第３図（ａ））、記憶素子側及び
論理素子側の窒化シリコン膜403を、写真蝕刻法を用い
てパターニングし、フィールド反転防止層が形成される
部分が除去された窒化シリコン膜403aを形成する。そし
てこの窒化シリコン膜403aをマスクとしてドーズ量３×
10¹³でホウ素（Ｂ）イオンを注入し（第３図（ｂ））、
論理素子側のフィールド酸化膜形成領域にフィールド反
転防止層405aを、記憶素子側のフィールド酸化膜形成領
域にフィールド反転防止層405bをそれぞれ同一の不純物
濃度で形成する（第３図（ｃ））。

次に一旦レジスト膜404を除去し、再びレジストを全面
に塗布する。そして記憶素子側において、写真蝕刻法を
用いてこのレジスト膜をパターニングし、フィールド反
転防止層を形成する部分が除去された窒化シリコン膜40
4aを形成する。この窒化シリコン膜404a及び耐酸化性膜
403aをマスクとしてドーズ量４×10¹³でホウ素（Ｂ）イ
オンを注入し（第３図（ｃ））、記憶素子側のフィール
ド反転防止層405bのみ不純物濃度を高くする。

以降は第１、第２の実施例と同様に、素子分離領域に40
00〜6000Åの厚さのフィールド酸化膜206を形成し（第
３図（ｄ））、窒化シリコン膜403aを除去した後（第３
図（ｅ））、記憶素子側にはSRAMを形成し、論理素子側
にはCPUを形成する。

第４図は、記憶素子としてのDRAMをCPUと同一基板に形
成した場合の一断面図を示したものであり、ｎ型キャパ
シタ用拡散層がDRAM形成領域に形成されている。上述し
た第１から第３の実施例のうちのいずれかの方法を用い
ることによって、論理素子側に不純物濃度の低いフィー
ルド反転防止層505aを形成し、記憶素子側に不純物濃度
の高いフィールド反転防止層505bをそれぞれ形成するこ
とができる。

第５図は第４図の場合と同様に、記憶素子としてのDRAM
を形成したものを示しているが、記憶素子側のフィール
ド酸化膜606aの下方に、フィールド反転防止層605bのみ
ならず、トレンチ埋め込みポリシリコン613を形成した
点が異なっている。この場合も第１から第３の実施例の
うちのいずれかの方法によって、論理素子側に不純物濃
度の低いフィールド反転防止層605aを形成し、記憶素子
側に不純物濃度の高いフィールド反転防止層605bを形成
することができる。

次に、記憶素子としてEEPROMをCPUと同時に形成する第
４の実施例について説明する。この場合は第１から第３
の実施例と異なり、記憶素子側のフィールド反転防止層
は、素子形成領域と隣接した部分と隣接していない部分
とで不純部濃度が異なるように形成される。

第６図は、この場合の工程別素子断面図を示したもので
ある。この場合は、ｐ型ウエル701をｐ型半導体基板700
の論理素子側にのみ形成しているが、これは電圧ドロッ
プをなくすために、不純物濃度が低い半導体基板700の
ままの状態で論理素子を形成するためである。その他は
第１から第３の実施例と同様に、表面を900℃で熱酸化
して500Aの厚さの酸化膜702を形成し、その表面にCVD法
により窒化シリコン膜703を形成する（第６図
（ａ））。

記憶素子側及び論理素子側の窒化シリコン膜703を、写
真蝕刻法を用いてパターニングし、フィールド反転防止
層を形成する部分が除去された窒化シリコン膜703aを形
成する。そして記憶素子側にのみレジスト膜704を形成
する。

そしてこのレジスト膜704と窒化シリコン膜703aとをマ
スクとしてドーズ量３×10¹³でホウ素（Ｂ）イオンを注
入し、論理素子側にフィールド反転防止層705aを形成す
る（第６図（ｂ））。

次に一旦レジスト膜704を除去し、論理素子側にのみレ
ジスト膜704aを形成する。

このレジスト膜704a及び窒化シリコン膜703aをマスクと
してドーズ量1.5×10¹³でホウ素（Ｂ）、イオンを注入
し（第６図（ｃ））、記憶素子側に不純物濃度の低いフ
ィールド反転防止層705bを先ず形成する。

レジスト膜704aを除去した後、全面にレジストを塗布す
る。そして記憶素子側のフィールド反転防止層におい
て、素子と隣接していない中央の部分が除去されるよう
にパターニングして、レジスト膜704bを形成する。

このレジスト膜704bをマスクとして、ドーズ量５×10¹³
でホウ素（Ｂ）イオンを注入し（第６図（ｄ））、中央
の部分705cの不純物濃度を高くする。

以降は第１、第２の実施例と同様に、素子分離領域に40
00〜6000Åの厚さのフィールド酸化膜706を形成し、窒
化シリコン膜703aを除去した後（第６図（ｅ））、記憶
素子側にはEEPROMを、論理素子側にはCPUをそれぞれの
素子形成領域707に形成する（第６図（ｆ））。

このようにして、論理素子側と記憶素子側とでフィール
ド反転防止層の不純物濃度を変えて形成する。論理素子
側のフィールド反転防止層の場合は、比較的低い不純物
濃度で形成して不要な電気容量が形成されることを防止
することによって動作速度の低下を防ぐことができる。

一方、記憶素子側のフィールド反転防止層は、素子形成
領域と隣接した部分と隣接していない部分とで濃度を変
えて形成することが可能である。素子形成領域と隣接し
ていない部分は従来の場合よりも高い不純物濃度で形成
する。これにより、フィールド反転電圧と不純物濃度と
の関係を示した第８図のように高いフィールド反転電圧
を得ることができる。このため、微細化するために幅の
狭いフィールド酸化膜を形成した場合であってもパンチ
スルーを防止することができ、記憶素子の記憶容量を増
大させることが可能となる。そして素子形成領域と隣接
した部分は、論理素子のフィールド反転防止層よりも低
い不純物濃度で形成することにより、接合耐圧と不純物
濃度との関係を示した第９図のように、従来よりも接合
耐圧を向上させることができる。

上述の実施例はいずれも一例であって、本発明を限定す
るものではない。たとえば半導体の導電型は、実施例に
示されたものを全て反転してもよい。また第４の実施例
において、ホウ素（Ｂ）イオンを注入する順序は第６図
に示されたものと異なるものであってもよい。即ち、第
６図（ｂ）に示された、論理素子側へのイオン注入と、
第６図（ｃ）に示された記憶素子側へのイオン注入とを
逆の順序で行ってもよい。

〔発明の効果〕

以上説明したように本発明の半導体装置は、論理素子を
分離するための第１のフィールド酸化膜の下方に、比較
的低い第１の不純物濃度で形成された第１のフィールド
反転防止層と、記憶素子を分離するための第２のフィー
ルド酸化膜の下方に、素子形成領域と隣接した部分は第
１の不純物濃度よりも低い第２の不純物濃度であり、隣
接していない中央部分は第１の不純物濃度よりも高い第
３の不純物濃度を有する第２のフィールド反転防止層と
を備えるため、素子形成領域との間では電界集中が防止
されて高い接合耐圧が得られ、しかもパンチスルーが有
効に防止されて、フィールド酸化膜の素子分離幅を小さ
くすることができ、微細化が可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例による半導体装置の製造
方法を示す工程別素子断面図、第２図は本発明の第２の
実施例による半導体装置の製造方法を示す工程別素子断
面図、第３図は本発明の第３の実施例による半導体装置
の製造方法を示す工程別素子断面図、第４図は本発明の
他の実施例による半導体装置の製造方法を示す工程別素
子断面図、第５図は本発明の他の実施例による半導体装
置の製造方法を示す工程別素子断面図、第６図は本発明
の第４の実施例による半導体装置の製造方法を示す工程
別素子断面図、第７図は本発明の半導体装置における素
子分離幅とパンチスルー電圧との関係を示す説明図、第
８図は本発明の半導体装置における不純物濃度と記憶素
子の接合耐圧との関係を示す説明図、第９図は本発明の
半導体装置における不純物濃度とフィールド反転電圧と
の関係を示す説明図、第10図は従来の半導体装置の製造
方法を示す工程別素子断面図である。 100,200,300,400,500,600,700…半導体基板、 101,201,301,401,501,601,701…ウエル、 102,202,302,402,502,602,702…耐酸化性膜、 103,203,303,403,503,603,703…窒化シリコン膜、 104,204,304,404,504,604,704…レジスト膜、 105,205,305,405,505,605,705…フィールド反転防止
層、 106,206,306,406,506,606,706…フィールド酸化膜、 107,207,307,407,507,607,707…素子形成領域。

Claims (3)

【特許請求の範囲】
1. 【請求項１】同一半導体基板上に複数の論理素子と記憶
   素子とが形成された半導体装置において、 前記論理素子が形成された領域には、この論理素子相互
   間を分離する第１のフィールド酸化膜の下方に、第１の
   不純物濃度を有する第１のフィールド反転防止層を備
   え、 前記記憶素子が形成された領域には、この記憶素子相互
   間を分離する第２のフィールド酸化膜の下方に、素子形
   成領域と隣接した部分は前記第１の不純物濃度よりも低
   い第２の不純物濃度を有し、前記素子形成領域と隣接し
   ていない中央部分は前記第１の不純物濃度よりも高い第
   ３の不純物濃度をそれぞれ有した第２のフィールド反転
   防止層を備えたことを特徴とする半導体装置。
2. 【請求項２】同一半導体基板上に複数の論理素子と記憶
   素子とを形成する半導体装置の製造方法において、 前記論理素子を形成する領域では、第１の不純物濃度を
   有する第１のフィールド反転防止層を前記論理素子相互
   間を分離するための第１のフィールド酸化膜の下方に形
   成する工程と、 前記記憶素子を形成する領域では、素子形成領域と隣接
   した部分には前記第１の不純物濃度よりも低い第２の不
   純物濃度を有し、前記素子形成領域と隣接していない中
   央部分には前記第１の不純物濃度よりも高い第３の不純
   物濃度を有する第２のフィールド反転防止層を前記記憶
   素子相互間を分離するための第２のフィールド酸化膜の
   下方に形成する工程とを備えたことを特徴とする半導体
   装置の製造方法。
3. 【請求項３】同一半導体基板上に複数の論理素子と記憶
   素子とを形成する半導体装置の製造方法において、 前記半導体基板の表面に耐酸化性膜を形成する工程と、 前記耐酸化性膜のうち、前記論理素子相互間を分離する
   ための第１のフィールド酸化膜を形成する第１の部分、
   及び前記記憶素子相互間を分離するための第２のフィー
   ルド酸化膜を形成する第２の部分をパターニングによっ
   て除去する工程と、 前記半導体基板の表面にレジストを塗布し、前記第１の
   部分のみが除去されるようにパターニングしてレジスト
   膜を形成する工程と、 このレジスト膜及びパターニングされた前記耐酸化性膜
   をマスクとして前記半導体基板の表面部に不純物イオン
   を注入し、第１の不純物濃度を有する第１のフィールド
   反転防止層を前記第１の部分に形成する工程と、 前記半導体基板の表面にレジストを塗布し、前記第２の
   部分のみが除去されるようにパターニングしてレジスト
   膜を形成する工程と、 このレジスト膜及びパターニングされた前記耐酸化性膜
   をマスクとして前記半導体基板の表面部に不純物イオン
   を注入し、前記第１の不純物濃度よりも低い第２の濃度
   を有する第２のフィールド反転防止層を前記第２の部分
   に形成する工程と、 前記半導体基板の表面にレジスト膜を塗布し、前記第２
   のフィールド反転防止層のうちの、前記記憶素子形成領
   域と隣接していない中央部分のみが除去されるようにパ
   ターニングしてレジスト膜を形成する工程と、 このレジスト膜をマスクとして前記半導体基板の表面部
   に不純物イオンを注入し、前記中央部分の不純物濃度
   を、前記第１の不純物濃度よりも高い第３の濃度とする
   工程とを備えたことを特徴とする半導体装置の製造方
   法。