JPH0767271B2 - トランジスタのベース駆動回路 - Google Patents
トランジスタのベース駆動回路Info
- Publication number
- JPH0767271B2 JPH0767271B2 JP2216189A JP2216189A JPH0767271B2 JP H0767271 B2 JPH0767271 B2 JP H0767271B2 JP 2216189 A JP2216189 A JP 2216189A JP 2216189 A JP2216189 A JP 2216189A JP H0767271 B2 JPH0767271 B2 JP H0767271B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching element
- base
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は被制御用のトランジスタ、特にパワートランジ
スタのオンオフをさせるベース駆動回路に関するもので
ある。
スタのオンオフをさせるベース駆動回路に関するもので
ある。
トランジスタのベース駆動回路の基本回路として、第６
図に示すものが知られている。
図に示すものが知られている。
第６図において、１は被制御用のトランジスタ、2,3は
直流電源、4,5はオンオフ用のトランジスタ、６はベー
ス電流制限用の抵抗である。
直流電源、4,5はオンオフ用のトランジスタ、６はベー
ス電流制限用の抵抗である。
すなわち、直列に接続された２個の直流電源2,3とトラ
ンジスタ4,5からなるトーテンポール回路および抵抗６
からなり、制御信号が印加されると、トランジスタ４が
オンし、直流電源２から抵抗６を通してトランジスタ１
のベース電流を流す。また、制御信号がなくなるに、ト
ランジスタ４がオフしてトランジスタ５がオンし、トラ
ンジスタ１の（ベース−エミッタ）間に直流電源３の電
圧を逆極に加えてトランジスタ１をオフさせる。
ンジスタ4,5からなるトーテンポール回路および抵抗６
からなり、制御信号が印加されると、トランジスタ４が
オンし、直流電源２から抵抗６を通してトランジスタ１
のベース電流を流す。また、制御信号がなくなるに、ト
ランジスタ４がオフしてトランジスタ５がオンし、トラ
ンジスタ１の（ベース−エミッタ）間に直流電源３の電
圧を逆極に加えてトランジスタ１をオフさせる。
しかるに、第６図に示す如きものは、抵抗６の抵抗値は
直流電源２の電圧変動範囲の最小値，トランジスタ４の
オン時（コレクタ−エミッタ）間電圧の最大値，トラン
ジスタ１の（ベース−エミッタ）間の最大値および電流
増幅率の最小値を考慮して決定されるため、それぞれ値
が通常値の場合にはトランジスタ１のベース電流が不必
要に多くなるのが通例である。
直流電源２の電圧変動範囲の最小値，トランジスタ４の
オン時（コレクタ−エミッタ）間電圧の最大値，トラン
ジスタ１の（ベース−エミッタ）間の最大値および電流
増幅率の最小値を考慮して決定されるため、それぞれ値
が通常値の場合にはトランジスタ１のベース電流が不必
要に多くなるのが通例である。
そのため、抵抗６に発生する損失が問題となったり、直
流電源の容量が大きくなるといった欠点を有していた。
流電源の容量が大きくなるといった欠点を有していた。
本発明は上述したような欠点を除去するためなされたも
のであり、被制御用トランジスタに必要とするベース電
流値の電流を常時発生する定電流回路と、被制御用トラ
ンジスタをオフ状態とするときにはその定電流回路をバ
イパスさせるための制御用トランジスタとを具備してな
る装置を実現したものである。
のであり、被制御用トランジスタに必要とするベース電
流値の電流を常時発生する定電流回路と、被制御用トラ
ンジスタをオフ状態とするときにはその定電流回路をバ
イパスさせるための制御用トランジスタとを具備してな
る装置を実現したものである。
しかして、本発明は上記のように構成することにより、
ベース電流制限用抵抗が除去され、かつ直流電源の電圧
変動によってベース電流が変化しないようにできるた
め、前述した如き不具合を解消できるものである。
ベース電流制限用抵抗が除去され、かつ直流電源の電圧
変動によってベース電流が変化しないようにできるた
め、前述した如き不具合を解消できるものである。
以下、本発明を図面に基づいて詳細説明する。
第１図は本発明による一実施例の要部構成を第６図に類
して表したものであり、7,10はスイッチング素子、スイ
ッチング素子７はチョッピング用のトランジスタ、８は
リアクトル、９はダイオード、スイッチング素子10はオ
ンオフ用のトランジスタである。図中、第６図と同符号
のものは同じ機能を有する部分を示す。
して表したものであり、7,10はスイッチング素子、スイ
ッチング素子７はチョッピング用のトランジスタ、８は
リアクトル、９はダイオード、スイッチング素子10はオ
ンオフ用のトランジスタである。図中、第６図と同符号
のものは同じ機能を有する部分を示す。
図示の如くに、直列接続された正側の直流電源２および
負側の直流電源３を用意し、直流電源２の正極と負極の
間に、 スイッチング素子７→リアクトル８→トランジスタ１
（ベース−エミッタ） の直列回路が構成されるよう接続し、スイッチング素子
７とリアクトル８の接続点がカソード側，直流電源３の
負極がアノード側となるようにダイオード９を接続し、
またトランジスタ１のベースおよび直流電源３の負極と
の間にトランジスタ１を制御するスイッチング素子10を
接続してなる。つぎに、かかる接続構成の動作を第２図
〜第５図を参照して詳述する。ここに、第２図および第
３図は被制御トランジスタをオンさせる場合の動作説明
図およびタイムチャートであり、第４図および第５図は
被制御トランジスタをオフさせる場合の動作説明図およ
びタイムチャートである。
負側の直流電源３を用意し、直流電源２の正極と負極の
間に、 スイッチング素子７→リアクトル８→トランジスタ１
（ベース−エミッタ） の直列回路が構成されるよう接続し、スイッチング素子
７とリアクトル８の接続点がカソード側，直流電源３の
負極がアノード側となるようにダイオード９を接続し、
またトランジスタ１のベースおよび直流電源３の負極と
の間にトランジスタ１を制御するスイッチング素子10を
接続してなる。つぎに、かかる接続構成の動作を第２図
〜第５図を参照して詳述する。ここに、第２図および第
３図は被制御トランジスタをオンさせる場合の動作説明
図およびタイムチャートであり、第４図および第５図は
被制御トランジスタをオフさせる場合の動作説明図およ
びタイムチャートである。
すなわち、トランジスタ１をオンさせる場合にはトラン
ジスタ10をオフさせる。このため、そのときの流れは第
２図のように表わせ、スイッチング素子７がオンのとき
は実線で示す経路で電流I1が流れ、トランジスタ１のベ
ース電流IBとなる。また、スイッチング素子７がオフの
ときは点線で示す経路で、リアクトル８の蓄積エネルギ
ーによる電流I2が引き続き流れ、トランジスタ１のベー
ス電流IBを維持することになる。
ジスタ10をオフさせる。このため、そのときの流れは第
２図のように表わせ、スイッチング素子７がオンのとき
は実線で示す経路で電流I1が流れ、トランジスタ１のベ
ース電流IBとなる。また、スイッチング素子７がオフの
ときは点線で示す経路で、リアクトル８の蓄積エネルギ
ーによる電流I2が引き続き流れ、トランジスタ１のベー
ス電流IBを維持することになる。
このときのスイッチング素子７のオン時間のチョッピン
グ周期Ｔに対する比率Ａはつぎの式のようになる。
グ周期Ｔに対する比率Ａはつぎの式のようになる。
E1：直流電源２電圧 E2：直流電源３電圧 VCE7：スイッチング素子７オン電圧 VBE1：トランジスタ１（ベース−エミッタ）間電圧 ここで、（E1,E2＞＞BE1,VCE7）であるから、比率Ａの
値は約0.5となる。また、トランジスタ１のベース電流I
Bのリップル電流ΔＩは、 となり、リアクトル８のインダクタンスＬを大きくする
か、チョッピング周期Ｔを小さくすることによって、リ
ップル電流ΔＩはスイッチング素子７のオンオフ比を制
御することによって必要な一定電流とすることができ
る。
値は約0.5となる。また、トランジスタ１のベース電流I
Bのリップル電流ΔＩは、 となり、リアクトル８のインダクタンスＬを大きくする
か、チョッピング周期Ｔを小さくすることによって、リ
ップル電流ΔＩはスイッチング素子７のオンオフ比を制
御することによって必要な一定電流とすることができ
る。
つぎに、トランジスタ１がオフしている場合について
は、このときスイッチング素子10はオンしており、第４
図に示す流れで表わされる。
は、このときスイッチング素子10はオンしており、第４
図に示す流れで表わされる。
スイッチング素子10がオンしているため、トランジスタ
１の（エミッタ−ベース）間に直流電源３の電圧E2が印
加され、トランジスタ１の（ベース−エミッタ）を逆バ
イアスしてトランジスタ１をオフさせる。
１の（エミッタ−ベース）間に直流電源３の電圧E2が印
加され、トランジスタ１の（ベース−エミッタ）を逆バ
イアスしてトランジスタ１をオフさせる。
一方、再びトランジスタ１をオンさせるためにはリアク
トル８に電流を流し続ける必要があるが、これはスイッ
チング素子７を引き続きチョッピングさせる。つまり、
スイッチング素子７がオンしているときには第４図の実
線で示す経路で流れ、オフ時には点線で示す経路に電流
が流れる。
トル８に電流を流し続ける必要があるが、これはスイッ
チング素子７を引き続きチョッピングさせる。つまり、
スイッチング素子７がオンしているときには第４図の実
線で示す経路で流れ、オフ時には点線で示す経路に電流
が流れる。
このときのスイッチング素子７の通流率Ａ′はつぎの式
のようになる。
のようになる。
VF：ダイオード９の順方向電圧 VCE10：スイッチング素子10オン電圧 ここで、（E1,E2＞＞VF,VCE10）であるから、通流率
Ａ′は非常に小さい値となる。また、トランジスタ１の
ベース電流IBのリップル電流ΔＩ′は、 となり、トランジスタ１がオン時と同様にインダクタン
スＬを大きくするか、チョッピング周期Ｔを小さくする
ことによって、リップル電流ΔＩ′を小さくすることが
できる。
Ａ′は非常に小さい値となる。また、トランジスタ１の
ベース電流IBのリップル電流ΔＩ′は、 となり、トランジスタ１がオン時と同様にインダクタン
スＬを大きくするか、チョッピング周期Ｔを小さくする
ことによって、リップル電流ΔＩ′を小さくすることが
できる。
かようにして、第１図に示した接続構成を用いることに
より、トランジスタ１のベース電流を一定値に制御し、
かつ電流制限用抵抗が不要となり、前述した欠点を確実
に解決することができる。
より、トランジスタ１のベース電流を一定値に制御し、
かつ電流制限用抵抗が不要となり、前述した欠点を確実
に解決することができる。
なお、チョッピング用スイッチング素子および制御用ス
イッチング素子には、トランジスタ,FET等のスイッチン
グ素子であればどのようなものでもよいことは言うまで
もない。
イッチング素子には、トランジスタ,FET等のスイッチン
グ素子であればどのようなものでもよいことは言うまで
もない。
以上説明したように本発明によれば、被制御トランジス
タのベース電流を直流電源の電圧変動および各部品の特
性のバラツキにより変動することなく一定とすることが
可能となり、安定したトランジスタの駆動ができる。
タのベース電流を直流電源の電圧変動および各部品の特
性のバラツキにより変動することなく一定とすることが
可能となり、安定したトランジスタの駆動ができる。
また、電流制限用抵抗が不要となったため、無用の発熱
防止および直流電源の容量を小さくすることができる。
さらには、付帯効果として被制御トランジスタをオンさ
せる場合、制御用スイッチング素子をオフさせると、リ
アクトルに流れていた電流が直ちに被制御トランジスタ
のベース電流となり急速にオンさせることが可能とな
る。
防止および直流電源の容量を小さくすることができる。
さらには、付帯効果として被制御トランジスタをオンさ
せる場合、制御用スイッチング素子をオフさせると、リ
アクトルに流れていた電流が直ちに被制御トランジスタ
のベース電流となり急速にオンさせることが可能とな
る。
第１図は本発明による一実施例の要部構成を示す回路
図、第２図および第３図は被制御トランジスタのオンさ
せる場合の動作説明図およびタイムチャート、第４図お
よび第５図は被制御トランジスタのオフさせる場合の動
作説明図およびタイムチャート、第６図は従来のトラン
ジスタのベース駆動回路の基本回路を示す図である。 １……トランジスタ、2,3……直流電源、4,5,7,10……
スイッチング素子、８……リアクトル、９……ダイオー
ド、Ｔ……チョッピング周期、ΔI,ΔＩ′……リップル
電流。
図、第２図および第３図は被制御トランジスタのオンさ
せる場合の動作説明図およびタイムチャート、第４図お
よび第５図は被制御トランジスタのオフさせる場合の動
作説明図およびタイムチャート、第６図は従来のトラン
ジスタのベース駆動回路の基本回路を示す図である。 １……トランジスタ、2,3……直流電源、4,5,7,10……
スイッチング素子、８……リアクトル、９……ダイオー
ド、Ｔ……チョッピング周期、ΔI,ΔＩ′……リップル
電流。
Claims (1)
- 【請求項１】直列に接続された２個の直流電源の正側電
源の正極と負極の間に、チョッピング用スイッチング素
子とリアクトルと被制御トランジスタのベースおよびエ
ミッタとの直列回路を接続するとともに、前記チョッピ
ング用スイッチング素子とリアクトルの接続点に該接続
点側にカソードおよび負側電源の負極にアノードとなる
ようダイオードを接続し、前記被制御トランジスタのベ
ースと負側電源の負極間に制御用スイッチング素子を接
続した回路構成をなし、被制御トランジスタのベース電
流が一定となるように前記チョッピング用スイッチング
素子のオンオフ期間を制御することを特徴としたトラン
ジスタのベース駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216189A JPH0767271B2 (ja) | 1989-01-31 | 1989-01-31 | トランジスタのベース駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216189A JPH0767271B2 (ja) | 1989-01-31 | 1989-01-31 | トランジスタのベース駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206358A JPH02206358A (ja) | 1990-08-16 |
| JPH0767271B2 true JPH0767271B2 (ja) | 1995-07-19 |
Family
ID=12075101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216189A Expired - Lifetime JPH0767271B2 (ja) | 1989-01-31 | 1989-01-31 | トランジスタのベース駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767271B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4080129B2 (ja) | 1999-07-15 | 2008-04-23 | 日本碍子株式会社 | 電力用半導体スイッチのゲート駆動回路 |
-
1989
- 1989-01-31 JP JP2216189A patent/JPH0767271B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02206358A (ja) | 1990-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949889B2 (en) | Wide input voltage range light emitting diode driver | |
| JPH0947019A (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH0767271B2 (ja) | トランジスタのベース駆動回路 | |
| US4716513A (en) | Base drive circuit in a transistor inverter | |
| US4527104A (en) | Speed control apparatus for d.c. motor | |
| JP2569807B2 (ja) | プリチヤージ回路 | |
| JPH01252165A (ja) | 昇圧チョッパ回路 | |
| JPH03100814A (ja) | 定電圧回路 | |
| JPS6151406B2 (ja) | ||
| JP3508965B2 (ja) | スイッチ素子の駆動回路 | |
| JPS6269718A (ja) | モノリシツク集積化制御回路 | |
| JPH0343833Y2 (ja) | ||
| JP2853278B2 (ja) | 駆動回路 | |
| JPH01147815A (ja) | ソレノイド駆動回路 | |
| JP2805349B2 (ja) | スイッチング回路 | |
| JPH06209123A (ja) | 発光ダイオードスイッチング駆動回路 | |
| EP0076022B1 (en) | Improvement in switched-mode power supplies | |
| JPH0693618B2 (ja) | スイッチング素子の駆動装置 | |
| KR920000386B1 (ko) | 저전압 록 아우트 회로 | |
| JP2863614B2 (ja) | スイッチング電源回路 | |
| JP2536692B2 (ja) | ステレオｘ線管のグリッド付き真空管制御回路 | |
| JPH063451Y2 (ja) | 電流供給回路 | |
| JPH0827667B2 (ja) | 負荷駆動回路 | |
| JP2003244839A (ja) | 電源装置 | |
| JPS59163918A (ja) | 半導体スイツチのベ−ス駆動回路 |