JPH0769999B2 - Multi-point input signal converter - Google Patents
Multi-point input signal converterInfo
- Publication number
- JPH0769999B2 JPH0769999B2 JP14519787A JP14519787A JPH0769999B2 JP H0769999 B2 JPH0769999 B2 JP H0769999B2 JP 14519787 A JP14519787 A JP 14519787A JP 14519787 A JP14519787 A JP 14519787A JP H0769999 B2 JPH0769999 B2 JP H0769999B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- disconnection
- circuit
- input
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多点入力信号変換装置に関し、詳しくは、例え
ば多数の測定点から供給されるアナログ量の入力信号を
マイクロコンピユータ等で処理し得るデイジタル信号に
変換し、さらにそのデイジタル信号を光デイジタル信号
に変換しうる多点入力信号変換装置、特に複数のセンサ
の各結線の有無および有結線部についてその後に発生す
る断線の有無を検知することが可能な多点入力信号変換
装置に関する。The present invention relates to a multipoint input signal conversion device, and more specifically, for example, an analog amount of input signals supplied from a large number of measurement points can be processed by a microcomputer or the like. A multi-point input signal conversion device that can convert digital signals into digital signals and can convert the digital signals into optical digital signals, especially detecting the presence or absence of each wire connection of multiple sensors and the presence or absence of a wire breakage that occurs afterwards in the wire connection part. The present invention relates to a multipoint input signal conversion device capable of
この種の多点入力信号変換装置をシステム化したものと
して第7図のようなものが知られている。同図では、各
リモートスキヤナが多点入力のアナログ信号をデイジタ
ル信号に変換するための多点入力信号変換装置に相当す
る。A system shown in FIG. 7 is known as a systematic system of this kind of multipoint input signal converter. In the figure, each remote scanner corresponds to a multipoint input signal converter for converting an analog signal of multipoint input into a digital signal.
従来、このような多点入力信号変換装置としての各リモ
ートスキヤナにおける入力信号ラインの結線/未結線の
識別は、中央制御表示器のデーターキーより測定箇所各
点の点番号(タグ番号)を与えて予め定義付けを行なう
ことが必要であり、その定義付けの履行を前提に各リモ
ートスキヤナの各入力点の測定可否の決定や、測定可能
点の断線検知などの入力異常点の判定を行なうようにし
ている。Conventionally, the connection / non-connection of the input signal line in each remote scanner as such a multi-point input signal converter is identified by the point number (tag number) of each measurement point from the data key of the central control display. It is necessary to give a definition in advance, and on the assumption that the definition is fulfilled, determination of whether or not to measure each input point of each remote scanner and determination of an abnormal input point such as disconnection detection of the measurable point are performed. I am trying to do it.
しかし、このような多点入力信号変換装置は、第8図の
ような予め用意した表にもとづいて、前述のデーターキ
ーからマニユアルで指定しなければならないため多大な
人的労力を要し、殊に測定点の入力点数が増加すれば機
器及びシステムの不合理性,非能率性ひいては測定のた
めの労務コストなどの上昇が顕著となると云う問題点が
ある。However, such a multi-point input signal converter requires a great deal of human labor because it must be manually specified from the above-mentioned data key based on a table prepared in advance as shown in FIG. In addition, if the number of input measurement points increases, the irrationality of equipment and systems, inefficiency, and the labor cost for measurement will increase significantly.
したがつて、本発明は測定箇所各点の結線/未結線の識
別を電源投入とともに自動的になしうる多点入力変換装
置を提供すること、さらに、結線点に断線が発生した際
にも、これを迅速に検知しうるようにすることを目的と
する。Therefore, the present invention provides a multi-point input conversion device capable of automatically determining whether or not each measurement point is connected / unconnected at power-on, and further, when a disconnection occurs at a connection point, The purpose is to be able to detect this quickly.
測定対象の物理量を検出するセンサと接続されてブリツ
ジ回路を形成するとゝもにセンサ種別に応じてその接続
態様が変更可能な複数の検出手段と、該検出手段対応に
設けられセンサ信号および基準信号を順次取り出す信号
取出手段と、センサ種別に応じてゲインの調整が可能で
該各信号取出手段からの信号をそれぞれ増幅する複数の
増幅手段と、該各増幅手段からの出力信号を順次選択す
る選択手段と、該選択手段を介する前記増幅手段出力を
パルス数に変換する変換手段と、該変換手段による変換
開始時期を制御し複数のセンサから各物理量対応のパル
ス数をデイジタル値に換算する演算制御手段と、複数の
センサの各結線の有無を電源投入時に識別する結線識別
手段と、有結線部についてその後に発生する断線の有無
を識別する断線識別手段と、結線,未結線および断線の
発生の有無を示すデータを光デイジタル信号に変換して
上位装置へ送信する通信手段とを設ける。When a bridge circuit is formed by being connected to a sensor that detects a physical quantity to be measured, a plurality of detection means whose connection mode can be changed according to the sensor type, and a sensor signal and a reference signal provided corresponding to the detection means , A plurality of amplifying means capable of adjusting the gain according to the sensor type and amplifying the signals from the respective signal extracting means, and a selection for sequentially selecting the output signals from the respective amplifying means. Means, a converting means for converting the output of the amplifying means through the selecting means into a pulse number, and an arithmetic control for controlling a conversion start timing by the converting means and converting the pulse number corresponding to each physical quantity from a plurality of sensors into a digital value. Means, wire connection identifying means for identifying the presence / absence of each wire connection of a plurality of sensors at the time of power-on, and wire disconnection identification for identifying the existence / non-existence of wire breakage in the wire connection part. And means, connected, and communication means converts the data indicating the occurrence of unconnected and disconnected to the optical digital signal and transmits it to the host device provided.
多点入力信号変換装置の多数点存在する入力の結線/未
結線を、自動登録させるようにするとゝもに、結線部に
その後に発生した際の断線検知をも可能にし、信頼性の
向上を図る。By automatically registering the connected / unconnected input of multiple points of the multi-point input signal converter, it is possible to detect disconnection when it occurs later in the connection part and improve reliability. Try.
第1図は本発明の実施例を示す構成図、第2図は本発明
による多点入力信号変換装置を用いた計測システムの一
例を示す概要図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention, and FIG. 2 is a schematic diagram showing an example of a measurement system using a multipoint input signal conversion device according to the present invention.
第1図において、1は検出部、2は1次フイルタ、3は
ダイオード、4はアナログスイツチ、5は増幅回路、6
はマルチプレクサ、7は電圧/周波数(V/F)変換回
路、8はカウンタ、9,10はフリツプフロツプ(FF)、11
A,11Bはインバータゲート、12はナンドゲート、13は制
御パス回路、14は演算制御装置(CPU)、15は光/電気
(O/E)インタフエイス、16は電気/光(E/O)インタフ
エイス、17は光ユニツト、18は光フアイバーである。な
お、第1図の如く示される多点入力信号変換装置は例え
ば第2図の如く、光フアイバおよびスターカプラ等を介
してマスターステーシヨン(上位装置)と接続される。In FIG. 1, 1 is a detector, 2 is a primary filter, 3 is a diode, 4 is an analog switch, 5 is an amplifier circuit, and 6
Is a multiplexer, 7 is a voltage / frequency (V / F) conversion circuit, 8 is a counter, 9 and 10 are flip-flops (FF), 11
A and 11B are inverter gates, 12 is a NAND gate, 13 is a control path circuit, 14 is an arithmetic and control unit (CPU), 15 is an optical / electrical (O / E) interface, and 16 is an electrical / optical (E / O) interface. Face, 17 is an optical unit, and 18 is an optical fiber. The multipoint input signal converter shown in FIG. 1 is connected to a master station (upper device) via an optical fiber and a star coupler as shown in FIG. 2, for example.
センサ入力信号源として、こゝでは測温抵抗体,熱電対
またはmV入力などを想定しているが、アナログ入力信号
一般を対象として取り扱うことができる。すなわち、セ
ンサの混在利用については、(イ)同じ熱電対でもタイ
プの異なるもの(例えば、J,E,Kタイプなど)を混在さ
せる場合 (ロ)熱電対と測温抵抗体の如く異種のセンサを任意に
混在させる場合 の2種類が考えられる。(イ)については結局、増幅回
路5のオペアンプAMPのゲインの違いだけが問題とな
る。より具体的には、第1図で抵抗R6をどのセンサに対
してもコンスタントとすれば、抵抗R5だけをセンサに応
じてアレンジすれば良い。したがつて、顧客要求の仕様
に応じた任意のセンサ混在形の多点入力信号変換装置
が、抵抗R5のコンビネーシヨンだけで実現可能である。
一方、(ロ)については、測温抵抗体および熱電対を顧
客要求仕様の任意の入力チヤンネル位置に配置し、検出
部1のブリツチ回路をセンサ種別に応じてアレンジすれ
ば良いことになる。As the sensor input signal source, here we assume a resistance temperature detector, a thermocouple, or mV input, but we can handle analog input signals in general. In other words, regarding the mixed use of sensors, (a) when the same thermocouple is mixed with different types (for example, J, E, K types, etc.) (b) Different sensors such as thermocouple and resistance thermometer There are two types of cases where the two are arbitrarily mixed. Regarding (a), after all, only the difference in gain of the operational amplifier AMP of the amplifier circuit 5 becomes a problem. More specifically, if the resistor R6 is constant for any sensor in FIG. 1, only the resistor R5 needs to be arranged according to the sensor. Therefore, an arbitrary sensor-mixed multi-point input signal converter according to the specifications required by the customer can be realized only by the combination of the resistor R5.
On the other hand, with regard to (b), the resistance temperature detector and the thermocouple may be arranged at arbitrary input channel positions according to the customer's required specifications, and the contact circuit of the detection unit 1 may be arranged according to the sensor type.
VEEは安定化電源電圧であり、図示されないローパワー
のレギユレータicより供給される。また、増幅回路5の
オペアンプAMPとしてはローパワータイプの低廉なもの
を用いることゝし、ブリツジ回路はもとより増幅回路5
に流れる電流を極力絞れるよう、基準の電源電圧VEEを
低く抑えるとゝもに、高位の抵抗を用いるなど、全体的
にパワーセーブおよびローパワー化を図るようにする。
さらに、CPU14についてもローパワーのCMOSタイプのic
を用い、O/Eインタフエイス15,E/Oインタフエイス16に
ついても回路上のパワーを絞るとゝもに、最小の構成と
してローパワー化と低廉化を図るようにしている。V EE is a regulated power supply voltage, and is supplied from a low power regulator ic (not shown). In addition, as the operational amplifier AMP of the amplifier circuit 5, a low-power type low-priced one should be used, and the amplifier circuit 5 as well as the bridge circuit should be used.
The standard power supply voltage V EE should be kept low so that the current flowing through can be reduced as much as possible, and a high-level resistor should be used to achieve overall power saving and low power consumption.
In addition, the CPU14 is a low-power CMOS type ic
The power of the O / E interface 15 and the E / O interface 16 is also reduced by using, and the low power and low cost are achieved as the minimum configuration.
以下、チヤンネル1について説明するが、他のチヤンネ
ルについてもこれと同様であることは云う迄もない。Hereinafter, the channel 1 will be described, but it goes without saying that the same applies to other channels.
(1)測温抵抗体をセンサとする場合 検出部1のブリツジ回路の抵抗R4をオープンとし、端子
CMを基準電圧VEE2に接続する。この基準電圧VEE2は、後
述するV/F回路7の基準電圧から作られる。ブリツジ回
路には、 VEE→R1→R→CM→VEE2 を流れる電流i1と、 VEE→R2→R3→CM→VEE2 を流れる電流i2とがあり、i1×R(センサ抵抗)により
発生する起電圧V1と、i2×R3により発生する起電圧(基
準電圧)V2とがそれぞれ1次フイルタ2,ダイオード3を
介してアナログスイツチ4に与えられる。こゝで、R1=
R2である。また、V2は常に一定の電位を保つが、V1は測
温抵抗体が検知する温度により抵抗Rが増減するので、
V1は測定対象温度により変化する。したがつて、V2は基
準電圧となるので、V1−V2が実質的に温度に依存する電
位値となる。なお、1次フイルタ2はノイズ除去のた
め、またダイオード3は入力のサージ吸収のために設け
られる。アナログスイツチ4は所定の周期でA,Bが交互
に切り換えられるので、電圧V1およびV2が増幅回路5に
与えられ、こゝで増幅されて所定範囲の電圧値に変換さ
れる。増幅回路5はオペアンプAMP、ゲイン形成のため
の抵抗R5,R6、フイルタコンデンサC、ノイズキラー用
コンデンサ(図示なし)等より構成される。増幅回路5
で増幅された電圧は、CMOSタイプのアナログマルチプレ
クサ6により選択された後、V/F回路7で電圧パルス信
号に変換され、測温抵抗体の抵抗値Rの大小がパルス間
隔の大小に変換されるようになつている。(1) When using a resistance temperature detector as a sensor Open the resistor R4 of the bridge circuit of the detector 1 and connect it to the terminal.
Connect CM to reference voltage V EE2 . This reference voltage V EE2 is created from the reference voltage of the V / F circuit 7 described later. The Buritsuji circuit, a current i 1 flowing through the V EE → R1 → R → CM → V EE2, there is a current i 2 flowing through the V EE → R2 → R3 → CM → V EE2, i 1 × R ( sensor resistance the electromotive voltages V 1 generated by), i 2 × electromotive voltage (reference voltage generated by R3) V 2 and each primary filter 2 is supplied to the analog switch 4 via the diode 3. Here, R1 =
It is R2. Further, V 2 always maintains a constant potential, but V 1 has the resistance R increased or decreased depending on the temperature detected by the resistance thermometer,
V 1 changes depending on the temperature to be measured. Therefore, since V 2 becomes the reference voltage, V 1 −V 2 becomes a potential value that substantially depends on the temperature. The primary filter 2 is provided to remove noise, and the diode 3 is provided to absorb input surge. Since A and B of the analog switch 4 are switched alternately at a predetermined cycle, the voltages V 1 and V 2 are applied to the amplifier circuit 5, and are amplified by this so as to be converted into a voltage value within a predetermined range. The amplifier circuit 5 includes an operational amplifier AMP, resistors R5 and R6 for gain formation, a filter capacitor C, a noise killer capacitor (not shown), and the like. Amplifier circuit 5
The voltage amplified by is converted into a voltage pulse signal by the V / F circuit 7 after being selected by the CMOS type analog multiplexer 6, and the resistance value R of the resistance temperature detector is converted into the pulse interval. It is becoming like this.
第3図にV/F回路の具体例を示し、第4図にその動作波
形を示す。V/F回路7は第3図の如く、コンパレータ7
1、FF72、リセツト回路73、アナログスイツチ74、積分
器75およびバツフアアンプ76等より構成され、第1図の
V/Fスタート制御信号Sによりコントロールされる。FIG. 3 shows a concrete example of the V / F circuit, and FIG. 4 shows its operation waveform. The V / F circuit 7 has a comparator 7 as shown in FIG.
1, FF72, reset circuit 73, analog switch 74, integrator 75, buffer amplifier 76, etc.
It is controlled by the V / F start control signal S.
バツフアアンプ76は基準電圧VSよりVEE2電圧を作り、積
分器75は基準電圧VSを積分して第4図(イ),(ホ)の
如き鋸歯状波電圧を作る。この鋸歯状波電圧はコンパレ
ータ71において増幅回路5からの出力Vinと比較され、
これが電圧Vinを越えると、コンパレータ71およびFF72
の出力がそれぞれ第4図(ロ),(ハ)および(ヘ),
(ト)の如く立ち上がる。リセツト回路73は出力によ
つて起動され、所定時間後にFF72をリセツトするための
リセツト信号を出力するので、FF72は立ち上がりから一
定時間後にリセツトされ、これによりスイツチ74が閉じ
られるため、積分器75はそのコンデンサCが放電し、リ
セツトされる。こうして1つのパルスが形成され、これ
を繰り返して入力電圧Vinに応じたパルス列信号が得ら
れる。なお、第4図(イ)〜(ニ)は入力電圧Vinが1V
の場合、(ホ)〜(チ)は入力電圧が3Vの場合をそれぞ
れ示している。また、同図(ニ),(チ)はFF72の出
力波形を示す。Buffer amplifier 76 creates a more V EE2 voltage reference voltage V S, the integrator 75 Figure 4 integrates the reference voltage V S (i), making such sawtooth wave voltage (E). The sawtooth voltage is compared with the output V in from the amplifying circuit 5 in the comparator 71,
If this exceeds the voltage V in, the comparators 71 and FF72
The output of Fig. 4 is (b), (c) and (c), respectively.
Stand up like (G). Since the reset circuit 73 is activated by the output and outputs the reset signal for resetting the FF72 after a predetermined time, the FF72 is reset after a certain time from the rising edge, and the switch 74 is closed by this, so that the integrator 75 is closed. The capacitor C is discharged and reset. In this way, one pulse is formed, and by repeating this, a pulse train signal corresponding to the input voltage V in is obtained. Incidentally, FIG. 4 (a) to (d) of the input voltage V in is 1V
In the case of (e) to (h), the input voltage is 3V. Further, (d) and (h) in the figure show the output waveform of the FF72.
V/F回路7で生成されたパルス列信号は第1図のカウン
タ8に入力され、分周される。このカウンタ8はCPU14
からインバータゲート11A,11Bを介して与えられる制御
信号Sによつてリセツトされ、この時点からV/F回路7
からのパルス列信号の計数を開始し、例えば1/8分周お
よび1/128分周を行なう。そして1/8分周出力をFF9に、
また1/128分周出力をFF10にそれぞれ導入し、これらを
セツトする。FF9およびFF10の出力はナンドゲート12に
与えられ、両出力の論理積がとられる。すなわち、FF9,
FF10およびナンドゲート12によりV/F出力に比例する一
定のインターバル(時間幅信号)を形成し、この間にCP
U14でどれだけの基準クロツクをカウントするかで、V/F
入力または出力に比例したパルスカウント値を得るもの
である。The pulse train signal generated by the V / F circuit 7 is input to the counter 8 of FIG. 1 and divided. This counter 8 is CPU14
Is reset by the control signal S given from the inverter gates 11A and 11B. From this point, the V / F circuit 7 is reset.
Counting of the pulse train signal from is started, and for example, 1/8 frequency division and 1/128 frequency division are performed. And 1/8 frequency division output to FF9,
In addition, 1/128 frequency division output is introduced to FF10 and these are set. The outputs of FF9 and FF10 are applied to the NAND gate 12 and the outputs of these outputs are logically ANDed. That is, FF9,
FF10 and NAND gate 12 form a constant interval (time width signal) proportional to V / F output, and CP
V / F depends on how many reference clocks are counted by U14.
The pulse count value is proportional to the input or output.
第5A図および第5B図は以上の動作を示すもので、第5A図
は入力電圧が1Vの場合の例、第5B図は入力電圧が3Vの場
合の例である。また、第5A図および第5B図において、a
はV/F回路7の出力、b,dはカウンタ8の1/8,1/128分周
出力、c,eはFF9,FF10の出力、fはナンドゲート12の出
力、CLは基準クロツク、CTはカウント値を示す。第5A図
と第5B図とを比較すれば明らかなように、ナンドゲート
出力fは入力電圧の大きさ、すなわちV/F回路7の出力
aのパルス間隔に応じて変わるので、この間にCPU14内
の図示されないカウンタにより基準クロツクCLがいくつ
カウントされるかで、V/F回路7の出力aのパルス間隔
に比例したカウント値CTを得ることができる。なお、基
準クロツクのカウント開始時期は信号fの立ち上りエツ
ジ、またその終了時期は信号fの立ち下りエツジとして
それぞれCPU14に識別させることにより、クロツクCLの
計数が可能である。5A and 5B show the above operation. FIG. 5A shows an example when the input voltage is 1V, and FIG. 5B shows an example when the input voltage is 3V. Further, in FIGS. 5A and 5B, a
Is the output of the V / F circuit 7, b, d is the 1/8, 1/128 divided output of the counter 8, c, e is the output of FF9, FF10, f is the output of the NAND gate 12, CL is the reference clock, CT Indicates the count value. As is clear from a comparison between FIG. 5A and FIG. 5B, the NAND gate output f changes according to the magnitude of the input voltage, that is, the pulse interval of the output a of the V / F circuit 7. A count value CT proportional to the pulse interval of the output a of the V / F circuit 7 can be obtained depending on how many reference clocks CL are counted by a counter (not shown). The clock CL can be counted by causing the CPU 14 to identify the reference clock counting start time as the rising edge of the signal f and the ending time thereof as the falling edge of the signal f.
CPU14で計数されたパルスカウント値は、その内部のソ
フトウエア(狭義のプログラム)によりデイジタル値と
して取り扱われ、入力のZERO(ゼロ)調,SPAN(スパ
ン)調,リニアライズ等の種々の加工が施される。な
お、CPU14は例えばワンチツプマイコンで、内部にROM,R
AMおよび16ビツトカウンタ等を備えたものを想定してい
るが、これに限らず小型かつ安価でローパワーの演算制
御装置を用いることができる。The pulse count value counted by the CPU 14 is handled as a digital value by its internal software (a program in a narrow sense), and various processing such as ZERO (zero) adjustment, SPAN (span) adjustment, and linearization of the input is performed. To be done. The CPU 14 is, for example, a one-chip microcomputer, and has an internal ROM, R
It is assumed that an AM and a 16-bit counter are provided, but the present invention is not limited to this, and a small, inexpensive, low-power arithmetic and control unit can be used.
こうして得られたデイジタル測定値は、上位システムか
らの指令にもとづき一芯の光フアイバ18を経由して、 光ユニツト17→O/Eインタフエイス15→CPU14 のルートで上位装置(第2図のマスタステーシヨン)か
ら指令が与えられることにより、これを上位システム側
へ光デイジタル信号として送出する。すなわち、 CPU14→E/Oインタフエイス16→光ユニツト17→光フアイ
バ18 のルートで信号が送出される。このように、光ユニツト
17は一芯の光ケーブル18を用いて光デイジタル信号を伝
送するために、光信号の分岐を行なう。The digital measurement value obtained in this way is passed through the optical fiber 18 of one core based on the command from the host system, and then the route of the optical unit 17 → O / E interface 15 → CPU 14 is used to host the device (master in Fig. 2). When a command is given from the station, this is sent to the host system side as an optical digital signal. That is, a signal is transmitted through the route of CPU14 → E / O interface 16 → optical unit 17 → optical fiber 18. In this way, the optical unit
Reference numeral 17 branches the optical signal in order to transmit the optical digital signal using the one-core optical cable 18.
なお、第1図において、コントロールポート信号P1はCP
U14に備わつている出力ポートから出力され、マルチプ
レクサ6の制御を行なう。また、制御パス回路13はCPU1
4からのポート信号P2によりアナログスイツチ4のコン
トロール等を行なうもので、例えばデコーダ回路で構成
される。先に、このアナログスイツチ4に与えられる起
電圧V1,V2について説明したが、その切り換えは一定の
周期で行なわれ、測温抵抗体による起電圧V1と、その基
準電圧V2とを把握する。なお、アナログスイツチ4を適
当なタイミングで切り換えてV2を適宜把握するのは、周
囲や変換回路の温度上昇または下降によつて、増幅回路
5のオペアンプAMPにオフセツト変動等が生じ、予め調
整しておいたゼロ点が変動するおそれがあるためであ
る。In addition, in FIG. 1, the control port signal P 1 is CP.
It is output from the output port provided in U14 and controls the multiplexer 6. Further, the control path circuit 13 is the CPU 1
The analog switch 4 is controlled by the port signal P 2 from 4 and is composed of, for example, a decoder circuit. Although the electromotive voltages V 1 and V 2 applied to the analog switch 4 have been described above, the switching is performed at a constant cycle, and the electromotive voltage V 1 by the resistance temperature detector and the reference voltage V 2 thereof are changed. Figure out It should be noted that the reason why V 2 is appropriately grasped by switching the analog switch 4 at an appropriate timing is that an offset variation or the like occurs in the operational amplifier AMP of the amplifier circuit 5 due to the temperature rise or fall of the surroundings and the conversion circuit, and it is adjusted in advance. This is because the set zero point may change.
測定に際しての調整としてゼロ調,スパン調を行なう
が、これらの調整は図示されていないロータリスイツチ
の番号をCPU14に読み込ませるなどして、各チヤンネル
毎に予め実行しておくことが必要である。この調整時の
ゼロ調データ,スパン調データはそれぞれメモリ(RA
M)の所定位置に格納され、測定時に参照される。とこ
ろが、温度によるゼロ点の変動があつたのでは、温度誤
差が生じることになる。このため、自動的に測定時のゼ
ロ点を知り、誤差を解消させる制御を行なつている。ま
た、スパンの温度補正は、回路に使用されている素子の
温度フアクターを考慮して、設定規格の温度誤差内に入
るように抑制している。なお、これらはCPU14のソフト
ウエアを利用して行なう。Zero adjustment and span adjustment are performed as adjustments at the time of measurement, but these adjustments need to be executed in advance for each channel by, for example, reading the number of a rotary switch (not shown) in the CPU 14. The zero adjustment data and span adjustment data during this adjustment are stored in the memory (RA
M) is stored at a predetermined position and is referred to at the time of measurement. However, if the zero point fluctuates due to temperature, a temperature error will occur. Therefore, the zero point at the time of measurement is automatically known, and control is performed to eliminate the error. Further, the temperature correction of the span is suppressed so as to be within the temperature error of the set standard in consideration of the temperature factor of the element used in the circuit. Note that these are performed using the software of the CPU 14.
このようにして、測温抵抗体をセンサとする場合の測定
が可能となる。In this way, the measurement can be performed when the resistance temperature detector is used as the sensor.
(2)熱電対をセンサする場合 抵抗R2をオープンとし、抵抗R3のシヨートする。R1はパ
ーンアウト検出用の高抵抗(例えば22MΩ)である。な
お、FGは外部のアースラインであり、アース用のシール
ド付きのセンサを用いるとき、第1図のA12,A22,A32,…
の各端子に接続することができる。これにより、測温抵
抗体と熱電対の入力端子を共通化することが可能とな
る。こゝで、 VEE→R1→熱電対→ と伝わつてVEE2に電流が流れ込まないように、抵抗R4を
電流制限用抵抗として用いる。その他V/F変換回路等は
測温抵抗体の場合と同様なので、説明は省略する。たゞ
し、熱電対の場合は基準接点補償回路が不可欠であり、
これは実際はマルチプレクサ6とV/F回路7との間に設
けられるものであるが、こゝでは直接関係がないので図
示は省略した。(2) When sensing a thermocouple: Open resistor R2 and short resistor R3. R1 is a high resistance (for example, 22 MΩ) for detecting the burnout. In addition, FG is an external earth line, and when using a sensor with a shield for earthing, A12, A22, A32, ...
Can be connected to each terminal. As a result, the resistance temperature detector and the input terminal of the thermocouple can be shared. Here, resistor R4 is used as a current limiting resistor so that current does not flow into V EE2 through V EE → R1 → thermocouple →. The other V / F conversion circuits and the like are the same as in the case of the resistance temperature detector, and the description thereof is omitted. However, in the case of a thermocouple, a reference junction compensation circuit is indispensable,
Although this is actually provided between the multiplexer 6 and the V / F circuit 7, it is not shown here because it is not directly related.
次に、結線,未結線の識別および断線の識別について説
明する。Next, a description will be given of identification of connected and unconnected and disconnection.
(3)未結線/結線の自動登録について 温度抵抗体入力であれ、熱電対入力やmV入力であれ、未
結線の場合は増幅回路5のアンプが飽和し、V/F回路7
からは出力パルスが生成されない。従つて、電源投入直
後にCPU14よりV/F変換指令信号Sを与えても、CPU14は
一定時期までにナンドゲート12からの立ち上がりエツジ
信号を検知できないため、CPU14はこれを未結線として
扱うことができる。このとき、誤つて過大入力を発生さ
せてアンプが飽和する可能性は、この発明による変換器
ではあり得ない。と云うのは、使用する入力範囲に応じ
てアンプの入力は入力信号のオーバーフロー(例えばス
パンの120%),アンダフロー(例えばスパンの−120
%)を想定し、かつ入力範囲に余裕をもたせて設計して
いるので、使用入力範囲をオーバフロー,アンダフロー
するような値以上に、入力値がいきなり入る可能性は通
常ではありえないこと、また、一般に温度センサなどの
場合はセンサの応答性が際めて遅いので、応答速度内に
結線/未結線を識別するようにソフトウエアをプログラ
ム化しておけば、電源投入後の識別は可能であるからで
ある。たとえ、結線状態で過大入力などが入つてきて
も、応答速度に達するまではアンプは未飽和領域にある
ので、CPU14は結線状態を識別することができ、しかる
のちに入力が異常であることをオーバーフローなどで検
知することができる。(3) Unregistered / automatic registration of connections Whether it is a temperature resistor input, thermocouple input, or mV input, if it is not connected, the amplifier of amplifier circuit 5 will saturate and V / F circuit 7
Does not generate an output pulse. Therefore, even if the V / F conversion command signal S is given from the CPU 14 immediately after the power is turned on, the CPU 14 cannot detect the rising edge signal from the NAND gate 12 by a certain period of time, so that the CPU 14 can treat it as unconnected. . At this time, it is impossible for the converter according to the present invention to erroneously generate an excessive input and saturate the amplifier. This means that depending on the input range used, the input of the amplifier may be the input signal overflow (for example 120% of span) or underflow (for example −120 of span).
%) And the input range is designed with a margin, so it is not possible for the input value to suddenly exceed the value that causes the input range to overflow or underflow. Generally, in case of temperature sensor etc., the response of the sensor is extremely slow, so if the software is programmed to identify connected / unconnected within the response speed, identification after power-on is possible. Is. Even if an excessive input etc. comes in in the connection state, the amplifier is in the unsaturated region until the response speed is reached, so the CPU 14 can identify the connection state and then the input is abnormal. Can be detected by overflow or the like.
一方、未結線の場合は、センサの応答速度よりも変換回
路の応答速度の方がはるかに速いので、直ちにアンプが
飽和領域をこえていることが判別できる。すなわち、V/
F回路7は基準電圧を積分したものと入力電圧との比較
により矩形波パルスを生成させ、さらにこれをフリツプ
フロツプでパルス生成させているので、初段の増幅回路
のアンプが飽和すればパルスが生成されないので、CPU1
4よりV/F変換指令Sを与えても、ナンドゲート12の出力
の立ち上がりエツジ信号がCPU14に返つてこない場合
は、未結線と識別することができる。On the other hand, in the case of no connection, the response speed of the conversion circuit is much faster than the response speed of the sensor, so that it can be immediately determined that the amplifier exceeds the saturation region. That is, V /
The F circuit 7 generates a rectangular wave pulse by comparing the integrated reference voltage with the input voltage, and further generates the pulse with the flip-flop, so no pulse is generated if the amplifier of the first-stage amplifier circuit is saturated. So CPU1
Even if the V / F conversion command S is given from 4, if the rising edge signal of the output of the NAND gate 12 is not returned to the CPU 14, it can be identified as unconnected.
(4)断線検知について 従来のマニユアルによる登録方式では、キー操作を誤つ
てタダ番号にすればその入力点は測定できなくなる。つ
まり、マニユアルで登録されたものに対してのみ断線検
知を行う方式であつた。これに対し、本発明では自動登
録されるので、誤りなく結線されたものについてその後
に断線が発生したか否かを検知することができる。これ
は、電源投入時にCPU内のメモリへ結線/未結線情報を
メモリしておき、このメモリを一定周期で参照するプロ
グラムにより、その後の測定時にソフトウエア的に、結
線部のみについて断線の有無を周期的に確認することが
できる。(4) Detection of disconnection In the conventional manual registration method, if the key operation is mistaken and a free number is entered, the input point cannot be measured. In other words, it was the method of detecting disconnection only for those registered manually. On the other hand, according to the present invention, since the information is automatically registered, it is possible to detect whether or not a wire that has been connected without error is subsequently broken. This is because the connected / unconnected information is stored in the memory inside the CPU when the power is turned on, and a program that refers to this memory at a fixed cycle determines whether or not there is a disconnection in the connected part only by software during subsequent measurements. It can be checked periodically.
まず、熱電対の場合、測定中に補償導線(図示せず)が
断線すれば、バーンアウト抵抗R1によつて増幅回路5の
オペアンプが飽和するので、一定周期毎にCPU14よりV/F
スタート制御信号Sを与えても、一定のタイミングまで
にナンドゲート出力の立ち上がりエツジ信号がCPU14へ
何ら返つてこないことから、断線が識別可能である。First, in the case of a thermocouple, if the compensating lead wire (not shown) is broken during measurement, the operational amplifier of the amplifier circuit 5 is saturated by the burnout resistance R1, so that the CPU 14 outputs V / F at regular intervals.
Even if the start control signal S is given, since the rising edge signal of the NAND gate output does not return to the CPU 14 by a certain timing, the disconnection can be identified.
一方、測温抵抗体の場合の導線(図示せず)の断線の場
合も、どの線が断線しても同様にオペアンプが飽和する
ので、断線検知が可能である。On the other hand, in the case of the breakage of the lead wire (not shown) in the case of the resistance temperature detector, the breakage can be detected because the operational amplifier is saturated even if any wire is broken.
以上、(3),(4)の処理を時間軸で表わすと、第6
図のようになる。なお、これらの結線/未結線情報は光
デイジタル信号として送出され、上位システムに知らせ
ることが可能である。また、現在測定中の入力チヤンネ
ル情報を逐次CPUのメモリに記憶されているようにプロ
グラムすることにより、断線が発生した際はその断線箇
所の情報とともに断線発生を上位装置(第2図のマスタ
ーステーシヨン)に知らせることができる。As described above, when the processing of (3) and (4) is represented on the time axis, the sixth
It becomes like the figure. It should be noted that these connected / unconnected information can be sent out as an optical digital signal to notify the host system. In addition, by programming the input channel information currently being measured to be sequentially stored in the memory of the CPU, when a disconnection occurs, the information on the disconnection location and the disconnection occurrence are provided to the host device (master station in FIG. 2). ) Can be informed.
上記した結線/未結線の識別および断線の識別の処理手
順について、第9図に示すフローチャートに従って説明
する。The processing procedure of the above-mentioned connection / non-connection identification and disconnection identification will be described with reference to the flowchart shown in FIG.
まず、電源投入直後、ステップ(S1)において、ある一
定期間だけセンサからの出力値を測定し、オーバスケー
ルか否かを判別する。First, immediately after the power is turned on, in step (S1), the output value from the sensor is measured for a certain fixed period to determine whether or not it is overscale.
CPU14よりV/F変換指令Sを与え、CPU14が一定時間まで
にナンドゲート12からの立ち上がりエッジ信号を検知で
きない場合、すなわち、オーバスケールの場合には、未
結線の状態にあるものとして取扱うことができるので、
ステップ(S2)において未結線登録を行う。When the CPU 14 gives a V / F conversion command S and the CPU 14 cannot detect the rising edge signal from the NAND gate 12 within a certain time, that is, in the case of overscale, it can be treated as an unconnected state. So
In step (S2), unconnected wiring is registered.
また、オーバスケールがない場合は、結線状態にあるも
のとして取扱い、ステップ(S3)において結線登録を行
う。そうして結線登録されたものはステップ(S4)にお
いて測定を開始する。If there is no overscale, it is treated as a wire connection state, and the wire connection is registered in step (S3). The measurement of the connection registered in this way starts the measurement in step (S4).
次いで、ステップ(S5)において、一定周期毎にオーバ
スケールしているか否かを判別する。ここで、CPU14よ
りV/F変換指令Sを与え、一定時間までにナンドゲート1
2からの立ち上がりエッジ信号が返ってきた場合には断
線なしとして測定を繰り返し行わせる。また、エッジ信
号がCPU14へ返ってこない場合には、結線登録後の測定
中に断線が発生したものとして取扱い、ステップ(S6)
において断線発生を上位装置に知らせる。Next, in step (S5), it is determined whether or not overscaling occurs at regular intervals. Here, the V / F conversion command S is given from the CPU 14, and the NAND gate 1
If the rising edge signal from 2 is returned, the measurement is repeated without disconnection. If the edge signal is not returned to the CPU 14, treat it as if a wire break occurred during measurement after registering the wire connection, and then step (S6).
In step 3, the upper device is notified of the occurrence of disconnection.
〔発明の効果〕 本発明によれば、結線/未結線を電源投入後CPUにて自
動登録させることができるので、省略化を図ることがで
き、全体的な稼働コストおよび管理費を大幅に低減する
ことが可能となる。また、断線検知も同一の変換回路構
成を利用して行なえるので、コストメリツトが生じ、変
換装置の信頼性が高められる。[Effects of the Invention] According to the present invention, since connected / unconnected can be automatically registered by the CPU after power-on, it can be omitted and the overall operating cost and management cost can be significantly reduced. It becomes possible to do. Further, since disconnection detection can be performed by using the same conversion circuit configuration, cost merit arises and the reliability of the conversion device is improved.
第1図は本発明の実施例を示す構成図、第2図は本発明
による多点入力信号変換装置を用いた計測システムの一
例を示す概要図、第3図はV/F回路の具体例を示す回路
図、第4図はその動作を説明するための各部波形図、第
5A図および第5B図はともにV/F回路の出力をパルス数に
変換する変換動作を説明するための各部波形図、第6図
は結線,未結線の識別動作および断線の識別動作のタイ
ミングを説明するための説明図、第7図は多点入力信号
変換装置を用いたシステムの従来例を示す概要図、第8
図はリモートスキヤナ設定表を説明するための説明図、
第9図は結線/未結線の識別および断線識別の処理手順
を説明するためのフローチャートである。 符号説明 1……検出部、2……1次フイルタ、3……ダイオー
ド、4,74……アナログスイツチ、5……増幅回路、6…
…マルチプレクサ、7……V/F回路、8……カウンタ、
9,10,72……フリツプフロツプ(FF)、11A,11B……イン
バータゲート、12……ナンドゲート、13……制御パス回
路、14……演算制御装置(CPU)、15……O/Eインタフエ
イス、16……E/Oインタフエイス、17……光ユニツト、1
8……光フアイバ、71……コンパレータ、73……リセツ
ト回路、75……積分器、76……バツフアアンプ、S……
V/Fスタート制御信号、P1,P2……コントロールポート信
号。FIG. 1 is a configuration diagram showing an embodiment of the present invention, FIG. 2 is a schematic diagram showing an example of a measurement system using a multipoint input signal converter according to the present invention, and FIG. 3 is a specific example of a V / F circuit. Fig. 4 is a circuit diagram showing the
5A and 5B are waveform charts for explaining the conversion operation for converting the output of the V / F circuit into the number of pulses, and FIG. 6 shows the timing of the connected / unconnected identification operation and the disconnection identification operation. Explanatory diagram for explaining, FIG. 7 is a schematic diagram showing a conventional example of a system using a multipoint input signal converter, FIG.
The figure is an explanatory diagram for explaining the remote scanner setting table,
FIG. 9 is a flow chart for explaining a processing procedure for identifying connected / unconnected and disconnection identification. Explanation of symbols 1 ... Detector, 2 ... Primary filter, 3 ... Diode, 4,74 ... Analog switch, 5 ... Amplifier circuit, 6 ...
… Multiplexer, 7 …… V / F circuit, 8 …… Counter,
Flip-flop (FF), 11A, 11B ... Inverter gate, 12 ... NAND gate, 13 ... Control path circuit, 14 ... Arithmetic control unit (CPU), 15 ... O / E interface , 16 …… E / O interface, 17 …… Hikari unit, 1
8 …… Optical fiber, 71 …… Comparator, 73 …… Reset circuit, 75 …… Integrator, 76 …… Buffer amplifier, S ……
V / F start control signal, P 1 , P 2 ... Control port signal.
Claims (1)
されてブリツジ回路を形成するとゝもにセンサ種別に応
じてその接続態様が変更可能な複数の検出手段と、 該検出手段対応に設けられセンサ信号および基準信号を
順次取り出す信号取出手段と、 センサ種別に応じてゲインの調整が可能で該各信号取出
手段からの信号をそれぞれ増幅する複数の増幅手段と、 該各増幅手段からの出力信号を順次選択する選択手段
と、 該選択手段を介する前記増幅手段出力をパルス数に変換
する変換手段と、 該変換手段による変換開始時期を制御し複数のセンサか
らの各物理量対応のパルス数をデイジタル値に換算する
演算制御手段と、 複数のセンサの各結線の有無を電源投入時に識別する結
線識別手段と、 有結線部についてその後に発生する断線の有無を識別す
る断線識別手段と、 結線,未結線および断線の発生の有無を示すデータを光
デイジタル信号に変換して上位装置へ送信する通信手段
と、 を有してなることを特徴とする多点入力信号変換装置。1. When a bridge circuit is formed by being connected to a sensor for detecting a physical quantity of an object to be measured, a plurality of detecting means whose connection mode can be changed according to the sensor type and provided corresponding to the detecting means. Signal extracting means for sequentially extracting the sensor signal and the reference signal, a plurality of amplifying means capable of adjusting the gain according to the sensor type and amplifying the signals from the respective signal extracting means, and output signals from the amplifying means. Selecting means for sequentially selecting, the converting means for converting the output of the amplifying means through the selecting means into the number of pulses, the conversion start timing by the converting means, and the number of pulses corresponding to each physical quantity from a plurality of sensors is digitally changed. A calculation control unit that converts the value into a value, a connection identification unit that identifies the presence or absence of each connection of multiple sensors when the power is turned on, and a presence of a disconnection that occurs after the connection A disconnection identifying means for identifying nothing and a communication means for converting data indicating presence / absence of disconnection, disconnection and disconnection into an optical digital signal and transmitting the optical digital signal to a host device are provided. Point input signal converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14519787A JPH0769999B2 (en) | 1987-06-12 | 1987-06-12 | Multi-point input signal converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14519787A JPH0769999B2 (en) | 1987-06-12 | 1987-06-12 | Multi-point input signal converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63310099A JPS63310099A (en) | 1988-12-19 |
| JPH0769999B2 true JPH0769999B2 (en) | 1995-07-31 |
Family
ID=15379660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14519787A Expired - Lifetime JPH0769999B2 (en) | 1987-06-12 | 1987-06-12 | Multi-point input signal converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769999B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301882A (en) * | 1993-04-19 | 1994-10-28 | Adobanetsuto:Kk | Integrated circuit for signal processing and signal processor |
| JP4633234B2 (en) * | 2000-07-04 | 2011-02-16 | 本田技研工業株式会社 | Sensor function failure diagnosis method |
| US8529126B2 (en) * | 2009-06-11 | 2013-09-10 | Rosemount Inc. | Online calibration of a temperature measurement point |
| JP6664017B1 (en) * | 2019-02-01 | 2020-03-13 | 株式会社ケーヒン | Temperature detector, abnormality detector, and power converter |
-
1987
- 1987-06-12 JP JP14519787A patent/JPH0769999B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63310099A (en) | 1988-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356191B1 (en) | Error compensation for a process fluid temperature transmitter | |
| KR920007501B1 (en) | Signal conditioners | |
| AU2014212834B2 (en) | Programmable interface circuit for coupling field devices to process controllers | |
| KR101095144B1 (en) | Apparatus, Systems and Methods for High Resolution Identification with Temperature-Dependent Resistance Devices | |
| US10209143B2 (en) | Thermo wire testing circuit | |
| CN104198883B (en) | The system and method for detecting broken string | |
| SE457176B (en) | LOCAL SYSTEM FOR MONITORING AND CONTROL OF APPLIANCES, ALARM DEVICES AND ALARM | |
| JPS6219688B2 (en) | ||
| JPH0769999B2 (en) | Multi-point input signal converter | |
| US5874790A (en) | Method and apparatus for a plurality of modules to independently read a single sensor | |
| KR101457876B1 (en) | A deterioration monitoring system for a distributing board on based hybrid temperature sensors with mater and slave device | |
| US6538865B1 (en) | Fault-detecting device for communication system | |
| EP3052910B1 (en) | Infrared sensor | |
| JPS63310098A (en) | Multipoint input signal converter | |
| JP3330853B2 (en) | Analog input circuit | |
| CN101576598A (en) | System and method for detecting wire breakage | |
| JP4835207B2 (en) | Temperature transmitter | |
| JPH05126649A (en) | Temperature sensor identifying module | |
| JP2512934B2 (en) | Temperature measurement circuit | |
| RU2042932C1 (en) | Device for measuring temperature | |
| RU2174236C1 (en) | Method of admittance test of magnetoelectric current meter and device for its realization | |
| JPS5840153B2 (en) | Electronic clock with temperature detection function | |
| JPS6143650B2 (en) | ||
| JPH07175983A (en) | Heat sensor | |
| JP3072748B2 (en) | Multi-point temperature measuring device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |