JPH0770518B2 - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPH0770518B2 JPH0770518B2 JP61038413A JP3841386A JPH0770518B2 JP H0770518 B2 JPH0770518 B2 JP H0770518B2 JP 61038413 A JP61038413 A JP 61038413A JP 3841386 A JP3841386 A JP 3841386A JP H0770518 B2 JPH0770518 B2 JP H0770518B2
- Authority
- JP
- Japan
- Prior art keywords
- dry etching
- etched
- aluminum
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば半導体基板面上に形成されるアルミ
ニウム（Al）等の被エッチング材料を、所定のパターン
にしたがってエッチングして、例えば配線層等が高精度
に形成されるようにするドライエッチング方法に関す
る。
ニウム（Al）等の被エッチング材料を、所定のパターン
にしたがってエッチングして、例えば配線層等が高精度
に形成されるようにするドライエッチング方法に関す
る。
［従来の技術］ 例えば、半導体基板面上に形成されたアルミニウム等の
金属層をドライエッチングするには、通常半導体基板面
上のアルミニウム層の上にレジスト膜によるエッチング
パターンを形成し、CF4またはCF4＋O2のガスによる前処
理、またはディープ（Deep）UV処理を行うことにより、
上記レジスト膜を改質して、ドライエッチングを実行す
るようにしている。
金属層をドライエッチングするには、通常半導体基板面
上のアルミニウム層の上にレジスト膜によるエッチング
パターンを形成し、CF4またはCF4＋O2のガスによる前処
理、またはディープ（Deep）UV処理を行うことにより、
上記レジスト膜を改質して、ドライエッチングを実行す
るようにしている。
ここで、上記アルミニウムのドライエッチングを例えば
BCl3、CCl3F、Heのガスを用いて実行した場合、上記CF4
の前処理を行った場合には、ドライエッチングのアルミ
ニウム／レジストの選択比が「３」程度にしかならな
い。
BCl3、CCl3F、Heのガスを用いて実行した場合、上記CF4
の前処理を行った場合には、ドライエッチングのアルミ
ニウム／レジストの選択比が「３」程度にしかならな
い。
［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、例え
ば被エッチング材料としてアルミニウムが選択され、こ
のエッチング材料のドライエッチングを実行した場合
に、レジスト膜に対する選択比を充分に大きく設定する
ことができ、高精度のエッチング動作がより効果的に実
行されるようにするドライエッチング方法を提供しよう
とするものである。
ば被エッチング材料としてアルミニウムが選択され、こ
のエッチング材料のドライエッチングを実行した場合
に、レジスト膜に対する選択比を充分に大きく設定する
ことができ、高精度のエッチング動作がより効果的に実
行されるようにするドライエッチング方法を提供しよう
とするものである。
［問題点を解決するための手段］ この発明に係るドライエッチング方法は、基板上のアル
ミニウムを主成分とした被エッチング材料の表面にレジ
スト膜によるエッチングパターンを形成すると共に、こ
のレジストパターンを「CF4＋H2」のガス反応による前
処理を実行するもので、この前処理で使用する反応ガス
のH2対CF4の比が１対４乃至３対４に設定され、このレ
ジストパターンにしたがって、被エッチング材料を少な
くとも塩素系ガスを含むエッチングガスによってエッチ
ングするようにした。
ミニウムを主成分とした被エッチング材料の表面にレジ
スト膜によるエッチングパターンを形成すると共に、こ
のレジストパターンを「CF4＋H2」のガス反応による前
処理を実行するもので、この前処理で使用する反応ガス
のH2対CF4の比が１対４乃至３対４に設定され、このレ
ジストパターンにしたがって、被エッチング材料を少な
くとも塩素系ガスを含むエッチングガスによってエッチ
ングするようにした。
［作用］ 例えば、H2/CF4を1/4乃至3/4に設定した反応ガスによっ
てレジスト膜を前処理し、例えばアルミニウムの薄膜を
ドライエッチング処理したとすると、このドライエッチ
ング時のアルミニウム対レジストの選択比は、確実に
「５」以上の状態に設定できるようになる。したがっ
て、レジスト膜に形成されたパターンに成果に対応した
ドライエッチングが確実に実行されるようになるもので
あり、半導体製造技術の向上に大きな効果が発揮される
ようになるものである。
てレジスト膜を前処理し、例えばアルミニウムの薄膜を
ドライエッチング処理したとすると、このドライエッチ
ング時のアルミニウム対レジストの選択比は、確実に
「５」以上の状態に設定できるようになる。したがっ
て、レジスト膜に形成されたパターンに成果に対応した
ドライエッチングが確実に実行されるようになるもので
あり、半導体製造技術の向上に大きな効果が発揮される
ようになるものである。
［発明の実施例］ 以下、図面を参照しながらこの発明の一実施例を説明す
る。まず、第１図乃至第４図に示すように半導体基板11
の表面には、被エッチング材料となるアルミニウム膜12
が、例えば枚葉式スパッタ装置によって、例えば1.1μ
ｍに形成されているもので、このアルミニウム膜12は例
えばAl−２％Siで構成されている。そして、このアルミ
ニウム膜12の上に、例えばシプレー・マイクロポジット
1300によるレジスト膜13が形成される。
る。まず、第１図乃至第４図に示すように半導体基板11
の表面には、被エッチング材料となるアルミニウム膜12
が、例えば枚葉式スパッタ装置によって、例えば1.1μ
ｍに形成されているもので、このアルミニウム膜12は例
えばAl−２％Siで構成されている。そして、このアルミ
ニウム膜12の上に、例えばシプレー・マイクロポジット
1300によるレジスト膜13が形成される。
このレジスト膜13には、エッチングパターンに対応して
光照射が実行され、現像処理されるもので、このレジス
ト膜13にはエッチング部分に対応した上記アルミニウム
膜12に開口14が形成されているものである。
光照射が実行され、現像処理されるもので、このレジス
ト膜13にはエッチング部分に対応した上記アルミニウム
膜12に開口14が形成されているものである。
次に、上記レジスト膜13によるエッチングパターンが形
成されたならば、第２図で示すような「CF4＋H2」の反
応ガスによる前処理を実行する。この前処理は、例えば
ガス流量 CF44SCCM＋H22SCCM、圧力5pa、RFPowerは100W、処理時
間２分で実行する。この前処理によってレジスト膜13の
耐ドライエッチング性が著しく向上されるようになる。
成されたならば、第２図で示すような「CF4＋H2」の反
応ガスによる前処理を実行する。この前処理は、例えば
ガス流量 CF44SCCM＋H22SCCM、圧力5pa、RFPowerは100W、処理時
間２分で実行する。この前処理によってレジスト膜13の
耐ドライエッチング性が著しく向上されるようになる。
そして、このような前処理が実行されたならば、第３図
で示すように「150℃×20分」のポストベークを行な
い、この後第４図で示すようにアルミニウム膜12のドラ
イエッチングを実行するものである。
で示すように「150℃×20分」のポストベークを行な
い、この後第４図で示すようにアルミニウム膜12のドラ
イエッチングを実行するものである。
このドライエッチングは、例えば「BCl3＋CCl3F＋He」
のガスを用いて行うものである。
のガスを用いて行うものである。
ここで、上記のようなドライエッチングを行った場合の
アルミニウム対レジスト（Al/レジスト）の選択比の状
態を、H2/CF4の流量パーセントとの関係で実験してみる
と、その結果は第５図に示すようになる。すなわち、流
量パーセントが25〜75％の状態で選択比が「５」以上と
なるものであり、流量パーセントが50％の状態では、選
択比は「６」となるものである。
アルミニウム対レジスト（Al/レジスト）の選択比の状
態を、H2/CF4の流量パーセントとの関係で実験してみる
と、その結果は第５図に示すようになる。すなわち、流
量パーセントが25〜75％の状態で選択比が「５」以上と
なるものであり、流量パーセントが50％の状態では、選
択比は「６」となるものである。
尚、上記実施例にあっては、被エッチング材料としてア
ルミニウムの場合を示しているものであるが、この被エ
ッチング材料としてはその他にAl−Si、Al−Si−Cu等の
材料が適宜適用されるものであり、これら材料に対して
も上記同様の効果が得られるものである。
ルミニウムの場合を示しているものであるが、この被エ
ッチング材料としてはその他にAl−Si、Al−Si−Cu等の
材料が適宜適用されるものであり、これら材料に対して
も上記同様の効果が得られるものである。
［発明の効果］ 以上のようにこの発明に係るドライエッチング方法によ
れば、被エッチング材料とレジストとの選択比が充分に
大きく設定できるものであるため、被エッチング材料の
エッチングパターンがレジストパターンにしたがって、
正確に再現されるものであり、非常に精度の高いドライ
エッチングが実行できるようになるものである。したが
って、半導体の製造技術の精度が効果的に向上されるよ
うになるものであり、特に高集積度の半導体装置を製造
する場合に大きな効果が発揮されるものである。
れば、被エッチング材料とレジストとの選択比が充分に
大きく設定できるものであるため、被エッチング材料の
エッチングパターンがレジストパターンにしたがって、
正確に再現されるものであり、非常に精度の高いドライ
エッチングが実行できるようになるものである。したが
って、半導体の製造技術の精度が効果的に向上されるよ
うになるものであり、特に高集積度の半導体装置を製造
する場合に大きな効果が発揮されるものである。
第１図乃至第４図はこの発明の一実施例に係るドライエ
ッチング方法を順次説明するための図、第５図は上記の
ようなエッチングにおけるアルミニウムとレジストとの
選択比の状態を説明する図である。 11……半導体基板、12……アルミニウム膜、13……レジ
スト膜、14……開口。
ッチング方法を順次説明するための図、第５図は上記の
ようなエッチングにおけるアルミニウムとレジストとの
選択比の状態を説明する図である。 11……半導体基板、12……アルミニウム膜、13……レジ
スト膜、14……開口。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ 21/30 ５７０
Claims (1)
- 【請求項１】基板上に形成されるアルミニウムを主成分
とした被エッチング材料の表面にレジスト膜によるエッ
チングパターンを形成する手段と、 上記レジストパターンを「CF4＋H2」のガス反応による
前処理を実行する手段とを具備し、 上記前処理で使用される反応ガスのH2対CF4の比が１対
４乃至３対４に設定され、この反応ガスで前処理された
レジスト膜パターンにしたがって、上記被エッチング材
料を少なくとも塩素系ガスを含むエッチングガスによっ
てエッチングするようにしたことを特徴とするドライエ
ッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038413A JPH0770518B2 (ja) | 1986-02-25 | 1986-02-25 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038413A JPH0770518B2 (ja) | 1986-02-25 | 1986-02-25 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62198125A JPS62198125A (ja) | 1987-09-01 |
| JPH0770518B2 true JPH0770518B2 (ja) | 1995-07-31 |
Family
ID=12524615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61038413A Expired - Lifetime JPH0770518B2 (ja) | 1986-02-25 | 1986-02-25 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770518B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01304730A (ja) * | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | 半導体製造装置 |
| US7053003B2 (en) * | 2004-10-27 | 2006-05-30 | Lam Research Corporation | Photoresist conditioning with hydrogen ramping |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057630A (ja) * | 1983-09-08 | 1985-04-03 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6060728A (ja) * | 1983-09-14 | 1985-04-08 | Hitachi Ltd | ポリイミド樹脂の加工方法 |
-
1986
- 1986-02-25 JP JP61038413A patent/JPH0770518B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62198125A (ja) | 1987-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970054272A (ko) | 저저항성 및 내약품성 전극 배선을 갖는 박막 트랜지스터기판 및 그 제조방법 | |
| US5571374A (en) | Method of etching silicon carbide | |
| KR950015677A (ko) | 반도체장치의 제조방법 | |
| JP2503217B2 (ja) | 電極配線の形成方法 | |
| JPH0770518B2 (ja) | ドライエツチング方法 | |
| US4988403A (en) | Method of forming patterned silicone rubber layer | |
| US3953266A (en) | Process for fabricating a semiconductor device | |
| JP3351028B2 (ja) | アルミ系金属膜のパターニング方法 | |
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JP3225676B2 (ja) | 半導体装置の製造方法 | |
| JPS58194345A (ja) | 半導体装置 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| JPS6197826A (ja) | 半導体装置の製造方法 | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPH0284723A (ja) | ドライエッチング方法 | |
| KR960008568B1 (ko) | 반도체 콘텍트 제조방법 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| KR100268869B1 (ko) | 반도체소자의금속게이트형성방법 | |
| KR900003974A (ko) | 반도체장치의 제조방법 | |
| JPH04342157A (ja) | 半導体装置の製造方法 | |
| KR970018236A (ko) | 반도체 장치의 금속배선 제조방법 | |
| JPH05251425A (ja) | Ａｕ膜エッチング方法 | |
| KR970008398A (ko) | 반도체 제조공정의 식각종료점 검출방법 | |
| KR20030096669A (ko) | 반도체 메모리 장치의 게이트 제조방법 | |
| JPS62221132A (ja) | 電極配線パタ−ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |