JPH0770575B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0770575B2 JPH0770575B2 JP62127557A JP12755787A JPH0770575B2 JP H0770575 B2 JPH0770575 B2 JP H0770575B2 JP 62127557 A JP62127557 A JP 62127557A JP 12755787 A JP12755787 A JP 12755787A JP H0770575 B2 JPH0770575 B2 JP H0770575B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mask alignment
- mask
- present
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、縮小投影型露光装置を用いて製造する半導体
装置の位置合わせ方法に関するものである。
装置の位置合わせ方法に関するものである。
従来の技術 近年、半導体装置の高集化にともなって半導体装置の位
置合わせ精度はより高度なものが要求されている。
置合わせ精度はより高度なものが要求されている。
以下に、従来の半導体装置の位置合わせについて説明す
る。
る。
第５図は従来の半導体装置の位置合わせにおけるマスク
合わせ位置ずれ量読み取りマークの配置を示したもので
ある。第５図において、１は縮小投影露光におけるワン
・ショット露光領域である。２はチップ領域、３はマス
ク合わせ位置ずれ量読み取りマークを示す。
合わせ位置ずれ量読み取りマークの配置を示したもので
ある。第５図において、１は縮小投影露光におけるワン
・ショット露光領域である。２はチップ領域、３はマス
ク合わせ位置ずれ量読み取りマークを示す。
第６図は従来の半導体装置の位置合わせの手順を示した
ものである。スタート後、第１のマスク合わせを実施
し、チップ内にあるマスク合わせ位置ずれ量読み取りマ
ークにより、位置ずれ量を読み取り、その位置ずれ量を
補正し、次の第２のマスクを合わせを実行して一連のマ
スク合わせを終了する。
ものである。スタート後、第１のマスク合わせを実施
し、チップ内にあるマスク合わせ位置ずれ量読み取りマ
ークにより、位置ずれ量を読み取り、その位置ずれ量を
補正し、次の第２のマスクを合わせを実行して一連のマ
スク合わせを終了する。
発明が解決しようとする問題点 しかしながら上記の従来の方法では、単純に平行にずれ
るオフセット要因の位置ずれについては正確に補正をか
けることができるが、レチクルローテーション要因の位
置ずれが発生した場合、第７図に示すように、マスク合
わせ位置ずれ量読み取りマークの部分を正確に位置合わ
せできたとしても、１ショット露光領域内には大きく位
置ずれが発生し、その位置ずれ量を読み取ることができ
ないという欠点を有していた。
るオフセット要因の位置ずれについては正確に補正をか
けることができるが、レチクルローテーション要因の位
置ずれが発生した場合、第７図に示すように、マスク合
わせ位置ずれ量読み取りマークの部分を正確に位置合わ
せできたとしても、１ショット露光領域内には大きく位
置ずれが発生し、その位置ずれ量を読み取ることができ
ないという欠点を有していた。
本発明は上記従来の問題点を解決するもので、マスク合
わせ中、レチクルローテーション要因の位置ずれ量を正
確に読み取り補正し、半導体装置の位置合わせ精度を向
上させることを目的とする。
わせ中、レチクルローテーション要因の位置ずれ量を正
確に読み取り補正し、半導体装置の位置合わせ精度を向
上させることを目的とする。
問題点を解決するための手段 この目的を達成するために本発明の半導体装置は、縮小
投影露光のワン・ショット露光領域の矩形のおよそ対角
に、一対のマスク合わせ位置ずれ量読み取りマークを有
するものである。
投影露光のワン・ショット露光領域の矩形のおよそ対角
に、一対のマスク合わせ位置ずれ量読み取りマークを有
するものである。
作用 この発明によって、レチクルローテーション要因の位置
ずれ量を矩形平面の対角位置２か所のマスク合わせ位置
ずれ量読み取りマークによって正確に読み取ることが可
能となり、その位置ずれ量を以後のマスク合わせにフィ
ードバックすることにより、レチクルローテーション要
因の位置ずれを補正し、半導体装置の位置合わせ精度を
向上させることができる。
ずれ量を矩形平面の対角位置２か所のマスク合わせ位置
ずれ量読み取りマークによって正確に読み取ることが可
能となり、その位置ずれ量を以後のマスク合わせにフィ
ードバックすることにより、レチクルローテーション要
因の位置ずれを補正し、半導体装置の位置合わせ精度を
向上させることができる。
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の第１の実施例半導体装置の平面図であ
り、マスク合わせ位置ずれ量読み取りマークの配置を示
すものである。すなわち、第１図において、１はワンシ
ョット露光領域である。２は単位チップ領域、３はマス
ク合わせ位置ずれ量読み取りマークを示す。第２図は本
発明の第１の実施例半導体装置におけるマスク合わせ位
置ずれ量読み取りマークの細部パターンを具体的に示し
たものである。破線枠で示す同マーク３中の細部パター
ンで、５は主尺、６は副尺、７はｘ軸方向のバーニアパ
ターンである。８はｙ軸方向のバーニアパターンであ
る。第２図はチップの一部を示している。
り、マスク合わせ位置ずれ量読み取りマークの配置を示
すものである。すなわち、第１図において、１はワンシ
ョット露光領域である。２は単位チップ領域、３はマス
ク合わせ位置ずれ量読み取りマークを示す。第２図は本
発明の第１の実施例半導体装置におけるマスク合わせ位
置ずれ量読み取りマークの細部パターンを具体的に示し
たものである。破線枠で示す同マーク３中の細部パター
ンで、５は主尺、６は副尺、７はｘ軸方向のバーニアパ
ターンである。８はｙ軸方向のバーニアパターンであ
る。第２図はチップの一部を示している。
以上のように構成された半導体装置について、以下その
位置合わせ手順を説明する。第３図は、本発明の半導体
装置の位置合わせの手順図である。ワン・ショット露光
領域２の矩形対角位置に配置した２個のマスク合わせ位
置ずれ量読み取りマーク３からそれぞれ位置ずれを読み
取り、レチクルローテーション要因の位置ずれが有るか
無いかを判断する。無い場合は、オフセット要因の位置
ずれを補正しマスク合わせを実行する。レチクルローテ
ーション要因の位置ずれが有る場合、レチクルを、再
度、合わせ、レチクルローテーション要因の位置ずれを
補正し、マスク合わせを実行する。そして、もう１度位
置ずれ量を読み取り、レチクルローテーション要因の位
置ずれが無いことを確認し、オフセット要因の位置ずれ
を補正しマスク合わせを実行する。
位置合わせ手順を説明する。第３図は、本発明の半導体
装置の位置合わせの手順図である。ワン・ショット露光
領域２の矩形対角位置に配置した２個のマスク合わせ位
置ずれ量読み取りマーク３からそれぞれ位置ずれを読み
取り、レチクルローテーション要因の位置ずれが有るか
無いかを判断する。無い場合は、オフセット要因の位置
ずれを補正しマスク合わせを実行する。レチクルローテ
ーション要因の位置ずれが有る場合、レチクルを、再
度、合わせ、レチクルローテーション要因の位置ずれを
補正し、マスク合わせを実行する。そして、もう１度位
置ずれ量を読み取り、レチクルローテーション要因の位
置ずれが無いことを確認し、オフセット要因の位置ずれ
を補正しマスク合わせを実行する。
以上のように、本実施例によれば、ワン・ショット露光
領域の矩形対角位置にマスク合わせ位置ずれ読み取りマ
ークを設けることにより、レチクルローテーション要因
の位置ずれの補正が可能となり、位置合わせ精度を向上
することができる。
領域の矩形対角位置にマスク合わせ位置ずれ読み取りマ
ークを設けることにより、レチクルローテーション要因
の位置ずれの補正が可能となり、位置合わせ精度を向上
することができる。
以下、本発明の第２の実施例について図面を参照しなが
ら説明する。
ら説明する。
第４図は本発明の第２の実施例半導体装置の平面図を示
し、マスク合わせ位置ずれ量読み取りマークの配置を示
す。第４図において、１はワン・ショット露光領域、２
は単位チップ領域、３はマスク合わせ位置ずれ量読み取
りマークを示す。この第２の実施例は、このように各矩
形チップの対角位置に、それぞれ、一対にマスク合わせ
位置ずれ量読み取りマークを有する。チップの対角にマ
スク合わせ位置ずれ量読み取りマークを配置すること
で、必然的にワン・ショット露光領域の矩形面の対角に
同マークが一対に配置される。動作及び効果について
は、第１の実施例と同様である。
し、マスク合わせ位置ずれ量読み取りマークの配置を示
す。第４図において、１はワン・ショット露光領域、２
は単位チップ領域、３はマスク合わせ位置ずれ量読み取
りマークを示す。この第２の実施例は、このように各矩
形チップの対角位置に、それぞれ、一対にマスク合わせ
位置ずれ量読み取りマークを有する。チップの対角にマ
スク合わせ位置ずれ量読み取りマークを配置すること
で、必然的にワン・ショット露光領域の矩形面の対角に
同マークが一対に配置される。動作及び効果について
は、第１の実施例と同様である。
発明の効果 以上のように、本発明によれば、縮小投影型露光装置の
ワン・ショット露光領域の矩形対角面の位置にマスク合
わせ位置ずれ量読み取りマークを設けることにより、レ
チクルローテーション要因の位置ずれを補正することが
可能となり、位置合わせ精度を向上することができる。
ワン・ショット露光領域の矩形対角面の位置にマスク合
わせ位置ずれ量読み取りマークを設けることにより、レ
チクルローテーション要因の位置ずれを補正することが
可能となり、位置合わせ精度を向上することができる。
第１図は本発明の第１の実施例における半導体装置の平
面図、第２図はマスク合わせ位置ずれ量読み取りマーク
の細部を具体的に示した平面パターン図、第３図は位置
合わせの手順図、第４図は本発明の第２の実施例半導体
装置の平面図、第５図は従来例半導体装置の平面図、第
６図は従来の半導体装置の位置合わせの手順図、第７図
は位置ずれの原理説明図である。 １……１ショット露光領域、２……１チップ領域、３…
…マスク合わせ位置ずれ量読み取りマーク、５……主
尺、６……副尺、７……ｘ軸方向バーニアパターン、８
……ｙ軸方向バーニアパターン。
面図、第２図はマスク合わせ位置ずれ量読み取りマーク
の細部を具体的に示した平面パターン図、第３図は位置
合わせの手順図、第４図は本発明の第２の実施例半導体
装置の平面図、第５図は従来例半導体装置の平面図、第
６図は従来の半導体装置の位置合わせの手順図、第７図
は位置ずれの原理説明図である。 １……１ショット露光領域、２……１チップ領域、３…
…マスク合わせ位置ずれ量読み取りマーク、５……主
尺、６……副尺、７……ｘ軸方向バーニアパターン、８
……ｙ軸方向バーニアパターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/68 Ｆ
Claims (1)
- 【請求項１】縮小投影型露光装置を用いてマスク合わせ
を実施する半導体チップ面にあって、同露光装置でのワ
ン・ショット露光領域の矩形のおよそ対角位置に、一対
のマスク合わせ位置ずれ量読み取りマークを有すること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62127557A JPH0770575B2 (ja) | 1987-05-25 | 1987-05-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62127557A JPH0770575B2 (ja) | 1987-05-25 | 1987-05-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63291431A JPS63291431A (ja) | 1988-11-29 |
| JPH0770575B2 true JPH0770575B2 (ja) | 1995-07-31 |
Family
ID=14962966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62127557A Expired - Lifetime JPH0770575B2 (ja) | 1987-05-25 | 1987-05-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770575B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053143A (ja) * | 1991-04-19 | 1993-01-08 | Hitachi Ltd | 位置合せ方法および装置 |
| JP2003158161A (ja) | 2001-11-20 | 2003-05-30 | Seiko Epson Corp | 半導体装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161746A (en) * | 1981-03-30 | 1982-10-05 | Seiko Epson Corp | Glass mask |
| JPS60110117A (ja) * | 1983-11-19 | 1985-06-15 | Canon Inc | アラインメントマ−クを備えた薄板状物体およびこの物体を使用するアラインメント装置 |
| JPS59134825A (ja) * | 1983-01-21 | 1984-08-02 | Hitachi Ltd | 半導体装置およびそのための半導体ウエ−ハ |
-
1987
- 1987-05-25 JP JP62127557A patent/JPH0770575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63291431A (ja) | 1988-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3042639B2 (ja) | 半導体装置製造用フォトレティクル | |
| EP0096224B1 (en) | Positioning method for mask set used in ic fabrication | |
| KR102633183B1 (ko) | 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법 | |
| JP3048517B2 (ja) | 半導体装置製造用のレチクル | |
| US6239858B1 (en) | Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus | |
| KR100194255B1 (ko) | 레티클 패턴 위치 맞춤 방법 | |
| JP4040210B2 (ja) | 露光方法、レチクル及び半導体装置の製造方法 | |
| JPH0770575B2 (ja) | 半導体装置 | |
| JPS60163110A (ja) | 位置合わせ装置 | |
| JP2002134397A (ja) | フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置 | |
| JPS5927525A (ja) | アライメント方法 | |
| US4530604A (en) | Method of aligning a mask and a wafer for manufacturing semiconductor circuit elements | |
| JPH09232202A (ja) | 投影露光装置におけるアライメント方法 | |
| JPS5922370B2 (ja) | 集積回路用マスクの位置合わせ方法 | |
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JP2844940B2 (ja) | アライメントマークの形成方法 | |
| JP3013421B2 (ja) | 縮小投影露光装置 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| JP2617613B2 (ja) | 縮小投影露光装置用レチクル | |
| JPH0144009B2 (ja) | ||
| JPS622764Y2 (ja) | ||
| JPH0555111A (ja) | 半導体装置の製造方法 | |
| JP3451765B2 (ja) | 半導体ウエハのパターン形成用マスクおよびこれを用いた半導体チップの製造方法 | |
| JPH03167817A (ja) | 露光装置 | |
| JPS62126634A (ja) | 半導体ウエハの位置合せマ−ク |