JPH0770647B2 - IC socket for chip carrier - Google Patents
IC socket for chip carrierInfo
- Publication number
- JPH0770647B2 JPH0770647B2 JP24747087A JP24747087A JPH0770647B2 JP H0770647 B2 JPH0770647 B2 JP H0770647B2 JP 24747087 A JP24747087 A JP 24747087A JP 24747087 A JP24747087 A JP 24747087A JP H0770647 B2 JPH0770647 B2 JP H0770647B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- guide member
- connector pin
- circuit board
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 238000004377 microelectronic Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 208000019901 Anxiety disease Diseases 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000036506 anxiety Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Connecting Device With Holders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子回路基板にICを固定実装する実装方法に
関し、特に超小型電子機器に於けるICを交換可能に実装
する方法に関する。Description: TECHNICAL FIELD The present invention relates to a mounting method for fixedly mounting an IC on an electronic circuit board, and more particularly to a method for mounting an IC in a microelectronic device in a replaceable manner.
従来、IC等の電子部品を超小型に実装にするは、ICチッ
プを直接ボンディングするか、ミニフラットパッケージ
をハンダ付けする等の実装方法を採用していた。Conventionally, in order to mount an electronic component such as an IC in a very small size, a mounting method such as directly bonding an IC chip or soldering a mini flat package has been adopted.
これら従来の実装法ではROM等のようにプログラムの変
更時には、交換不可能なため、かなり大きな範囲の電子
回路基板ごと差し替えたり、又チップが不良の場合、回
路基板ごと廃却しなければならなかったりしたため、電
子機器のコストアップになっていた。With these conventional mounting methods, when changing programs such as ROM, it is impossible to replace, so it is necessary to replace the electronic circuit board of a considerably large range, or if the chip is defective, discard the entire circuit board. Therefore, the cost of the electronic device was increased.
又、フラットパッケージのICをソケットに装着するタイ
プでは、実装面積を大きく使い、超小型電子機器には不
向きであった。In addition, the type in which the IC of the flat package is mounted in the socket uses a large mounting area and is not suitable for microelectronic devices.
本発明の目的は、これら従来のICの実装方法を改善し、
超小型電子機器に於いて、実装面積を節約し、かつ交換
可能にICを固定実装する方法を提供することにある。The object of the present invention is to improve these conventional IC mounting methods,
(EN) It is an object to provide a method for fixedly mounting a replaceable IC on a microelectronic device while saving the mounting area.
本発明は、問題点を解決するための手段としてチップキ
ャリアの外周部をガイドするガイド部材と該ガイド部材
に保持され前記チップキャリアの電極と電子回路基板の
電極とを電気的に接続するコネクタピンと、前記チップ
キャリアの外周部に設置した凸状もしくは凹状の誤挿入
防止部と、該誤挿入防止部と係合し前記ガイド部材の内
側に設置された位置決め部と、前記チップキャリア挿入
時の前記コネクタピンの破損を防止し前記ガイド部材の
内側に設置された下部度当り部と、前記チップキャリア
を前記コネクトピンの弾力性によって該コネクタピンと
の間に挾持する上部度当り部とを有し、前記位置決め
部、前記下部度当り部、前記上部度当り部を共に前記ガ
イド部材と一体成形し、かつ前記コネクタピンは前記ガ
イド部材の外側にて前記電子回路基板と表面実装可能に
構成されていることを特徴とするチップキャリア用のIC
ソケットである。As a means for solving the problems, the present invention provides a guide member for guiding the outer peripheral portion of a chip carrier, and a connector pin held by the guide member for electrically connecting an electrode of the chip carrier and an electrode of an electronic circuit board. A convex or concave erroneous insertion preventing portion installed on the outer peripheral portion of the chip carrier, a positioning portion engaged with the erroneous insertion preventing portion and installed inside the guide member, and A lower contact portion that prevents damage to the connector pin and is installed inside the guide member, and an upper contact portion that holds the chip carrier between the connector pin and the connector pin by the elasticity of the connect pin, The positioning portion, the lower contact portion, and the upper contact portion are integrally molded with the guide member, and the connector pin is provided outside the guide member. Serial IC for chip carrier, characterized in that it is an electronic circuit board and the surface mountable configured
It is a socket.
以下に本発明の実施例を第１図、第２図を用いて詳述す
る。Embodiments of the present invention will be described in detail below with reference to FIGS. 1 and 2.
第１図（ａ）（ｂ）は本発明によるICソケットに装着さ
れるチップキャリアの略図である。1 (a) and 1 (b) are schematic views of a chip carrier mounted on an IC socket according to the present invention.
チップキャリア基板１はガラスエポキシ樹脂等で形成さ
れた小型基板であり、表面に電極パターン２が配設され
ている。1bはICのベアチップ３を配設するチップ設置部
であり、ICのベアチップ３が固着される。ベアチップ３
にはボンディングパッド3aが設置され、ボンディングワ
イヤ６等によってチップキャリア基板上の電極パターン
２と接続されている。1cは誤挿入防止部である。５はベ
アチップ３を保護するために設置されたモールド層で、
MASKROMや、RAMでは不透明の樹脂が用いられ、EPROMで
は透明樹脂が用いられる。The chip carrier substrate 1 is a small substrate made of glass epoxy resin or the like, and the electrode pattern 2 is provided on the surface thereof. Reference numeral 1b denotes a chip setting portion on which the bare IC chip 3 is arranged, to which the bare IC chip 3 is fixed. Bare chip 3
A bonding pad 3a is installed on the substrate and is connected to the electrode pattern 2 on the chip carrier substrate by a bonding wire 6 or the like. 1c is an erroneous insertion prevention unit. 5 is a mold layer provided to protect the bare chip 3,
MASKROM and RAM use opaque resin, and EPROM uses transparent resin.
上記チップキャリア基板１、ベアチップ３等によってチ
ップキャリア４を形成している。A chip carrier 4 is formed by the chip carrier substrate 1, the bare chip 3 and the like.
第２図（ａ）（ｂ）（ｃ）は本発明によるICソケットの
一実施例の略図である。2 (a) (b) (c) are schematic views of an embodiment of an IC socket according to the present invention.
第２図（ａ）はICソケットの鳥瞰図、第２図（ｂ）は断
面図、第２図（ｃ）は平面図であり、10は第１図のチッ
プキャリア４の外周部をガイドするガイド部材、11はガ
イド部材に保持されたコネクタピンを示している。コネ
クタピン11は一端がガイド部材の内側に、他端がガイド
部材の外周部に位置し、コネクタピン11の外周部11aは
回路基板12と表面実装可能に設置されている。又、ガイ
ド部材の内側に位置するコネクタピンの内側部11bは矢
印Ａ方向に弾性力を有している。2 (a) is a bird's eye view of the IC socket, FIG. 2 (b) is a sectional view, FIG. 2 (c) is a plan view, and 10 is a guide for guiding the outer peripheral portion of the chip carrier 4 of FIG. A member, 11 is a connector pin held by the guide member. One end of the connector pin 11 is located inside the guide member and the other end is located on the outer peripheral portion of the guide member, and the outer peripheral portion 11a of the connector pin 11 is installed on the circuit board 12 so as to be surface-mountable. Further, the inner portion 11b of the connector pin located inside the guide member has an elastic force in the arrow A direction.
８はガイド部材７に設置された位置決め部であり、チッ
プキャリア４に設けられた誤挿入防止部とかかわり合っ
て、チップキャリア４の挿入時の位置を決定している。
９はコネクタピン11の上方向の力を受けチップキャリア
４を挾持する上部度当り部であり、位置決め部８の下部
8aも同様に上部度当り部となっている。Reference numeral 8 denotes a positioning portion installed on the guide member 7, and is associated with an erroneous insertion prevention portion provided on the chip carrier 4 to determine the position when the chip carrier 4 is inserted.
Reference numeral 9 denotes an upper contact portion for holding the chip carrier 4 by receiving the upward force of the connector pin 11, and a lower portion of the positioning portion 8.
8a is also the upper contact section.
チップキャリア４を位置決め部に案内しながら矢印Ｂ方
向にガイド部材の中に挿入する。次に、コネクタピンの
弾性力Ａにさからって強く押し込みながら、矢印Ｃ方向
にスライドさせることにより、チップキャリア４はコネ
クタピン11と上部度当り部９、及び、位置決め部の下部
8aとで挟まれ固定される。The chip carrier 4 is inserted into the guide member in the direction of arrow B while guiding it to the positioning portion. Next, the chip carrier 4 is slid in the direction of the arrow C while being strongly pressed against the elastic force A of the connector pin, so that the chip carrier 4 has the connector pin 11, the upper contact portion 9 and the lower portion of the positioning portion.
It is sandwiched and fixed with 8a.
７はチップキャリア４を押し込む時にコネクタピンの破
損を防止する下部度当り部であり、これによってチップ
キャリア４の下方への移動量を制限することによって、
作業者は安心して押し込むことができる。Reference numeral 7 denotes a lower contact portion that prevents the connector pin from being damaged when the chip carrier 4 is pushed in. By limiting the downward movement amount of the chip carrier 4,
The worker can push it in without anxiety.
第２図（ｃ）は、チップキャリア４が固定されている状
態を示している。FIG. 2 (c) shows a state in which the chip carrier 4 is fixed.
上記、上部度当り部９、位置決め部８、下部度当り部７
はガイド部材10と一体成形され、一般にプラスチック材
料にて射出成形によって製造される。Above, upper contact portion 9, positioning portion 8, lower contact portion 7
Is integrally molded with the guide member 10 and is generally manufactured by injection molding with a plastic material.
本発明によれば、ROM等のICを超小型電子機器に実装す
るに於いて、実装面積を節約し、かつ容易に交換可能と
することが可能となり、きわめて簡便なICの実装方法を
実現することができる。According to the present invention, when mounting an IC such as a ROM on a microelectronic device, it is possible to save the mounting area and easily replace it, and realize a very simple IC mounting method. be able to.
交換が可能でありながら、一般的なフラットパッケージ
のICと同様の実装面積と、かつ実装時の高さを抑制する
ことが可能となり超高密度実装を要求される小型電子機
器にきわめて有用な方法である。This is a method that is extremely useful for small electronic devices that require ultra-high-density mounting because they can be replaced, but the mounting area is the same as that of general flat package ICs and the height during mounting can be suppressed. Is.
本発明によるICソケットは、プラスチック材料によって
一体成形可能なため、きわめてローコストにかつ大量に
製造することが可能であり、きわめて利用価値が高い。Since the IC socket according to the present invention can be integrally molded with a plastic material, it can be mass-produced at a very low cost and has a very high utility value.
第１図（ａ）（ｂ）は本発明によるICソケットに装着さ
れるチップキャリアの略図。 第２図（ａ）（ｂ）（ｃ）は本発明によるICソケットの
一実施例の略図。 １……チップキャリア基板、 ２……ICのベアチップ、 ４……チップキャリア、 10……ガイド部材、 11……コネクタピン。1 (a) and 1 (b) are schematic views of a chip carrier mounted on an IC socket according to the present invention. 2 (a) (b) (c) are schematic views of an embodiment of an IC socket according to the present invention. 1 ... Chip carrier board, 2 ... IC bare chip, 4 ... Chip carrier, 10 ... Guide member, 11 ... Connector pin.
Claims (1)
回路基板に実装するチップキャリア用のICソケットに於
いて、前記チップキャリアの外周部をガイドするガイド
部材と、該ガイド部材に保持され前記チップキャリアの
電極と前記電子回路基板の電極とを電気的に接続するコ
ネクタピンと、前記チップキャリアの外周部に設置した
凸状もしくは凹状の誤挿入防止部と、該誤挿入防止部と
係合し前記ガイド部材の内側に設置された位置決め部
と、前記チップキャリア装着時の前記コネクタピンの破
損を防止し前記ガイド部材の内側に設置された下部度当
り部と、前記チップキャリアを前記コネクタピンの弾力
性によって該コネクタピンとの間に挾持する上部度当り
部とを有し、前記位置決め部、前記下部度当り部、前記
上部度当り部を共に前記ガイド部材と一体形成し、かつ
前記コネクタピンは前記ガイド部材の外側にて前記電子
回路基板と表面実装可能に構成されていることを特徴と
するチップキャリア用のICソケット。1. An IC socket for a chip carrier for mounting a leadless type chip carrier on an electronic circuit board, and a guide member for guiding an outer peripheral portion of the chip carrier, and the chip carrier held by the guide member. Connector pin for electrically connecting the electrode of the electronic circuit board and the electrode of the electronic circuit board, a convex or concave erroneous insertion preventing portion installed on the outer peripheral portion of the chip carrier, and the guide engaging with the erroneous insertion preventing portion. A positioning part installed inside the member, a lower contact part installed inside the guide member for preventing damage to the connector pin when the chip carrier is attached, and the elasticity of the connector pin to the chip carrier. An upper contact portion that is sandwiched between the connector pin and the positioning portion, the lower contact portion, and the upper contact portion. Serial guide member and integrally formed, and the connector pin IC socket for a chip carrier, characterized in that is configured to be the electronic circuit board and surface mount at the outside of the guide member.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24747087A JPH0770647B2 (en) | 1987-09-30 | 1987-09-30 | IC socket for chip carrier |
| US07/201,978 US4918513A (en) | 1987-06-05 | 1988-06-03 | Socket for an integrated circuit chip carrier and method for packaging an integrated circuit chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24747087A JPH0770647B2 (en) | 1987-09-30 | 1987-09-30 | IC socket for chip carrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489549A JPS6489549A (en) | 1989-04-04 |
| JPH0770647B2 true JPH0770647B2 (en) | 1995-07-31 |
Family
ID=17163931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24747087A Expired - Lifetime JPH0770647B2 (en) | 1987-06-05 | 1987-09-30 | IC socket for chip carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770647B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0763082B2 (en) * | 1993-02-15 | 1995-07-05 | 山一電機株式会社 | IC carrier |
| TW306031B (en) * | 1995-08-17 | 1997-05-21 | Hitachi Ltd | |
| JPH0997661A (en) * | 1995-10-02 | 1997-04-08 | Sumitomo Metal Ind Ltd | Socket for electronic parts |
| DE29708461U1 (en) * | 1997-05-13 | 1997-07-10 | Sorcus Computer GmbH, 69126 Heidelberg | Socket for electronic components |
-
1987
- 1987-09-30 JP JP24747087A patent/JPH0770647B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489549A (en) | 1989-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918513A (en) | Socket for an integrated circuit chip carrier and method for packaging an integrated circuit chip | |
| US5018005A (en) | Thin, molded, surface mount electronic device | |
| US5053357A (en) | Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon | |
| US5777382A (en) | Plastic packaging for a surface mounted integrated circuit | |
| EP0660383A1 (en) | Electronic device package | |
| JPH01315166A (en) | Integrated circuit package using plastic sealing material | |
| EP1936686A3 (en) | Semiconductor Device, Method for Manufacturing the same, and Method for Mounting the same | |
| KR940022755A (en) | Semiconductor device and manufacturing method thereof and lead frame for semiconductor device | |
| KR930022510A (en) | Method of manufacturing a semiconductor device having only test contacts | |
| US5006962A (en) | Apparatus for surface mounting an integrated circuit package | |
| JPH0770647B2 (en) | IC socket for chip carrier | |
| KR960035997A (en) | Semiconductor package and manufacturing method | |
| KR200169693Y1 (en) | Test socket | |
| KR100337462B1 (en) | Area Array Bumped Semiconductor Package Molding Mold | |
| KR100201397B1 (en) | Package for mounting semiconductor package | |
| JP3825196B2 (en) | Electronic circuit equipment | |
| JPH021829Y2 (en) | ||
| KR100342812B1 (en) | Area array bumped semiconductor package having ground and power lines | |
| KR100246317B1 (en) | Semiconductor package | |
| JPS59224147A (en) | Semiconductor device | |
| KR100342811B1 (en) | Area array bumped semiconductor package with chips | |
| JPS63305536A (en) | Ic mounting method | |
| JP4266454B2 (en) | socket | |
| JPH0199245A (en) | Ic package | |
| KR19980016775A (en) | Chip scale package with clip lead |