JPH0770932B2 - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JPH0770932B2 JPH0770932B2 JP61148926A JP14892686A JPH0770932B2 JP H0770932 B2 JPH0770932 B2 JP H0770932B2 JP 61148926 A JP61148926 A JP 61148926A JP 14892686 A JP14892686 A JP 14892686A JP H0770932 B2 JPH0770932 B2 JP H0770932B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- current
- base
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に用いられる電流容量
の大きなカレントミラー回路に関するものである。TECHNICAL FIELD The present invention relates to a current mirror circuit having a large current capacity used in a semiconductor integrated circuit device.
第2図は従来よく用いられている最も一般的な横形PNP
トランジスタを用いたカレントミラー回路を示す図であ
る。この図において、1はコレクタ,ベースを接続した
C−Bショート形の横形PNPトランジスタ(以下L−PNP
TRという)で、そのベースおよびエミッタがL−PNPTR2
のベースおよびエミッタをそれぞれバイアスしている。Fig. 2 shows the most commonly used horizontal PNPs that are often used in the past.
It is a figure which shows the current mirror circuit which used the transistor. In this figure, 1 is a CB short type lateral PNP transistor (hereinafter L-PNP) in which a collector and a base are connected.
TR) whose base and emitter are L-PNPTR2
Biasing the base and emitter respectively.
L−PNPTR1に電流I1を流すと、そのベース・エミッタ間
電圧VBE1は一般に で表される。Kはボルツマン定数、Tは絶対温度、qは
電荷量、ISはベース・エミッタ逆方向のリーク電流であ
る。When a current I 1 is passed through L-PNPTR1, its base-emitter voltage V BE1 is generally It is represented by. K is the Boltzmann constant, T is the absolute temperature, q is the charge amount, and I S is the leak current in the base-emitter reverse direction.
ここで、他方のL−PNPTR2のエミッタ面積をL−PNPTR1
と同じにし、同一プロセスで同一チップ内に構成する
と、L−PNPTR2のコレクタ電流である電流I2は、 で表される。Here, the emitter area of the other L-PNPTR2 is
When the same process is performed in the same chip in the same process as above, the current I 2 which is the collector current of L-PNPTR2 is It is represented by.
つまり、同一エミッタ面積,同一プロセスではリーク電
流ISが同じであるため、L−PNPTR2にはL−PNPTR1と同
じベース・エミッタ間電圧VBEとリーク電流ISとが与え
られたことになり、電流I1と等しい電流I2がコレクタ電
流として流れることになる。That is, since the leak current I S is the same in the same emitter area and the same process, the same base-emitter voltage V BE and leak current I S as L-PNPTR1 are given to L-PNPTR2. A current I 2 equal to the current I 1 will flow as a collector current.
上記のような従来のカレントミラー回路は、回路を構成
するために用いるL−PNPTR1,2が一般に第3図の断面構
造に示すエミッタ3,コレクタ4,ベース5から構成され、
同じく第3図に示すエミッタ6,コレクタ7,ベース8から
構成される電流が縦方向に流れる縦形NPNトランジスタ
(以下V−NPNTRという)に比べて横方向に電流が流れ
るために、第4図に示すようにその電流増幅率hFEが小
さく、また電流容量も小さくなっていた。このため、電
流容量を大きくする場合には、第5図に示すようにL−
PNPTR1および2を何個も並列に接続しなければならず、
V−NPNTRを用いてカレントミラー回路を構成する場合
に比べてチップ面積が大きくなるという問題点があっ
た。In the conventional current mirror circuit as described above, the L-PNPTR1, 2 used for constructing the circuit are generally composed of an emitter 3, a collector 4 and a base 5 shown in the sectional structure of FIG.
Similarly, as shown in FIG. 3, a current flows laterally as compared with a vertical NPN transistor (hereinafter referred to as V-NPNTR) in which a current composed of an emitter 6, a collector 7 and a base 8 flows vertically. As shown, the current amplification factor h FE was small and the current capacity was also small. Therefore, when increasing the current capacity, as shown in FIG.
You have to connect several PNPTR1 and 2 in parallel,
There is a problem that the chip area becomes large as compared with the case where the current mirror circuit is configured by using V-NPNTR.
この発明は、かかる問題点を解決するためになされたも
ので、チップ面積を大きくしないで、電流容量を大きく
できるカレントミラー回路を得ることを目的とする。The present invention has been made to solve such a problem, and an object of the present invention is to obtain a current mirror circuit capable of increasing the current capacity without increasing the chip area.
この発明に係るカレントミラー回路は、コレクタを2等
分に分割したマルチコレクタ形で、ベースを共通に接続
し、エミッタを電源に接続するとともに、それぞれの一
方コレクタをベースに接続した第1および第2の横形PN
Pトランジスタと、この第1の横形PNPトランジスタの他
方のコレクタにそのベースを接続し、電源にコレクタを
接続した第1の縦形NPNトランジスタと、第2の横形PNP
トランジスタの他方のコレクタにそのベースを接続し、
電源にコレクタを接続した第2の縦形NPNトランジスタ
と、第1の縦形NPNトランジスタのエミッタにそのベー
スを接続し、第1の横形PNPトランジスタのベースにエ
ミッタを接続し、コレクタを設置した縦形PNPトランジ
スタとから構成したものである。The current mirror circuit according to the present invention is a multi-collector type in which the collector is divided into two equal parts, the bases are connected in common, the emitters are connected to the power supply, and one of the collectors is connected to the base. 2 horizontal PN
A P-transistor, a first vertical NPN transistor having a base connected to the other collector of the first horizontal PNP transistor, and a collector connected to a power supply, and a second horizontal PNP transistor.
Connect its base to the other collector of the transistor,
A vertical PNP transistor in which the collector is installed by connecting the collector to the power supply and connecting the base to the emitter of the first vertical NPN transistor and the emitter to the base of the first horizontal PNP transistor. It is composed of and.
この発明においては、第1の横形PNPトランジスタと第
1の縦形NPNトランジスタ,第2の横形PNPトランジスタ
と第2の縦形NPNトランジスタとがダーリントン接続さ
れる。In the present invention, the first lateral PNP transistor and the first vertical NPN transistor, and the second lateral PNP transistor and the second vertical NPN transistor are Darlington-connected.
第1図はこの発明のカレントミラー回路の一実施例を示
す図である。この図において、11および12は横形PNPト
ランジスタとしてのL−PNPTRで、2等分に分割したマ
ルチコレクタのうち、一方のコレクタがベースに接続さ
れている。13,14は第1および第2の縦形NPNトランジス
タとしてのV−NPNTR、15は第1の縦形PNPトランジスタ
としてのV−PNPTRである。FIG. 1 is a diagram showing an embodiment of the current mirror circuit of the present invention. In this figure, 11 and 12 are L-PNP TRs as lateral PNP transistors, one of the multi-collectors divided into two equal parts is connected to the base. Reference numerals 13 and 14 are V-NPNTRs serving as the first and second vertical NPN transistors, and 15 is a V-PNPTR serving as the first vertical PNP transistor.
次に動作について説明する。Next, the operation will be described.
各コレクタは2等分されているため、分割されたコレク
タ電流Ic11/2,Ic12/2が各ベースに帰還されて流れ、L
−PNPTR11および12のトランジスタのベースには分割さ
れたコレクタ電Ic11/2,Ic12/2のほとんどが流れるた
め、これらL−PNPTR11および12の電流増幅率hFEはほぼ
1となる。つまり、ベースに接続された一方のコレクタ
電流Ic11/2,Ic12/2に対し、他方のコレクタ電流がIc11/
2,Ic12/2となるため、L−PNPTR11および12の電流増幅
率hFEは、ほぼこのマルチコレクタの分割比1:1となり、
hFE≒1となる。Since each collector is divided into two equal parts, the divided collector currents I c11 / 2, I c12 / 2 flow back to each base and flow to L
Since most of the divided collector currents I c11 / 2 and I c12 / 2 flow to the bases of the -PNP TR11 and 12 transistors, the current amplification factor h FE of these L-PNP TR11 and 12 is almost 1. That is, for one collector current I c11 / 2, I c12 / 2 connected to the base, the other collector current is I c11 / 2.
2, I c12 / 2, so the current amplification factor h FE of L-PNP TR11 and 12 is approximately 1: 1 for this multi-collector division ratio.
h FE ≈1.
次に、これらのコレクタ電流Ic11/2,Ic12/2は容量の大
きいV−NPNTR13,14にベース電流として流れ込み、それ
ぞれのV−NPNTR13,14の電流増幅率hFEでhFE倍されて、
それぞれエミッタ電流IE5,IE6となる。ここで、V−PNP
TR15はL−PNPTR11,12のベース電流IB11+12とコレクタ
電流Ic11/2,Ic12/2をエミッタ電流IE15,コレクタ電流I
c15として、V−NPNTR13のエミッタ電流への影響を1/h
FE15に低減させてGNDへ流す。ここで、L−PNPTR11,12
およびV−NPNTR13,14がそれぞれ同一エミッタ面積とす
ると、同一チップ,同一プロセスでは同じhFE特性とな
り、前述した の理論式により同様に求まるL−PNPTR11のベース・エ
ミッタ間電圧VBE11がL−PNPTR11,12のベースに共通に
印加されるので、カレントミラー回路として電流I1を駆
動することにより、電流I1と等しい電流I14が流れる。Next, these collector currents I c11 / 2, I c12 / 2 flows as a base current to a large V-NPNTR13,14 capacity, is h FE times in each V-NPNTR13,14 the current amplification factor h FE ,
These are emitter currents I E5 and I E6 , respectively. Where V-PNP
TR15 uses the base current I B11 + 12 and collector currents I c11 / 2, I c12 / 2 of L-PNP TR11,12 as the emitter current I E15 and the collector current I.
As c15 , the effect of V-NPNTR13 on the emitter current is 1 / h
Reduce to FE15 and flow to GND. Here, L-PNPTR11,12
And the V-NPNTR13,14 is the same emitter area, respectively, the same chip, in the same process be the same h FE characteristic, the aforementioned Of Since the base-emitter voltage V BE11 of the L-PNPTR11 which is obtained in the same manner by the theoretical expression is applied to the common base of the L-PNPTR11,12, by driving a current I 1 as a current mirror circuit, a current I 1 A current I 14 equal to flows.
すなわち、この発明では、従来問題となったL−PNPTR1
および2での電流増幅率hFEの低下と電流容量の低下の
ために大容量化時に必要とされた並列接続が、電流容量
の大きいV−NPNTR13,14およびV−PNPTR15を用いたダ
ーリントン接続を行うことにより不要となり、大容量化
が可能となる。That is, in the present invention, the L-PNPTR1
The parallel connection required at the time of increasing the capacity due to the decrease of the current amplification factor h FE and the decrease of the current capacity in 2 and 2 is the Darlington connection using the V-NPNTR13, 14 and V-PNPTR15 having a large current capacity. By doing so, it becomes unnecessary and it becomes possible to increase the capacity.
一般にL−PNPTRは25μmφ程度のエミッタサイズの場
合、電流容量は50〜200μA程度で、これ以上の電流で
は著しく電流増幅率hFEが低下してカレントミラーとし
ての特性を満足できない。このため、1〜2mA程度のカ
レントミラーを構成する場合、5〜10個程度並列接続し
なければならなかったが、V−NPNTRでは25μm角程度
のエミッタ面積で1〜2mA程度の電流容量があるため、
L−PNPTRの複数接続を行う場合に対して大幅にチップ
面積を縮小させることができる。Generally, in the case of an emitter size of about 25 μmφ, L-PNPTR has a current capacity of about 50 to 200 μA, and if the current exceeds this value, the current amplification factor h FE remarkably decreases and the characteristics as a current mirror cannot be satisfied. For this reason, when constructing a current mirror of about 1 to 2 mA, it was necessary to connect about 5 to 10 in parallel, but the V-NPNTR has a current capacity of about 1 to 2 mA with an emitter area of about 25 μm square. For,
The chip area can be significantly reduced as compared with the case where a plurality of L-PNPTRs are connected.
なお、この実施例では、1次側の電流を2次側へ伝える
定電流回路を説明したが、同様に集積回路の中で各回路
へバイアス電流を与える定電流回路や電流駆動回路への
転用も可能である。In this embodiment, the constant current circuit for transmitting the current on the primary side to the secondary side has been described. Similarly, it is diverted to a constant current circuit or a current drive circuit for giving a bias current to each circuit in the integrated circuit. Is also possible.
この発明は以上説明したとおり、コレクタを2等分に分
割したマルチコレクタ形で、ベースを共通に接続し、エ
ミッタを電源に接続するとともに、それぞれの一方のコ
レクタをベースに接続した第1および第2の横形PNPト
ランジスタと、この第1の横形PNPトランジスタの他方
のコレクタにそのベースを接続し、電源にコレクタを接
続した第1の縦形NPNトランジスタと、第2の横形PNPト
ランジスタの他方のコレクタにそのベースを接続し、電
源にコレクタを接続した第2の縦形NPNトランジスタ
と、第1の縦形NPNトランジスタのエミッタにそのベー
スを接続し、第1の横形PNPトランジスタのベースにエ
ミッタを接続し、コレクタを接地した縦形PNPトランジ
スタとから構成したので、ICのチップ面積を大きくせ
ず、大容量で高性能のカレントミラー回路を構成できる
という効果がある。As described above, the present invention is a multi-collector type in which the collectors are divided into two equal parts, the bases are connected in common, the emitters are connected to the power supply, and one of the collectors is connected to the bases. 2 horizontal PNP transistors, the first vertical NPN transistor whose base is connected to the other collector of this first horizontal PNP transistor, and whose collector is connected to the power supply, and the other collector of the second horizontal PNP transistor. A second vertical NPN transistor with its base connected and a collector connected to the power supply, and its base connected to the emitter of the first vertical NPN transistor, and its emitter connected to the base of the first horizontal PNP transistor. Since it is composed of a vertical PNP transistor that is grounded, a large-capacity and high-performance current mirror without increasing the IC chip area. There is an effect that it constitutes a road.
第1図はこの発明のカレントミラー回路の一実施例を示
す図、第2図は従来のカレントミラー回路を示す図、第
3図はL−PNPTRおよびV−NPNTRの断面構造を示す図、
第4図は電流増幅率とコレクタ電流の関係を示す図、第
5図はL−PNPTRを複数個並列接続したカレントミラー
回路を示す図である。 図において、11,12はL−PNPTR、13,14はV−NPNTR、15
はV−PNPTRである。 なお、各図中の同一符号は同一または相当部分を示す。FIG. 1 is a diagram showing an embodiment of a current mirror circuit of the present invention, FIG. 2 is a diagram showing a conventional current mirror circuit, and FIG. 3 is a diagram showing a sectional structure of L-PNPTR and V-NPNTR.
FIG. 4 is a diagram showing the relationship between the current amplification factor and the collector current, and FIG. 5 is a diagram showing a current mirror circuit in which a plurality of L-PNPTRs are connected in parallel. In the figure, 11 and 12 are L-PNPTR, 13 and 14 are V-NPNTR, 15
Is V-PNPTR. The same reference numerals in each drawing indicate the same or corresponding parts.
Claims (1)
トランジスタと縦形NPNトランジスタとから構成される
カレントミラー回路であって、コレクタを2等分に分割
したマルチコレクタ形で、ベースを共通に接続し、エミ
ッタを電源に接続するとともに、それぞれの一方のコレ
クタを前記ベースに接続した第1および第2の横形PNP
トランジスタと、この第1の横形PNPトランジスタの他
方のコレクタにそのベースを接続し、前記電源にコレク
タを接続した第1の縦形NPNトランジスタと、前記第2
の横形PNPトランジスタの他方のコレクタにそのベース
を接続し、前記電源にコレクタを接続した第2の縦形NP
Nトランジスタと、前記第1の縦形NPNトランジスタのエ
ミッタにそのベースを接続し、前記第1の横形PNPトラ
ンジスタのベースにエミッタを接続し、コレクタを接地
した縦形PNPトランジスタとから構成したことを特徴と
するカレントミラー回路。1. A horizontal PNP in a semiconductor integrated circuit device.
A current mirror circuit consisting of a transistor and a vertical NPN transistor, which is a multi-collector type in which the collector is divided into two equal parts, the bases are connected in common, the emitters are connected to the power supply, and one of the collectors is connected. First and second lateral PNPs in which a base is connected to the base
A transistor, a first vertical NPN transistor having a base connected to the other collector of the first lateral PNP transistor, and a collector connected to the power supply;
Second vertical NP whose base is connected to the other collector of the horizontal PNP transistor of, and whose collector is connected to the power supply
And a vertical PNP transistor having a base connected to the emitter of the first vertical NPN transistor, an emitter connected to the base of the first horizontal PNP transistor, and a collector grounded. Current mirror circuit to do.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148926A JPH0770932B2 (en) | 1986-06-24 | 1986-06-24 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148926A JPH0770932B2 (en) | 1986-06-24 | 1986-06-24 | Current mirror circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS634705A JPS634705A (en) | 1988-01-09 |
| JPH0770932B2 true JPH0770932B2 (en) | 1995-07-31 |
Family
ID=15463751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148926A Expired - Lifetime JPH0770932B2 (en) | 1986-06-24 | 1986-06-24 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770932B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346193B2 (en) * | 1996-11-18 | 2002-11-18 | 松下電器産業株式会社 | Power amplifier |
-
1986
- 1986-06-24 JP JP61148926A patent/JPH0770932B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634705A (en) | 1988-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489285A (en) | Signal processing circuit employing an improved composite current mirror circuit/device | |
| US4378529A (en) | Differential amplifier input stage capable of operating in excess of power supply voltage | |
| JPH065493B2 (en) | Constant current supply circuit | |
| JPH0770932B2 (en) | Current mirror circuit | |
| US3876955A (en) | Biasing circuit for differential amplifier | |
| JPH0690656B2 (en) | Reference voltage formation circuit | |
| JPS6357808B2 (en) | ||
| JP2560010B2 (en) | Anti-saturation circuit of stacked PNP transistor | |
| JPH0480406B2 (en) | ||
| JP2645403B2 (en) | Voltage follower circuit | |
| JPH0846443A (en) | High input impedance circuit and semiconductor device | |
| JPH0648280B2 (en) | Current detection circuit | |
| JPS624884B2 (en) | ||
| JPS645369Y2 (en) | ||
| JPH0738981Y2 (en) | Constant current source circuit | |
| EP0091996B1 (en) | An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it. | |
| JPS636888Y2 (en) | ||
| JPH0117170B2 (en) | ||
| JPH0364205A (en) | Clipping circuit | |
| JPS6221310A (en) | Current constant multiple circuit | |
| JP2633831B2 (en) | Bipolar semiconductor integrated circuit | |
| JPH0733463Y2 (en) | Data transmission circuit | |
| JPS6325769Y2 (en) | ||
| JPS6344744Y2 (en) | ||
| JPH05315869A (en) | Semiconductor integrated circuit device |