JPH0771194B2 - Raster distortion correction circuit - Google Patents
Raster distortion correction circuitInfo
- Publication number
- JPH0771194B2 JPH0771194B2 JP8379986A JP8379986A JPH0771194B2 JP H0771194 B2 JPH0771194 B2 JP H0771194B2 JP 8379986 A JP8379986 A JP 8379986A JP 8379986 A JP8379986 A JP 8379986A JP H0771194 B2 JPH0771194 B2 JP H0771194B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- distortion correction
- control winding
- circuit
- raster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、カラーテレビジョン受像機等に使用される
縦線歪み補正回路に関するものである。Description: TECHNICAL FIELD The present invention relates to a vertical line distortion correction circuit used in a color television receiver or the like.
周知の如く、カラーテレビジョン受像機においてはブラ
ウン管のフェースプレートの曲率と偏向ヨークの磁界分
布の選択により、一般にラスタは第3図のような左右糸
巻歪みが発生する。これを補正するために第4図に示す
ような回路が用いられる。図において、Q1,Q2は垂直出
力トランジスタ、LDは垂直偏向コイルであり、被制御巻
線L2は水平偏向コイル(図示せず)と直列に接続され
る。R1は直流バイアス用抵抗、R2,C1は高域バイパス用
抵抗及びコンデンサである。As is well known, in a color television receiver, a left and right pincushion distortion as shown in FIG. 3 generally occurs in a raster due to the selection of the curvature of the face plate of the cathode ray tube and the magnetic field distribution of the deflection yoke. To correct this, a circuit as shown in FIG. 4 is used. In the figure, Q 1 and Q 2 are vertical output transistors, LD is a vertical deflection coil, and the controlled winding L 2 is connected in series with a horizontal deflection coil (not shown). R 1 is a DC bias resistor, and R 2 and C 1 are high-pass bypass resistors and capacitors.
このような構成において、可飽和リアクタである左右糸
巻歪補正トランスTの制御巻線L1に垂直偏向周期を有す
るパラボラ電流を直流重畳して流すことにより被制御巻
線L2のインダクタンスを垂直周期で変調し、水平偏向電
流を画面の上下部で減少させ、画面の中央で増加させる
という手段により上記糸巻歪みを補正している。In such a configuration, the parabola current having a vertical deflection period is superimposed on the control winding L 1 of the left and right pincushion distortion correction transformer T, which is a saturable reactor, and the inductance of the controlled winding L 2 is changed to the vertical period. The pincushion distortion is corrected by means of modulating the horizontal deflection current at the upper and lower parts of the screen and increasing it at the center of the screen.
縦線のラスタ歪みは、ブラウン管に供給するアノード電
圧(以下Eaとする)が変動しなければ上述した手段で十
分である。ところが、第5図(a)に示すように、例え
ば画面の一部に白いウインドパターンが出るような信号
を受信した場合、Eaは第5図(b)に示すように変動
し、この結果、同図(c)に示すように、例え前述した
ラスタ歪み補正が行われていても水平振幅は白ウインド
部でラスタ幅が広がってしまい、本来第5図(a)の破
線であるべき縦線が実線のように歪んでしまう。これは
アノード電圧Eaを供給する電源インピーダンスを低くで
きない以上、何らかの補正手段が無い限り避けられない
現象であった。For the raster distortion of the vertical line, the above-mentioned means is sufficient if the anode voltage (hereinafter referred to as Ea) supplied to the cathode ray tube does not change. However, as shown in FIG. 5 (a), when a signal such as a white window pattern appears on a part of the screen, Ea fluctuates as shown in FIG. 5 (b), and as a result, As shown in FIG. 5C, even if the above-described raster distortion correction is performed, the horizontal amplitude causes the raster width to widen in the white window portion, and the vertical line that should originally be the broken line in FIG. 5A. Is distorted like the solid line. This is an unavoidable phenomenon unless some correction means is used as long as the power source impedance for supplying the anode voltage Ea cannot be lowered.
上記補正は、前述した左右糸巻歪補正トランスTの制御
巻線L1に前述した垂直周期のパラボラ電流のみならず、
Eaのリップル電圧と同一波形の電流を流すことにより補
正が可能である。その補正を目的とした従来回路を第6
図に示す。第7図に示すような入力電圧e1,e2がそれぞ
れ抵抗R3,R5に印加される。e1は例えば垂直出力回路か
ら取り出された垂直鋸歯状波信号であり、抵抗R3とコン
デンサC2で積分され、パラボラ電圧e1′を作成し、抵抗
R4を介してトランジスタQ3のベースに印加される。また
Eaのリップル検出信号であるe2は、例えばブラウン管の
取付ラグ等から取出され、抵抗R5を介してトランジスタ
Q3のベースに印加される。従って、トランジスタQ3のベ
ース電圧波形は第7図のe3で示す如く、前述した垂直パ
ラボラ電圧e1′とEaリップル電圧e2の合成波形に、直流
電源Vccからバイアス抵抗R6を介して加えられた直流電
圧が重畳されたものとなる。この合成電圧(補正用の基
準電圧)e3はトランジスタQ3及びQ4で増幅され、左右糸
巻歪補正トランスの制御巻線L1に電圧を印加する。抵抗
R7はトランジスタQ3のコレクタ抵抗である。そしてトラ
ンジスタQ4のコレクタに生じた制御巻線L1の駆動電圧は
抵抗R9及びR8、コンデンサC3で構成された積分回路によ
り積分され、比較増幅器であるトランジスタQ3のエミッ
タに帰還されている。The above correction is not limited to the above-described vertical period parabolic current in the control winding L 1 of the left and right pincushion distortion correction transformer T,
This can be corrected by passing a current with the same waveform as the Ea ripple voltage. The conventional circuit for the purpose of correction is
Shown in the figure. Input voltages e 1 and e 2 as shown in FIG. 7 are applied to the resistors R 3 and R 5 , respectively. e 1 is, for example, a vertical sawtooth wave signal extracted from a vertical output circuit, integrated by a resistor R 3 and a capacitor C 2 to create a parabolic voltage e 1 ′, and
Applied to the base of transistor Q 3 via R 4 . Also
E 2 is a ripple detection signal Ea, for example taken from a cathode ray tube of the attachment lugs or the like, via a resistor R 5 transistor
Applied to the base of Q 3 . Therefore, the base voltage waveform of the transistor Q 3 is added to the above-mentioned combined waveform of the vertical parabolic voltage e 1 ′ and the Ea ripple voltage e 2 via the bias resistor R 6 as shown by e 3 in FIG. The obtained DC voltage is superposed. E 3 (reference voltage correction) This composite voltage is amplified by the transistors Q 3 and Q 4, a voltage is applied to the control winding L 1 of the left and right pincushion distortion correction transformer. resistance
R 7 is the collector resistance of transistor Q 3 . Then, the drive voltage of the control winding L 1 generated at the collector of the transistor Q 4 is integrated by the integrating circuit composed of the resistors R 9 and R 8 and the capacitor C 3 , and is fed back to the emitter of the transistor Q 3 which is a comparison amplifier. ing.
このような構成とする理由は、制御巻線L1はインダクタ
ンス分と抵抗分とを含んでいるため、印加する駆動電圧
に対し制御巻線L1に流れる制御電流i0に位相遅れを生じ
るからであり、従って駆動電圧の位相を進める必要があ
り、抵抗R8,R9及びコンデンサC3で構成される積分回路
を通して負帰還をかけているものである。The reason for such a configuration is that the control winding L 1 includes an inductance component and a resistance component, and therefore a phase delay occurs in the control current i 0 flowing in the control winding L 1 with respect to the applied drive voltage. Therefore, it is necessary to advance the phase of the drive voltage, and the negative feedback is applied through the integrating circuit composed of the resistors R 8 and R 9 and the capacitor C 3 .
ところが、第6図に示した構成の回路は以下の欠点を有
する。即ち、例え本来i0として流したい電流波形に相当
する理想的な補正用基準電圧e3をトランジスタQ3のベー
スに印加しても、制御巻線L1に印加する電圧を積分した
電圧と比較増幅するという形態を取っているため、i0は
抵抗R8,R9、コンデンサC3の定数のバラツキを直接的に
受け、理想的な電流が得られる保証がなく、従って補正
バラツキが非常に大きい。また、回路定数設計上におい
てはR9,R8,C3をL1のインピーダンスに応じた最適定数に
選ぶ必要があるため、直流バイアスあるいは交流利得を
独立に決定する自由度が少なく、非常に設計上の自由度
を阻害していた。また、電圧帰還の弊害として、トラン
スTの温度ドリフトによるインピーダンスの変化が帰還
されてしまい、駆動電圧は一定に保てるように帰還はか
かるが、i0は変化してしまうという欠点を有するもので
あった。However, the circuit having the configuration shown in FIG. 6 has the following drawbacks. That is, even if the ideal correction reference voltage e 3 corresponding to the current waveform originally intended to flow as i 0 is applied to the base of the transistor Q 3 , it is compared with the integrated voltage of the voltage applied to the control winding L 1. Since it takes the form of amplification, i 0 is directly affected by the variations in the constants of resistors R 8 and R 9 , and capacitor C 3 , and there is no guarantee that an ideal current will be obtained, and therefore the variation in correction will be very large. large. Also, in designing circuit constants, R 9 , R 8 , and C 3 must be selected as optimum constants according to the impedance of L 1 , so there is little freedom to independently determine the DC bias or AC gain, and It impeded the degree of freedom in design. Further, as an adverse effect of the voltage feedback, the impedance change due to the temperature drift of the transformer T is fed back, and the feedback is performed so that the drive voltage can be kept constant, but i 0 changes. It was
本発明は、上記従来回路の欠点を解消するためになされ
たもので、i0のバラツキ、即ち補正バラツキをほとんど
無くし、設計自由度を向上させ、かつ温度ドリフト特性
をも向上できるラスタ歪み補正回路を得ることを目的と
する。The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional circuit, and a raster distortion correction circuit capable of almost eliminating the variation of i 0 , that is, the correction variation, improving the degree of freedom in design and also improving the temperature drift characteristic. Aim to get.
本発明にかかるラスタ歪み補正回路は、例えば左右糸巻
歪み補正トランス等の縦線歪み補正トランスと直列に電
流検出用素子を設け、電流検出用素子に発生する電圧を
帰還電圧としてそれと補正用基準電圧とを比較増幅し、
制御巻線を駆動するようにしたものである。The raster distortion correction circuit according to the present invention is provided with a current detection element in series with a vertical line distortion correction transformer such as a left and right pincushion distortion correction transformer, and the voltage generated in the current detection element is used as a feedback voltage and the correction reference voltage. And compare and amplify
The control winding is driven.
この発明においては、制御巻線に流れる電流波形を検出
し、それを帰還電圧とするいわゆる電流帰還形増幅器と
して作用するから、回路動作が安定し、部品定数のバラ
ツキに依存しないラスタ歪み補正が行える。According to the present invention, the current waveform flowing in the control winding is detected, and it functions as a so-called current feedback type amplifier which uses it as a feedback voltage. Therefore, the circuit operation is stable, and raster distortion correction independent of variations in component constants can be performed. .
以下、本発明の実施例を図について説明する。第1図は
本発明の一実施例によるラスタ歪み補正回路の回路図で
あり、図において、第6図と同一作用を行う部品は同一
符号を付している。この第1図に示した回路の特徴は、
制御巻線L1と直列に電流検出用抵抗R12が挿入されてい
る点、及びトランジスタQ4のコレクタとQ3のエミッタ間
に抵抗R10が挿入され、トランジスタQ3のエミッタと検
出抵抗R12間にコンデンサC4が挿入されている点であ
り、それ以外の回路構成については第5図の回路構成と
何ら変わらない。また入力信号e1,e2も全く同様であ
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a raster distortion correction circuit according to an embodiment of the present invention. In the figure, parts having the same functions as those in FIG. 6 are designated by the same reference numerals. The features of the circuit shown in FIG. 1 are:
The current detection resistor R 12 is inserted in series with the control winding L 1 , and the resistor R 10 is inserted between the collector of the transistor Q 4 and the emitter of Q 3 to detect the emitter of the transistor Q 3 and the detection resistor R. The point is that a capacitor C 4 is inserted between 12 and the other circuit configuration is the same as that of FIG. The same applies to the input signals e 1 and e 2 .
次に動作について説明する。Next, the operation will be described.
従来例と同様に補正用の基準電圧e3は、電圧e1の積分波
形(垂直パラボラ電圧)e1′と、Eaリップル検出電圧
と、直流電源Vccから抵抗R6を介して加えられた直流電
圧とを合成したものとして与えられる。この合成電圧
(補正用の基準電圧)e3はトランジスタQ3およびQ4で増
幅され、左右糸巻歪補正トランスの制御巻線L1に電圧を
印加する。そして、この基準電圧波形と同一電流波形を
制御巻線L1に忠実に流すために、電流検出抵抗(帰還抵
抗)である抵抗R12に発生した電圧をコンデンサC4を介
してトランジスタQ3のエミッタに帰還する。上記帰還は
交流成分の負帰還であり、この交流成分はコンデンサC4
を通過して制御電流検出用の抵抗R12のホット側に現れ
るので、i0の交流成分は、i0(AC)≒e3/R12となる。ま
た、直流成分の帰還は制御巻線L1に印加した電圧をR10,
C4,R12で積分してトランジスタQ3のエミッタに印加する
ようにしている。このような構成とすることにより、 i0の直流分は、トランジスタQ4のコレクタ電圧を、左右
糸巻歪補正トランスの制御巻線L1と制御電流検出用の抵
抗R12との和抵抗で割った値、即ちi0(DC)≒((e3の
直流レベル)−0.6V)/((L1の抵抗)+(R12))と
なる。これは、帰還回路に挿入された抵抗R10やコンデ
ンサC4が積分回路を構成する素子であり、その値が十分
大きいため、これらの影響をほとんど受けず、トランジ
スタQ3のエミッタ電圧がトランジスタQ4のコレクタ電圧
とほぼ等しくなり、かつトランジスタQ3のエミッタ電圧
がコンデンサC4を通過しないためである。そして、その
結果、非常に安定した制御電流が得られることになる。Similarly to the conventional example, the correction reference voltage e 3 is the integrated waveform (vertical parabolic voltage) e 1 ′ of the voltage e 1 , the Ea ripple detection voltage, and the DC voltage applied from the DC power supply Vcc through the resistor R 6. Given as a composite of and. This combined voltage (reference voltage for correction) e3 is amplified by the transistors Q3 and Q4 and applies a voltage to the control winding L1 of the left and right pincushion distortion correction transformers. Then, in order to faithfully flow the same current waveform as this reference voltage waveform to the control winding L 1 , the voltage generated in the resistor R 12 which is a current detection resistor (feedback resistor) is applied to the transistor Q 3 via the capacitor C 4 . Return to the emitter. The above feedback is the negative feedback of the AC component, and this AC component is the capacitor C4.
Since passing to appear at the hot side of the resistor R12 for controlling current detecting AC component of i0 becomes i0 (AC) ≒ e 3 / R 12. In addition, for the feedback of the DC component, the voltage applied to the control winding L 1 is R 10 ,
And integrating with C 4, R 12 and so as to apply to the emitter of the transistor Q 3. With such a configuration, the direct current component of i0 is the value obtained by dividing the collector voltage of the transistor Q4 by the sum resistance of the control winding L1 of the left and right pincushion distortion correction transformer and the control current detection resistor R12, that is, a i0 (DC) ≒ / ((DC level) -0.6 V of e 3) ((resistance L1) + (R 12)) . This is because the resistor R10 and capacitor C4 inserted in the feedback circuit are the elements that make up the integrating circuit, and their values are sufficiently large that they are hardly affected by them and the emitter voltage of transistor Q3 is the collector voltage of transistor Q4. This is because the emitter voltage of the transistor Q3 does not pass through the capacitor C4. As a result, a very stable control current can be obtained.
また設計上においては、(L1の抵抗)>>R12のため、
交流利得はR12の選択により自由に変えられ、直流利得
も電圧e3の直流レベルを抵抗R6を変えて選択することに
より自由に換えられる結果、設計自由度が大きくなる。Also, in terms of design, the resistance of L 1 >> R 12 , so
The AC gain can be freely changed by selecting R 12 , and the DC gain can also be freely changed by selecting the DC level of the voltage e 3 by changing the resistor R 6 , resulting in a large degree of design freedom.
なお、上記実施例では交流分は電源帰還をかけて安定化
したが、直流分については電圧帰還をかけている。ここ
で、さらに直流成分をも電流帰還をかけるようにすれ
ば、さらに回路の安定度を向上することが可能である。
第2図はその一実施例として示したものである。In the above embodiment, the AC component is stabilized by applying the power source feedback, but the DC component is stabilized by the voltage feedback. Here, if the direct current component is also applied to the current feedback, the stability of the circuit can be further improved.
FIG. 2 shows an example thereof.
この第2図では帰還回路にコンデンサを設けず、直流ア
ンプ構成としており、直流安定性はトランジスタQ3のVb
eの温度ドリフトのみに影響される。その影響をも除去
するため、第2図の如くダイオードD1が温度補償用とし
て挿入されている。言うまでもなく、ダイオードD1はVc
cからe1若しくはe2に向かう直流電流により常にONして
おり、単に温度補償としてのみ動作する。Without providing a capacitor in the feedback circuit in the second figure, and a DC amplifier configuration, the DC stability of the transistor Q 3 Vb
Only affected by the temperature drift of e. In order to eliminate the influence, the diode D 1 is inserted for temperature compensation as shown in FIG. Needless to say, the diode D 1 is Vc
It is always turned on by the direct current flowing from c to e 1 or e 2 and operates only as temperature compensation.
また、上記各実施例では基準信号として垂直パラボラ電
圧及びアノード電圧リップル検出電圧の合成信号として
説明したが、これはいづれか一方であっても良いことは
勿論である。Further, in each of the above-described embodiments, the reference signal is explained as the combined signal of the vertical parabola voltage and the anode voltage ripple detection voltage, but it goes without saying that either of them may be used.
以上のように、本発明によれば、縦線歪み補正トランス
の制御巻線に流す電流を検出素子により電圧に変換し、
それを帰還信号として補正用基準電圧と比較増幅するよ
うにしたので、回路動作が極めて安定するとともに設定
自由度が向上し、さらに部品定数のバラツキに依存する
ことなく理想的なラスタ歪み補正が可能となる効果があ
る。As described above, according to the present invention, the current flowing in the control winding of the vertical line distortion correction transformer is converted into a voltage by the detection element,
Since it is used as a feedback signal for comparison and amplification with the correction reference voltage, circuit operation is extremely stable and the degree of freedom in setting is improved, and ideal raster distortion correction is possible without depending on variations in component constants. There is an effect.
第1図は本発明の一実施例によるラスタ歪み補正回路の
回路図、第2図は本発明の他の実施例を示す回路図、第
3図は従来回路における左右糸巻歪みを示す図、第4図
はそのひずみを補正するための従来回路図、第5図は縦
線曲がりを説明するための図、第6図は従来のラスタ歪
み補正回路の回路図、第7図はその入力信号の波形図で
ある。 図において、Tは縦歪補正トランス、L1は制御巻線、R1
2は電流検出用抵抗、Q3は比較増幅用トランジスタであ
る。 なお図中同一符号は同一又は相当部分を示す。FIG. 1 is a circuit diagram of a raster distortion correction circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing another embodiment of the present invention, and FIG. 3 is a diagram showing left and right pincushion distortion in a conventional circuit. FIG. 4 is a conventional circuit diagram for correcting the distortion, FIG. 5 is a diagram for explaining vertical line bending, FIG. 6 is a circuit diagram of a conventional raster distortion correcting circuit, and FIG. It is a waveform diagram. In the figure, T is a vertical distortion correction transformer, L1 is a control winding, and R1 is
Reference numeral 2 is a current detection resistor, and Q3 is a comparison amplification transistor. The same reference numerals in the drawings indicate the same or corresponding parts.
Claims (2)
ランスの制御巻線に補正用基準電圧に応じた駆動電圧を
印加し、被制御巻線に接続された偏向コイルに流れる偏
向電流を制御してラスタ歪みを補正するラスタ歪み補正
回路であって、 上記トランスの制御巻線と直列に接続され、該制御巻線
に流れる電流を検出するための電流検出用素子と、 該電流検出用素子に発生する電圧と上記補正用基準電圧
とを比較増幅し上記制御巻線を駆動するための駆動電圧
を出力する比較増幅手段とを備えことを特徴とするラス
タ歪み補正回路。1. A raster distortion correction transformer is provided, a drive voltage according to a correction reference voltage is applied to a control winding of the transformer, and a deflection current flowing in a deflection coil connected to a controlled winding is applied. A raster distortion correction circuit for controlling and correcting raster distortion, comprising a current detection element connected in series with a control winding of the transformer for detecting a current flowing through the control winding, and a current detection element. A raster distortion correction circuit, comprising: a comparison and amplification unit that compares and amplifies a voltage generated in an element and the correction reference voltage and outputs a drive voltage for driving the control winding.
するパラボラ電圧,ブラウン管高圧のリップル検出電圧
のいづれかあるいはそれらの合成電圧であることを特徴
とする特許請求の範囲第1項記載のラスタ歪み補正回
路。2. The raster according to claim 1, wherein the correction reference voltage is any one of a parabola voltage having a vertical deflection period and a CRT high voltage ripple detection voltage, or a combined voltage thereof. Distortion correction circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8379986A JPH0771194B2 (en) | 1986-04-10 | 1986-04-10 | Raster distortion correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8379986A JPH0771194B2 (en) | 1986-04-10 | 1986-04-10 | Raster distortion correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62239669A JPS62239669A (en) | 1987-10-20 |
| JPH0771194B2 true JPH0771194B2 (en) | 1995-07-31 |
Family
ID=13812700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8379986A Expired - Lifetime JPH0771194B2 (en) | 1986-04-10 | 1986-04-10 | Raster distortion correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771194B2 (en) |
-
1986
- 1986-04-10 JP JP8379986A patent/JPH0771194B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62239669A (en) | 1987-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254365A (en) | Side pincushion correction modulator circuit | |
| JP2716495B2 (en) | Deflection circuit for picture tube | |
| CA1091800A (en) | Convergence device for color television receiver | |
| US5420483A (en) | Television deflection distortion correcting circuit | |
| US4287531A (en) | Deflection control apparatus for a beam index color cathode ray tube | |
| JPH0771194B2 (en) | Raster distortion correction circuit | |
| US4651063A (en) | Horizontal deflection circuit | |
| US4691147A (en) | Circuit arrangement for correcting horizontal pincushion distortion using a voltage proportional to vertical sync period | |
| EP0455146B1 (en) | Parabolic voltage generating circuit | |
| US4503366A (en) | Individual deflection control signals for plural pickup-tubes in a television camera | |
| US5414329A (en) | Voltage variation compensation arrangement for sample and hold capacitor | |
| US3293486A (en) | Linearity correction circuit | |
| JP2543187B2 (en) | Side pin distortion correction circuit | |
| EP0642262B1 (en) | Automatic calibration in a waveform generator for deflection | |
| JP2692445B2 (en) | Horizontal deflection high voltage generation circuit | |
| EP1003331A1 (en) | Dynamic focus voltage amplitude controller and high frequency compensation | |
| JPS6141336Y2 (en) | ||
| KR100228387B1 (en) | Tilt correction circuit using saw wave | |
| GB2325601A (en) | Horizontal width regulation circuit for a CRT display | |
| JPH08340460A (en) | Switching clamping circuit | |
| JP2644538B2 (en) | Bipolar sawtooth power amplifier circuit | |
| JP2528481B2 (en) | Left and right pincushion distortion correction circuit | |
| JPS6338607Y2 (en) | ||
| KR910008281Y1 (en) | Raster Horizontal Width Control Circuit of CRT | |
| JPH0771196B2 (en) | Image distortion correction circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |