Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH077264B2 - Bit map display raster operation control method - Google Patents
[go: Go Back, main page]

JPH077264B2 - Bit map display raster operation control method - Google Patents

Bit map display raster operation control method

Info

Publication number
JPH077264B2
JPH077264B2 JP61152559A JP15255986A JPH077264B2 JP H077264 B2 JPH077264 B2 JP H077264B2 JP 61152559 A JP61152559 A JP 61152559A JP 15255986 A JP15255986 A JP 15255986A JP H077264 B2 JPH077264 B2 JP H077264B2
Authority
JP
Japan
Prior art keywords
data
area
transfer
bit map
map display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61152559A
Other languages
Japanese (ja)
Other versions
JPS638694A (en
Inventor
宏之 小嶌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61152559A priority Critical patent/JPH077264B2/en
Publication of JPS638694A publication Critical patent/JPS638694A/en
Publication of JPH077264B2 publication Critical patent/JPH077264B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビツトマツプ表示方式に関し、特に、ラスタ
演算制御方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bit map display system, and more particularly to a raster operation control system.

従来の技術 ビツトマツプ表示方式では表示用メモリ内のある矩形領
域Aを他の領域Bへ転送する際、転送先のメモリデータ
すなわち領域Bの元データとある種のブール代数演算を
施こすことによりカーソル表示や複数領域のオーバラツ
プ表示等を行つている。この場合、転送は一般にワード
単位で次の4つのシーケンスを1サイクルとし転送元の
領域Aのデータ長分繰返し実行される。
2. Description of the Related Art In the Bitmap display method, when a certain rectangular area A in the display memory is transferred to another area B, the cursor is obtained by applying some kind of Boolean algebra operation to the memory data of the transfer destination, that is, the original data of the area B. Display and overlap display of multiple areas are performed. In this case, the transfer is generally repeatedly executed in word units with the following four sequences as one cycle for the data length of the transfer source area A.

、領域Aのデータを1ワードリードして記憶。, Read and store one word of data in area A.

、領域Bのデータを1ワードリードして記憶。, Read and store one word of data in area B.

、記憶しておいた領域AとBのデータを演算。, Calculate the stored data of areas A and B.

、演算結果を領域Bへライトする。, Write the calculation result to area B.

発明が解決しようとする問題点 上述した従来のラスタ演算方式では、1ワード毎の転送
は必ず4つの動作で実行されている。
Problems to be Solved by the Invention In the conventional raster operation method described above, transfer for each word is always executed by four operations.

しかしながら、領域Aのデータと、領域Bのデータ及び
演算の種類によつては転送先領域Bの元データと演算結
果、すなわち領域Bへの更新データとが一致するワード
が存在する場合がある。この場合には、更新データの領
域Bへの書込み動作は不要である。したがつて、従来方
式ではこの無意味な動作に時間を消費しているという欠
点がある。
However, depending on the data of the area A, the data of the area B, and the type of the operation, there may be a word in which the original data of the transfer destination area B and the operation result, that is, the update data to the area B match. In this case, the operation of writing the updated data in the area B is unnecessary. Therefore, the conventional method has a drawback that this meaningless operation consumes time.

本発明は従来の上記事情に鑑みてなされたものであり、
従つて本発明の目的は従来の技術に内在する上記欠点を
解消することを可能としたビツトマツプデイスプレイの
新規なラスタ演算制御方式を提供することにある。
The present invention has been made in view of the above circumstances,
Therefore, it is an object of the present invention to provide a new raster operation control system of a bit map display capable of solving the above-mentioned drawbacks inherent in the prior art.

問題点を解決するための手段 上記目的を達成する為に、本発明に係るラスタ演算制御
方式は、転送先の元データとラスタ演算後の転送データ
とを比較する比較手段を備えて構成され、その比較手段
の比較結果によつて転送先へのデータ書込み動作を実行
するか否かを切換えることを特徴としている。すなわ
ち、両者のデータが一致した場合は転送先へのデータ書
込みを省略し、両者のデータが一致しない場合にのみデ
ータ書込みを実行する。
Means for Solving the Problems In order to achieve the above object, the raster operation control system according to the present invention is configured to include a comparison means for comparing the original data of the transfer destination and the transfer data after the raster operation, It is characterized in that whether or not to execute the data write operation to the transfer destination is switched according to the comparison result of the comparing means. That is, when the two data match, the data write to the transfer destination is omitted, and the data write is executed only when the two data do not match.

実施例 以下に、本発明をその好ましい一実施例について図面を
参照して具体的に説明する。
EXAMPLES Hereinafter, the present invention will be specifically described with reference to the drawings with respect to a preferred example thereof.

第1図は本発明の一実施例を示すブロツク構成図であ
る。第2図は第1図における状態制御回路12の動作を示
す動作フローチャートである。
FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is an operation flowchart showing the operation of the state control circuit 12 in FIG.

次にこの一実施例の回路構成を第1図にもとづいて説明
する。本発明の一実施例は、転送データを記憶するデー
タレジスタ1と、転送先データを記憶するデータレジス
タ2と、ALU3と、ALU3の演算結果を記憶するデータレジ
スタ4と、コンパレータ5と、状態制御回路12とを備え
る。
Next, the circuit configuration of this embodiment will be described with reference to FIG. One embodiment of the present invention includes a data register 1 for storing transfer data, a data register 2 for storing transfer destination data, an ALU3, a data register 4 for storing an operation result of the ALU3, a comparator 5, and a state control. And a circuit 12.

データ入出力端子6はデータレジスタ1の入力と、デー
タレジスタ2の入力と、データレジスタ4の出力とにデ
ータ線7で接続される。ALU3の一方の入力はデータレジ
スタ1の出力と接続線8で接続され、又、他方の入力は
データレジスタ2の出力と接続線9で接続される。ALU3
の出力はデータレジスタ4の入力及びコンパレータ5の
一方の入力に接続線10で接続される。コンパレータ5の
他方の入力は接続線9にてデータレジスタ2の出力と接
続される。コンパレータ5の出力は接続線11で状態制御
回路12に接地される。
The data input / output terminal 6 is connected to the input of the data register 1, the input of the data register 2, and the output of the data register 4 by the data line 7. One input of the ALU3 is connected to the output of the data register 1 by the connecting line 8, and the other input is connected to the output of the data register 2 by the connecting line 9. ALU3
Is connected to the input of the data register 4 and one input of the comparator 5 by the connection line 10. The other input of the comparator 5 is connected to the output of the data register 2 by a connecting line 9. The output of the comparator 5 is grounded to the state control circuit 12 by the connection line 11.

次に、この実施例の動作を第1図と第2図及び第3図に
もとづき説明する。第3図は本発明の一実施例を用いて
ビツトマツプ表示方式の表示用メモリの矩形領域を他の
領域へ転送する場合の一動作例を示す図である。第3図
で示す例では、8ビツト×8ビツトの矩形領域Aのデー
タを画面に水平方向に1ワード(8ビツト)単位に切り
出し、これを単位とし8回領域Bに転送する。この転送
の際に、1ワード毎に転送先の領域Bの元データとオア
演算を施す。この第3図で示した例の転送を第1図の実
施例で実行した場合の動作について以下説明する。
Next, the operation of this embodiment will be described with reference to FIGS. 1, 2, and 3. FIG. 3 is a diagram showing an operation example in the case where a rectangular area of the display memory of the bit map display system is transferred to another area by using the embodiment of the present invention. In the example shown in FIG. 3, the data in the rectangular area A of 8 bits × 8 bits is cut out in units of 1 word (8 bits) in the horizontal direction on the screen and transferred to the area B 8 times in units. At the time of this transfer, OR operation is performed with the original data of the transfer destination area B for each word. The operation when the transfer of the example shown in FIG. 3 is executed in the embodiment of FIG. 1 will be described below.

先ず、状態制御回路12の制御のもとに表示用メモリの領
域Aの最初の1ワードをリードする。このデータはデー
タ入出力端子6に与えられ、接続線7を介してデータレ
ジスタ1に記憶される。これは第2図で示すS1の動作状
態である。次に、表示用メモリの領域Bの最初の1ワー
ドをリードする。このデータは、同様にデータ入出力端
子6に与えられ、接続線7を介してデータレジスタ2に
記憶される。これは第2図のS2の動作状態である。次
に、データレジスタ1のデータとデータレジスタ2のデ
ータとをALU3にてオア演算を施こし、その演算結果を、
データレジスタ4に記憶すると同時に、ALU3の出力を転
送先(領域B)の元データを記憶しているデータレジス
タ2の出力とをコンパレータ5にて比較する。このコン
パレータ5は2つの入力が等しいときに出力を“1"にす
るように動作する。ここで状態制御回路にはコンパレー
タ5の出力を接続線11を介して調べ(これは第2図の動
作状態である)、コンパレータ5の出力が“0"ならばデ
ータレジスタ4のデータをB領域の最初の1ワードの位
置に書き込む。これは第2図のS4の動作状態である。一
方、コンパレータ5の出力が“1"ならば、データレジス
タ4の表示用メモリへのデータ書き込み動作すなわちS4
の動作状態を省略する。これで、最初の1ワードについ
ての1サイクル動作が終了したことになる。次に2ワー
ド目以降も同様に領域Aのデータが終了するまで(第3
図の場合8回)前記動作が繰返えされる。
First, under the control of the state control circuit 12, the first one word of the area A of the display memory is read. This data is given to the data input / output terminal 6 and stored in the data register 1 via the connection line 7. This is the operation state of S1 shown in FIG. Next, the first 1 word of the area B of the display memory is read. This data is similarly given to the data input / output terminal 6 and stored in the data register 2 via the connection line 7. This is the operating state of S2 in FIG. Next, the data in the data register 1 and the data in the data register 2 are subjected to OR operation by the ALU3, and the operation result is
At the same time the data is stored in the data register 4, the output of the ALU 3 is compared with the output of the data register 2 storing the original data of the transfer destination (area B) by the comparator 5. The comparator 5 operates so that the output becomes "1" when the two inputs are equal. Here, the state control circuit checks the output of the comparator 5 via the connection line 11 (this is the operating state of FIG. 2). If the output of the comparator 5 is "0", the data in the data register 4 is in the B area. Write to the position of the first word of the. This is the operating state of S4 in FIG. On the other hand, if the output of the comparator 5 is "1", the data writing operation to the display memory of the data register 4, that is, S4
The operation state of is omitted. This completes the one-cycle operation for the first one word. Next, in the same way for the second and subsequent words, until the data in the area A is completed (the third
The above operation is repeated 8 times in the figure.

これら一連の動作を第2図にもとづきまとめると、転送
先(領域B)の元データ(データレジスタ2)とラスタ
演算後の出力(ALU3の出力)とが一致した場合には、S1
→S2→S3とサイクルが進行し、S1〜S3の3タイミングで
1ワードの処理が終了する。一方両者が一致しない場合
には、S1→S2→S3→S4とサイクルが信行し、S1〜S4の4
タイミングで1ワードの処理が終了する。
Summarizing these series of operations based on FIG. 2, if the original data (data register 2) of the transfer destination (area B) and the output after raster operation (output of ALU3) match, S1
The cycle advances from S2 to S3, and the processing of one word ends at three timings S1 to S3. On the other hand, if the two do not match, the cycle follows S1 → S2 → S3 → S4, and 4 cycles of S1 to S4
The processing of one word ends at the timing.

第4図は第3図の動作におけるデータの変化についての
詳細を示している。図からも明らかなように、実行後で
示した斜線部のデータが更新されたデータ(4ワード)
で、斜線がない部分のデータ(4ワード)は変更前と変
更後が同じために更新されなかつたデータである。従つ
て、この8ビソト×8ビツトの矩形領域の転送に要する
全時間は次のようになる。
FIG. 4 shows details of changes in data in the operation of FIG. As is clear from the figure, the data in the shaded area shown after execution is updated (4 words)
The data (4 words) in the part without the slash is the data that has not been updated because it is the same before and after the change. Therefore, the total time required to transfer this 8-bit × 8-bit rectangular area is as follows.

3(タイミング/ワード)×4(ワード) +4(タイミング/ワード)×4(ワード) =28(タイミング) 一方、本発明を実施しない場合には全てのワードに対し
て4タイミングを要するので、同様に8ビツト×8ビツ
トの矩形領域の転送に要する全時間は次のようになる。
3 (timing / word) x 4 (word) +4 (timing / word) x 4 (word) = 28 (timing) On the other hand, if the present invention is not implemented, 4 timings are required for all words. The total time required to transfer a rectangular area of 8 bits × 8 bits is as follows.

4(タイミング/ワード)×8(ワード) =32(タイミング) 従つて、第3図で示した矩形転送を実行した場合に本発
明を実施することにより、32−28=4(タイミング)速
度が改善されたことになる。
4 (timing / word) × 8 (word) = 32 (timing) Therefore, by carrying out the present invention when the rectangular transfer shown in FIG. 3 is executed, 32-28 = 4 (timing) speed is obtained. It has been improved.

発明の効果 以上説明したように、本発明によれば、転送先の元デー
タとラスタ演算後の転送データとを比較し、両者が一致
した場合、すなわち、転送先のデータを更新する必要の
ない場合には転送先へのデータ書込み動作を省略するこ
とにより、ラスタ演算制御におけるデータ転送速度を見
かけ上向上させる効果が得られる。
EFFECTS OF THE INVENTION As described above, according to the present invention, the original data of the transfer destination is compared with the transfer data after the raster operation, and when they match, that is, it is not necessary to update the data of the transfer destination. In this case, by omitting the data writing operation to the transfer destination, the effect of apparently improving the data transfer speed in the raster operation control can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すブロツク構成図、第2
図は第1図における状態制御回路の動作を示す動作フロ
ーチヤート、第3図は本発明を用いて表示用メモリの矩
形転送を実行した場合の動作概念図、第4図は第3図に
おけるデータの変化についての詳細図である。 1,2,4……レジスタ、3……ALU、5……コンパレータ、
6……データ入出力端子、12……状態制御回路
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG.
FIG. 4 is an operation flow chart showing the operation of the state control circuit in FIG. 1, FIG. 3 is an operation conceptual diagram when rectangular transfer of the display memory is executed using the present invention, and FIG. 4 is data in FIG. It is a detailed view about the change of. 1,2,4 …… Register, 3 …… ALU, 5 …… Comparator,
6 ... Data input / output terminal, 12 ... State control circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ビツトマツプ表示方式のデイスプレイにお
いて、表示用メモリ内の矩形領域のデータを複数ビツト
単位で区切つて他の表示領域へ転送する際、転送先のメ
モリデータとブール代数演算を施こしデータ転送を行う
ビツトマツプ表示方式のデイスプレイにおけるラスタ演
算制御において、転送先の元データとラスタ演算後の転
送データとを比較する比較手段を有し、この比較手段の
比較結果によつて転送先へのデータ書込み動作を実行す
るか否かを切換えることを特徴とするビツトマツプデイ
スプレイラスタ演算制御方式。
1. In a display of a bit map display system, when data of a rectangular area in a display memory is divided into a plurality of bit units and transferred to another display area, memory data of a transfer destination and Boolean algebra operation data are applied. In raster operation control in a bit map display type display for transfer, there is a comparison means for comparing the original data of the transfer destination and the transfer data after the raster operation, and the data to the transfer destination is determined by the comparison result of this comparison means. A bit map display raster operation control method characterized by switching whether or not a write operation is executed.
JP61152559A 1986-06-28 1986-06-28 Bit map display raster operation control method Expired - Fee Related JPH077264B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61152559A JPH077264B2 (en) 1986-06-28 1986-06-28 Bit map display raster operation control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61152559A JPH077264B2 (en) 1986-06-28 1986-06-28 Bit map display raster operation control method

Publications (2)

Publication Number Publication Date
JPS638694A JPS638694A (en) 1988-01-14
JPH077264B2 true JPH077264B2 (en) 1995-01-30

Family

ID=15543123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61152559A Expired - Fee Related JPH077264B2 (en) 1986-06-28 1986-06-28 Bit map display raster operation control method

Country Status (1)

Country Link
JP (1) JPH077264B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231593A (en) * 1983-06-14 1984-12-26 ダイキン工業株式会社 Color crt display unit

Also Published As

Publication number Publication date
JPS638694A (en) 1988-01-14

Similar Documents

Publication Publication Date Title
US4149242A (en) Data interface apparatus for multiple sequential processors
JPS60101644A (en) Parallel processing computer
JPH0414385B2 (en)
EP0164418B1 (en) Microprogram control system
US5483566A (en) Method and apparatus for modifying the contents of a register via a command bit
JPH077264B2 (en) Bit map display raster operation control method
JPH06103225A (en) Chain type DMA system and DMA controller therefor
JPS6362083A (en) Projection data generation method
JPS6148174B2 (en)
JPS6378265A (en) Process controlling system
JP2556083B2 (en) Complex arithmetic pipeline circuit
JPS5875250A (en) Digital information processor
JPH04127366A (en) List vector processor
JPH0547867B2 (en)
JP3045731B2 (en) Sequence control method
JPS6249571A (en) Clipping system
JPH04170653A (en) Cache memory system
JPS62290936A (en) Address control circuit
JPH04245333A (en) information processing equipment
JPS6217840A (en) Microprogram control system based upon attribution flag
JPS63231530A (en) Re-writing control system for multi-bit register
JPH0266667A (en) Parallel computing element
JPH0478931A (en) Designated word interruption generating system
JPH11144035A (en) Semiconductor memory device
JPH04365096A (en) Character pattern generator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees