JPH0773354B2

JPH0773354B2 - 映像信号の処理装置

Info

Publication number: JPH0773354B2
Application number: JP61192703A
Authority: JP
Inventors: 仁朗尾鷲; 隆降旗; 恭一細川; 昌和濱口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-08-20
Filing date: 1986-08-20
Publication date: 1995-08-02
Anticipated expiration: 2010-08-02
Also published as: JPS6350178A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は記録再生装置に係り、特に広帯域の映像信号を
高密度記録するための映像信号処理に適した映像信号の
処理装置に関する。

〔従来の技術〕

現行のテレビ方式に比べ格段の高精細度・高画質の得ら
れるいわゆる高品位テレビのように、従来より数倍の画
像情報を有し、従って数倍の帯域を必要とする新しい高
精細テレビ方式の検討が進められている。

この高精細テレビの実用化には、広帯域の高精細映像信
号を的確に記録再生できるVTRなどの磁気記録再生装置
の実現が重要な課題となっている。この高精細テレビ対
応のVTRとして、その試作例が、テレビジョン学会技術
報告PPOE 56−２（1984年11月）における尾毛谷，館
野，辻川による“高品位テレビ用VTR"と題する文献で報
告されている。

このVTRは主としてスタジオ用のために試作されたもの
で、広帯域化を図るために比較的大口径のヘッドドラム
が用いられ、映像信号を４チャネルのマルチトラックに
分割して記録する方式が採用されている。

〔発明が解決しようとする問題点〕

この高精細テレビを一般家庭などに広く普及させるため
には、高精細テレビ用のVTRを同時に普及させていく必
要がある。このためには、高精細テレビ用のVTRを小形
にすること、装置のコストを低減すること、小形カセッ
トで長時間録画再生を可能にすることなどが重要な課題
となる。これらの課題を解決するためには、ヘッドドラ
ムを小形にして装置の小形軽量化を図り、チャネル数を
低減し、回路規模を縮小して低コスト化を図るなどの工
夫が必要である。

本発明の目的は、上記に鑑み、輝度信号と色差信号を冗
長度を最小限におさえて時分割多重し、映像信号の占有
帯域を狭め、かつそれを複数のチャネルに分割して記録
することによりチャネル当りの伝送帯域を低減させて装
置の小型軽量、低コスト化を図り、さらに使用するメモ
リの個数を最小とし、小回路規模化を図ることのできる
映像信号の処理装置を実現することにある。

〔問題点を解決するための手段〕

上記目的は以下のようにして達成される。即ち広帯域の
映像信号のうち、輝度信号についてはａ倍に時間伸長
し、一ライン毎に交互に２つのチャネルに振分ける。色
差信号は垂直方向の帯域制限をした後縁順次変換し、ｂ
倍に時間伸長し、上記の２つのチャネルに振分ける。各
チャネル毎に、水平ブランキング期間と垂直ブランキン
グ期間を最小限となるように除去し、ａ倍に時間伸長さ
れた輝度信号とｂ倍に時間伸長された色差信号と、さら
に同期情報を時分割多重する。そして得られた２チャネ
ルの映像信号を同時にVTRに記録する。この時、対向す
る２つのヘッドがテープに同時に接触するオーバーラッ
プ期間内に、ヘッド切換えのための期間を設ける。

上記信号処理をするために、１チャネル、１信号に対し
２系統のメモリを割当てる。メモリ容量は映像信号の１
フィールド期間のうち、垂直ブランキング期間を除く有
効な映像信号部分の少なくとの略1/2の整数倍とする。
この２系統のメモリに上記有効な映像信号部分の略1/2
の整数倍毎に交互に信号を書込み、書込みを行なってい
ない側のメモリより読出す。

このように２つのチャネルを用いて記録された映像信号
は再生時に以下の信号処理により復元される。即ち、そ
れぞれのチャネルの輝度信号を1/a倍に時間伸長し、各
チャネルの信号を交互に選択し、一連の信号を得てもと
の輝度信号を復元する。また、それぞれのチャネルの色
差信号を1/b倍に時間伸長し、線順次信号を補間しても
との同時信号を復元する。

上記信号処理をするために、１チャネル当り、輝度信
号、色差信号に対し各２系統のメモリを割当てる。この
メモリ容量は映像信号の１フィールド期間のうち、垂直
ブランキング期間を除く有効な映像信号部分の少なくと
も略1/2の整数倍とする。この２系統のメモリに上記有
効な映像信号部分の略1/2の整数倍毎に交互に信号を書
込み、書込みを行なっていない側のメモリより読出す。

〔作用〕

上記、記録時と再生時の各２系統のメモリはそれぞれ同
様の作用をする。即ち、メモリに有効な映像信号部分の
少なくとも略1/2の整数倍の記憶容量を持たせることに
より、奇数倍の場合には、信号処理後の垂直ブランキン
グ期間m_Vに相当する期間、偶数倍の場合には、原映像信
号の垂直ブランキング期間をl_Vとすると、m_V＋l_Vに相当
する期間、シリンダの回転むらなどにより生じるメモリ
からの読出し開始タイミングが変動しても、正常な信号
処理動作を行なわせることができる。これは即ち、m_V又
はm_V＋l_Vの時間軸補正能力が有ることを示している。

従って、少なくメモリ個数で上記期間内の時間変動に対
しても正常な信号処理ができる。

〔実施例〕

以下、ヘリカルスキャン型VTRに高精細テレビ信号を２
つのチャネルに分割して記録する場合についての本発明
の一実施例を説明する。

高精細テレビ信号は一例として、毎秒30フレームで構成
され、１フレーム当り1125本の走査線より成るものとす
る。また、１フレームは２フレールドから成り、2:1イ
ンターレース走査されるものとする。また、磁気ヘッド
は互いに対向する２組、合計４個用いるものとし、磁気
テープはシリンダに対し180°以上巻付けられており、
映像信号は180°にわたって記録されるものとする。

第１図は本発明の一実施例を示すVTRの記録系回路のブ
ロック図である。第１図において、1,2,3はそれぞれ赤
（Ｒ），緑（Ｇ），青（Ｂ）の三原色の映像信号の入力
端子、４は水平同期信号HDの入力端子、５は垂直同期信
号VDの入力端子、10は三原色信号R,G,Bを輝度信号Ｙと
２つの色差信号C_W，C_Nに変換するための信号変換回路、
20,21,22は低減通過フィルタ（以下LPFと記す）、23,2
4,25はAD変換回路、30,31はラインメモリ、32,33は垂直
方向前値Ｎフィルタ、34は線順次変換回路、40,41はシ
リアル・パラレル変換回路、50〜57はメモリ、60〜63は
選択回路、70〜73はパラレル・シリアル変換回路、80,8
1は選択回路、90,91はDA変換回路、92,93はFM信号処理
回路94,95は記録アンプ、100,100′,101,101′は磁気ヘ
ッド、102は磁気テープ、110は磁気ヘッド100,101の回
転位相を示すタック信号の入力端子111はタック信号の
波形整形回路、112は遅延回路、120はPLL回路、121は制
御信号発生回路である。

端子1,2,3より入力された三原色信号R,G,Bは信号変換回
路10に入力され、輝度信号Ｙと２つの色差信号C_W，C_Nに
変換される。信号変換回路10より出力される信号Y,C_W，
C_NはそれぞれLPF20,21,22に入力され、所要の帯域に制
限された後それぞれAD変換回路23,24,25にてサンプリン
グ処理後ディジタル信号に変換される。

AD変換回路23,24,25のサンプリング処理は制御信号発生
回路121からのクロック信号_Yと_Cに基づき行なわれ
る。端子４より入力された水平同期信号HDはPLL回路に
入力され、入力三原色信号R,G,Bに同期したクロック信
号CKを得る。クロック信号CKは制御信号発生回路121に
入力され、ここでサンプリングクロック_Y，_Cが作ら
れる。

サンプリングクロック_Y，_Cの周波数はLPF20,21のそ
れぞれのカットオフ周波数の２倍以上となるように定め
られる。一例として、LPF20のカットオフ周波数を20MH
z、LPF21,22のカットオフ周波数を7MHzとすると、_Y
50MHz、となるように定める。

クロック信号_Yに基づきAD変換回路23で変換されたデ
ィジタル輝度信号は、シリアル・パラレル変換回路40に
入力され、その出力パラレル信号はメモリ50,51,54,55
に順次書込まれる。ここで、シリアルパラレル変換回路
40では、入力されたディジタル輝度信号のシリアルデー
タをパラレルデータに変換し、メモリ50,51,54,55に書
込み可能な伝送レートとなるように相分割する。

一方、AD変換回路24,25から出入されるディジタル色差
信号はそれぞれ数ライン分の記憶容量を有するラインメ
モリ30,31に書込まれる。垂直前値フィルタ32,33ではラ
インメモリ30,31よりディジタル色差信号を読取り、デ
ィジタル色差信号データに基づき演算処理を行ない、垂
直方向の帯域が1/2以下となるように帯域制限を行な
う。垂直方向前値フィルタ32,33の出力は、線順次変換
回路34に入力され、ライン毎に交互に色差信号C_WとC_Nを
選択し、色差線順次信号として線順次変換回路34より出
力する。

線順次変換回路34より出力される色差線順次信号はシリ
アル・パラレル変換回路41に入力され、シリアル線順次
信号はパラレル線順次信号に変換される。そして、パラ
レル線順次信号はメモリ52,53,56,57に書込まれる。

以下に、メモリ50〜57へのデータの書込み方法及びメモ
リ50〜57からのデータの読取り方法について説明する。
本実施例では、広帯域の映像信号を小型カセットに長時
間記録するために、映像信号の冗長期間ともいえる。水
平及び垂直ブランキング期間が最小となるように信号処
理して記録する。第２図はブランキング期間除去方法説
明用の波形図である。第２図（１）は入力された映像信
号の波形図であり、１フィールドはｌ＝562.5本の走査
線より成り、垂直ブランキング期間は58.5H（1Hは一水
平走査期間29.63μｓを示す）あることを示す。第２図
（２）は（１）に示す映像信号が２つのチャネルに分割
され、約２倍に時間軸伸長され、冗長の垂直ブランキン
グ期間が除去され、１フィールドがｍ＝261本の走査線
より成り、垂直ブランキング期間は5H′（1H′は信号処
理後に一水平走査期間63.86μｓを示す）あることを示
す。

従って、信号処理後の一水平走査期間Ｈ′はフィールド
周波数を_Vとして（１）式で表わすとができる。

また、信号処理後の一水平走査期間の時間軸伸長率e_H′
は（２）式で表わすことができる。

また、サンプリング周波数_Yについては、入力映像信
号及び信号処理後の映像信号のサンプル位相を各ライン
で一致させる必要から、（３），（４）式を満たす必要
がある。_Y ＝_V×ｌ×ｐ ……（３）_Y ＝_V×ｍ×ｃ×ｑ ……（４）ここで、p,qは整数であり、ｃはチャネル分割数を表わ
す。具体的にはｐ＝1624,q＝1750とすると_Y＝54.81MH
zとなる。

次に第２図（３）は信号変換回路10の出力信号である輝
度信号Ｙと色差信号C_W，C_Nの波形を示す図である。ここ
でτ₀は水平ブランキング期間を表わし、τ₁は水平ブラ
ンキング期間τ₀を除いた有効な映像期間を示す。

第２図（４）は、２チャネル分割し、一水平走査期間を
２倍に伸長し、さらに垂直ブランキング期間を除去する
ことにより一水平走査期間を1H′とした後の波形を示
す。輝度信号はａ倍に時間伸長され、色差信号はｂ倍に
時間伸長され、ａ倍に時間伸長された輝度信号の水平ブ
ランキング期間に時分割多重される。さらに、その水平
ブランキング期間には、時間τ_sの水平同期情報が時分
割多重される。

従って、第２図（４）に示す信号を得るのに必要な処理
条件は（５）式となる。

1H′＝ａτ₁＋ｂτ₁＋τ_s ……（５）ここで、水平同期情報は、再生時に確実に同期情報を分
離できるように、そして、時間軸エラー無く信号復元処
理できるように、負極性の同期信号とバースト信号など
の時間軸基準信号とから成る。

以上のようにチャネル分割と、冗長の水平及び垂直ブラ
ンキング期間を除去することにより、チャネル当りの信
号帯域を低減することができ、従って、長時間記録ある
いはカセットテープの小型化を図ることができる。

２チャネル分割、時分割多重後の信号帯域は、LPF20の
しゃ断周波数をB_Y,LPF21,22のしゃ断周波数をB_Cとする
とのうち、大きい方の値で表わすことができる。VTRではのうち、大きい方の帯域まで記録する必要があるため、がほぼ等しくなるように、伸長率a,bを定めることによ
り記録効率を高めることができる。前記した具体例の場
合には、とするととなり、ほぼ等しくすることができる。

２チャネル分割、冗長の水平、垂直ブランキング期間除
去だけでは、チャネル当りの信号帯域は10.5MHzであ
り、現行のテレビ信号帯域（4.2MHz）に比べて２倍以上
である。広帯域の映像信号を記録するためには、その帯
域にほぼ比例させて、磁気テープ102と磁気ヘッド100,1
01の相対速度を高める必要がある。相対速度を高める方
法としては、磁気ヘッド100,101の搭載されたドラムの
径を大きくする方法と上記ドラムの回転数を増す方法な
どが考えられる。前者の方法では装置が大型化してしま
うため、後者の方法をとった場合について説明をする。
この場合には、１フィールドの信号が複数のトラックに
わたって記録されるため再生時にトラックの切換わり部
分で信号が不連続となってしまい、いわゆるスキュー歪
が生じてしまう。そこで、記録時にはスキュー歪除去の
ために、ヘッド切換えのための期間を設けて記録し、再
生時にはそのヘッド切換え期間内でヘッドを切換え、ヘ
ッド切換え期間を除去することにより、スキュー歪を除
去することができる。

第２図（２）において、ヘッド切換え期間を斜線で示
す。本図では、１フィールドを３つのセグメントに分割
して記録する場合の例について示す。なお、セグメント
記録の場合には、必要に応じて各セグメント毎にセグメ
ントID信号や、色差信号のアクロマティックレベルを入
れることがあり、これらの信号期間と上記ヘッド切換え
期間を含めて2H′割当てるものとする。

以上の信号処理は次のようにして行なうことができる。

高精細テレビ信号のように、映像信号帯域が広くなる
と、サンプリング周波数_Y，_Cが高くなるため、１つ
のメモリチップから同時に書込みと読取りを行なうこと
は困難である。同時に書込みと読取りを行なうために
は、シリアル・パラレル変換回路40,41のパラレル変換
の分割相数を増加しデータの伝送レートを低下させる必
要がある。従って、パラレル信号の相数に比例してメモ
リチップ数が増加してしまう。

本発明ではシリアル・パラレル変換回路40,41の１つの
相に対し、チャネル当り２つのメモリにデータを書込
む。即ち、シリアル・パラレル変換回路40の出力ディジ
タル輝度信号はライン毎にメモリ50（51）とメモリ54
（55）に交互に入力される。

第３図，第４図はメモリ50〜57のアドレスと記憶される
ライン番号の関係を示した図である。第３図で、メモリ
50,51はチャネル１の輝度信号用メモリを示しており、
それぞれ第１図のメモリ50,51に対応する。メモリ54,55
はチャネル２の輝度信号用メモリを示しており、それぞ
れ第１図のメモリ54,55に対応する。ここで、第１図の
磁気ヘッド100で記録される側をチャネル１とし、磁気
ヘッド101で記録される側をチャネル２とする。

即ち、ライン毎にメモリ50,54に交互に書き込まれ、垂
直ブランキング期間を除く１フィールド分のラインが書
込まれた後、次のフィールドでは、メモリ51,55に交互
に書込まれる。具体的には、第３図に示すように、メモ
リ50にはY1,Y3,……,Y503,メモリ54にはY2,Y4,……,Y50
4が書込まれ、次いで次のフィールドではメモリ51にY56
3,Y565,……,Y1065、メモリ55にY564,Y566,Y1066が書込
まれる。

同様に第４図のメモリ52,53はチャネル１の色差信号用
メモリを示しており、それぞれ第１図のメモリ52,53に
対応する。メモリ56,57はチャネル２の色差信号用メモ
リを示しており、それぞれ第１図のメモリ56,57に対応
する。

色差信号は２ライン毎にメモリ52,56に交互に書込まれ
る。即ち、第４図のメモリ52のアドレス1,2にデータCW
1,CN2が、続いて、メモリ56のアドレス1,2にデータCW3,
CN4が書込まれる。以下順次垂直ブランキング期間を除
く１フィールド分のラインが書込まれた後、次のフィー
ルドでも同様にメモリ53,57に順次２ライン毎に書込ま
れていく。

シリアル・パラレル変換回路40,41の相分割数をそれぞ
れP_Y，P_Cとすると、メモリ50,51,54,55への書込みクロ
ックはとなり、メモリ52,53,56,57への書込みクロックはとなる。

第４図に示すように色差信号は２ライン毎に、チャネル
１とチャネル２に振分けているが、これは以下の理由に
よる。色差信号は線順次で記録するため、広帯域色差信
号C_Wと狭帯域色差信号C_Nが交互に表われる。従って、こ
れを交互にチャネル間で振分けたのでは、一方のチャネ
ルに色差信号C_Wが、他方のチャネルに色差信号C_Nが記録
されるこになり、ドロップアウトなどにより一方のチャ
ネルのみから長期間にわたって再生信号が得られない場
合には、色信号を復元できなくなる。２ライン毎に色差
信号を振分けることにより、各チャネルに色差信号C_Wと
C_Nを記録することができ、一方のチャネルのみから長期
間にわたって再生信号が得られない場合にも、近接する
ラインの信号から欠落した信号を補うことができる。

次いで、メモリ50〜57の読出しは以下のように行なわれ
る。即ち、第３図，第４図において、メモリ50,54（52,
56）が書込み状態にあるフィールドではメモリ51,55（5
3,57）から読出し、メモリ50,54（52,56）が書込み状態
にあるフィールドではメモリ51,55（53,57）から読出
す。

また、この時の読出しクロック信号周波数は輝度信号、
色差信号の時間軸伸長率に依存し、輝度信号の読出しク
ロックは色差信号の読出しクロックはとなる。

さらに、輝度信号と色差信号の読出し制御は、制御信号
発生回路121で作られたメモリ50〜57の読出し制御信号
（図示せず）に基づき行なわれる。

メモリ50,51から読出された信号は選択回路60に入力さ
れ、フィールド毎に交互に選択されチャネル１で記録さ
れる輝度信号が選択回路60から出力される。選択回路60
の出力はパラレル・シリアル変換回路70に入力され、入
力されたパラレルデータはシリアルデータに変換された
後選択回路80に入力される。以下同様に、メモリ52,53
の出力を選択回路61,パラレル・シリアル変換回路71を
介して選択回路80に入力される。メモリ54,55の出力、
メモリ56,57の出力はそれぞれ選択回路62,63パラレル・
シリアル変換回路72,73を介して選択回路81に入力され
る。

さらに、選択回路80,81には先に述べた負極性の同期信
号とバースト信号から成る同期情報Ｓが入力される。こ
の同期情報Ｓは、制御信号発生回路121で作られ、輝度
信号、色差信号に対し、第２図（４）に示すタイミング
で出力される。

選択回路80,81で選択され第２図（４）に示す様に出力
された２つのチャネルに分割されたディジタル映像信号
は、それぞれDA変換回路90,91に入力され、アナログ信
号に変換され、FM信号処理回路92,93、記録アンプ94,9
5、磁気ヘッド100,100′,101,101′を介して磁気テープ
102に記憶される。

ここで、FM信号処理回路92,93は通常のFM記録に用いら
れる回路で構成されており、具体的には、クランプ回
路，プリエンファシス回路,FM変調回路などにより構成
される。

上記したようにして、第２図（２），（４）に示す信号
が磁気テープ102上に記録される。この時、第２図
（２）の斜線部分に示すヘッド切換え期間は、互いに対
向する磁気ヘッド100,100′（101,101′）が同時に磁気
テープ102に接触するオーバーラップ期間内に記録す
る。ところが、シリンダの回転むらなどによりヘッド切
換え期間がオーバーラップ期間内で変動する。シリンダ
の回転の制御特性などにより、回転むらが大きいと、ヘ
ッド切換え期間がオーバーラップ期間からはずれてしま
うことがある。これはセグメント記録の場合だけでな
く、シリンダ径を大きくして、１フィールド１トラック
に記録した場合でも、垂直ブランキング期間を最小限に
している本実施例の場合には、やはりヘッド切換えのた
めの期間が短く、シリンダの回転むらが大きい場合に
は、ヘッド切換え期間がオーバーラップ期間からはずれ
てしまうことがある。ヘッド切換え期間がオーバーラッ
プ期間からはずれてしまうと、映像信号の欠落や、不連
続が生じてしまい、著しい画質劣化となる。

そこで、端子110より入力された、磁気ヘッド100,10
0′,101,101′の回転位相を示すタック信号を波形整形
回路111で波形整形し、遅延回路112で遅延させた後、制
御信号発生回路121に入力する。遅延されたタック信号S
Tに従い、メモリ50〜57の読取り制御信号及び同期情報
を発生する。即ち、遅延タック信号STの入力により、メ
モリ50〜57からの読取りを開始し、１フィールドの1/3
に相当する１セグメント分のライン数を読出した所で一
時読取りを中止し、ヘッド切換え期間のための無信号期
間を設け、再び遅延タック信号STが入力された時にメモ
リ50〜57の読取りを開始する。

以上の動作により、ヘッド切換え期間を確実にオーバー
ラップ期間内に設けることができる。本方式は、シリン
ダの回転むらにより生じるテープパターン上でのゆらぎ
を、ヘッド切換え期間を伸縮することにより補正するも
のである。これにより、垂直ブランキング期間を最小に
しても確実に記録再生処理が可能となる。

また、第１図〜第４図を用いて説明を行なった本実施例
では、メモリ50〜57として映像信号の１フィールド期間
のうち垂直ブランキング期間を除く有効な映像信号部を
記憶するに足る容量を有するメモリを用いることによ
り、シリンダの回転むらにより生じる時間変動を広範囲
にわたり補正することが可能である。

即ち、第２図（１），（２）において、フィールド₁
のデータがメモリ50,52,54,56に書込まれた直後から、
フィールド₃のデータが同じくメモリ50,52,54,56に書
込み開始されるまでの間に第２図（２）に示すようにメ
モリ50,52,54,56から読み出せば良い。従って、入力映
像信号の垂直ブランキング期間をl_VH、信号処理後の垂
直ブランキング期間をm_VH′とすると、最大l_VH＋m_VH′
までの時間軸変動まで補正することができる。家庭用VT
Rでは一般に数Ｈから十数Ｈ程度の時間軸変動がある
が、本方式によれば充分にその値が得られることがわか
る。しかも、本実施例によれば、最小のメモリチップ数
である、１相１チャネル当り２個のメモリチップで構成
することができる。

また、第１図に示す実施例と同様の構成で、メモリ50〜
57を１フィールド内の有効な映像信号部の1/2の容量を
持つメモリで構成することにより上記と同一の効果を得
ることができる。但し、この場合には、時間変動に対す
る補正範囲が低減する。

第５図はメモリ50〜57に１フィールド内の有効な映像信
号部の1/2の容量を持つメモリを用いた場合の書込み、
読取りタイミングを示すタイミング図である。第５図
（１）は第１図のメモリ50（又は52,54,56）、（２）は
メモリ51（又は53,55,57）の書込み、読取りタイミング
を示している。第５図で、Ｗは書込みの、Ｒは読取りの
タイミングを示している。

メモリ50にフィールド_1-1（フィールド₁の前半を示
す）が書込まれ、引続きメモリ51にフィールド
_1-2（フィールド₁の後半を示す）が書込まれる。以下
順に、フィールドの前半はメモリ50に、フィールドの後
半はメモリ51に書込まれる。一般読取りは、メモリ50に
フィールド_1-1が書込まれた直後からフィールド_2-1
が書込み開始されるまでの間に読取りが行なわれる。ま
た、メモリ51の読取りは、フィールド_1-2が書込まれ
た直後からフィールド_2-2が書込み開始されるまでの
間に読取りが行なわれる。ところが、入力映像信号の垂
直ブランキング期間l_VHに対し信号処理後の垂直ブラン
キング期間m_VH′が短いので、メモリ50で、フィールド
_1-1の読取りがフィールド_2-1の書込みの直前まで行
なわれると、メモリ51で、_1-2の読取りがフィールド
_2-2の書込みと重なってしまう。従って、時間変動に
対するマージンは高々m_VHとなる。

本実施例では、メモリ50〜57のメモリ容量を半減できる
効果がある。本実施例は、シリンダの回転むらが比較的
小さい場合に有効である。またヘッド切換え期間を長く
とることができ、磁気ヘッド100,100′,101、101′の回
転位相に同期した記録が必要のない場合に特に有効であ
る。

なお、メモリ50〜57のメモリ容量は１フィールド内の有
効な映像信号部の1/2の偶数倍の場合には、第２図に示
す実施例と同様の、奇数倍の場合には、第５図に示す実
施例と同様の時間変動補正が可能となる。

以上のようにして記録された信号を再生する回路の実施
例を第６図に示す。

第６図において、200〜203は再生アンプ、204,205,240
〜243,250,251は切換え回路、210,211はFM復調処理回
路、212,213は記録時に付加した負極性同期信号やバー
スト信号などの同期情報分離回路、214,215は分離した
同期情報に位相同期した書込みクロックWCKの発生回
路、220,221はAD変換回路、222,223はシリアル・パラレ
ル変換回路、230〜237はメモリ、252,253は色差信号を
線順次変換した時に間引いたラインを補間するための補
間回路、260〜262はパラレル・シリアル変換回路、263
〜265はDA変換回路、266は再生された輝度信号、色差信
号をもとの三原色信号に変換するための、信号変換回
路、270〜272は再生された三原色信号の出力端子、280
は基準クロックRCKの入力端子、281はメモリ230〜237の
読取りアドレス発生回路、282は同期信号発生回路、283
は水平同期信号HDの出力端子、284は垂直同期信号の出
力端子である。

磁気テープ102より磁気ヘッド100,100′,101,101′で再
生された映像信号はそれぞれプリアンプ200〜203に入力
され、増幅された後切換え回路204,205に入力される。
磁気ヘッド100と100′,101と101′は互いに180°対向し
て配置されている。従って、シリンダが180°回転する
毎に交互に映像信号が再生される。第１図に示す実施例
により、オーバーラップ期間内にヘッド切換え期間が記
録されているので、ヘッド切換え期間内で、切換え回路
204,205は再生信号の切換え処理を行なう。

切換え回路204,205からの出力信号は、それぞれFM復調
処理回路210,211に入力され、FM復調される。FM復調さ
れた映像信号は、それぞれAD変換回路220,221、同期情
報分離回路212,213に入力される。同期情報分離回路21
2,213では、記録時に付加した、負極性同期信号とバー
スト信号を分離出力する。ここで得られたバースト信号
を書込みクロック発生回路214,215に入力し、バースト
信号に位相同期した書込みクロック信号WCKを得る。こ
の書込みクロック信号WCKは、再生したバースト信号に
位相同期しているため、再生映像信号のジッタにも同期
して追従する。従って、書込みクロック信号WCKに基づ
き、AD変換回路220,221でサンプリングし、ディジタル
信号に変換し、メモリに書込み、クリスタル発振器など
で得た安定な基準クロック信号RCKに基づき読出すこと
により、再生信号からジッタなどの時間軸変動を除去す
ることができる。書込みクロック信号WCKの周波数は再
生映像信号の帯域の２倍以上に設定される。その周波数
を−_Wとする。第６図に示す実施例では、AD変換回路2
20,221の出力はシリアル・パラレル変換回路222,223に
入力され、パラレルデータに変換された後にメモリ230
〜233とメモリ234〜237に書込まれる。この時のメモリ2
30〜233,メモリ234〜237の書込みアドレスは、書込みク
ロック発生回路214で発生された書込みクロックWCKに従
い書込みアドレス発生回路216,217で作られた書込みア
ドレス信号に従う。

なお、シリアル・パラレル変換回路222,223の相分割数
は、メモリ230〜237の書込み、読出しの速度に応じて適
宜選ばれるものであり、高速のメモリの場合には必ずし
も必要なものではない。

ここで、メモリ230,231とメモリ232〜233にはチャネル
１の輝度信号と色差信号が、メモリ234,235とメモリ23
6,237にはチャネル２の輝度信号と色差信号が書込まれ
る。また、各２つのメモリ230,231（232と233,234と23
5,236と237）にはそれぞれ映像信号の１フィールド期間
のうち垂直ブランキング期間を除く有効な映像信号部の
データが交互に書込まれる。そして、一方のメモリ230
（232,234,236）が書込み状態にある時には他方のメモ
リ231（233,235,237）から読取り１フィールド後には書
込みと読取りが逆転する。なお、記録時に設けたヘッド
切換え期間、同期情報はメモリ230〜237に書込まず、メ
モリ230〜237から連続的に読取ることによりそれらの除
去も同時に行なわれる。

第７図は、上記メモリ処理状況を示すタイミング図であ
る。（１）はメモリ230（232,234,236）を（２）はメモ
リ231（233,235,237）の動作状態を示しており、Ｗは書
込みを、Ｒは読取り状態を示している。第２図（１），
（２）を用いて説明した場合と同様に、時間変動に対
し、書込みと読取りが重ならないためにはm_VH′＋l_VHの
時間余裕が有る。再生時の時間変動もシリンダの回転む
ら、テープテンション変動などにより生じるもので、数
Ｈから十数Ｈ以内の値であり、本実施例により充分にそ
の値を得ることができる。またメモリのチップ数も１
相、１信号当り２個と最小とすることができる。

メモリ230〜237の読取りアドレスは、端子280から入力
される安定な基準クロックRCKに基づき、読取りアドレ
ス発生回路281で作られる。メモリ230〜237の読取り速
度は輝度及び色差信号により異なり、クロック信号WCK
の周波数_Wに対し、輝度信号の読取りクロックはａ
_W，色差信号の読取りクロックはｂ_Wとなる。ここで
a,bは、先に述べた、記録時の輝度信号と色差信号の伸
長率である。

メモリ230（232,234,236）、231（233,235,237）で読取
られたデータは切換え回路240（241,242,243）に入力さ
れ、１フィールド毎に読取られている側のメモリが選択
される。さらに、切換え回路240,242の出力は切換え回
路250に入力され、一ライン毎に交互にデータの出力さ
れる側が選択される。これにより、もとの輝度信号デー
タが切換え回路250より出力される。

一方、切換え回路241,243より出力される色差信号デー
タは切換え回路251に入力され、色差信号C_Wは補間回路2
52に、色差信号C_Nは補間回路253に入力される。補間回
路252,253では記録時に線順次変換により間引いたライ
ンの信号を補間により復元する。切換え回路250,補間回
路252,253の出力はそれぞれパラレル・シリアル変換回
路260〜262に入力され、パラレルデータはシリアルデー
タに変換された後、DA変換回路263〜265を介して信号変
換回路266に入力される。信号変換回路266では、輝度信
号Ｙと色差信号C_W，C_Nから三原色信号R,G,Bを作り、端
子270,271,272よりそれぞれ出力される。

また、基準クロックRCKは同期信号発生回路282に入力さ
れ、水平同期信号HDと垂直同期信号VDがそれぞれ端子28
3,284より出力される。

以上説明したように、もとの三原色信号R,G,Bを確実に
再生復元することができる。

上記実施例ではメモリ230〜237のメモリ容量を１フィー
ルド内の有効な映像信号を記憶するに足る容量として説
明を行なったが、第５図で説明した記録系メモリと同様
に、１フィールド内の有効な映像信号の1/2を記憶する
に足る容量のメモリを用いても同様の効果を得ることが
できる。しかし、この場合にも、時間変動余裕はm_VH′
と減少してしまう。一般的には、メモリ容量を１フィー
ルド内の有効な映像信号の1/2の奇数倍とすると、時間
変動余裕はm_VH′となり、偶数倍とすると時間変動余裕
はl_VH＋m_VH′となる。

第８図は本発明の他の実施例を示すブロック図である。
第８図は一部第１図と共通であり、その詳細説明は省略
する。第８図で、50′,52′,54′,56′はメモリであ
る。第１図に示す実施例では、輝度信号と色差信号をそ
れぞれ異なるメモリに書込んでいるが、第８図に示す実
施例では、輝度信号と色差信号を同一のメモリに書込
む。その時のメモリ上でのアドレスの信号データの関係
を第９図に示す。

メモリ50′に輝度信号を書込んでいる時には、メモリ5
4′に色差信号を書込み、メモリ54′に輝度信号を書込
んでいる時にはメモリ50′に色差信号を書込む。この
時、メモリ52′,56′は読取りモードとなる。そして１
フィールド後には書込みと読取りの関係は逆転する。

なお、同一メモリに輝度信号と色差信号の書込みが重な
らないように、ラインメモリ30,31をバッファメモリと
しても使用し、メモリ50′,52′,54′,56′に輝度信号
と色差信号を交互に書込むように制御を行なう。

本実施例によれば、メモリ使用数をさらに低減すること
が可能である。

なお、第１図，第６図，第８図に示す実施例ではいずれ
も２チャネル分割した場合について示したが、１チャネ
ルあるいは３チャネル以上に分割した場合にも本発明を
用いることができ、いずれの場合にも本発明の主旨をは
ずれるものではない。

また、第５図に示す実施例では、メモリ50〜57の記憶容
量を１フィールドの有効な映像信号の1/2としている
が、一組のメモリ50と51（52と53,54と55,56と57）で、
一方のメモリ50の容量を１フィールドの有効な映像信号
の他方のメモリ51の容量を１フィールドの有効な映像信号
の（複合同順）とすることもできる。第10図はその一例を
示すタイミング図である。

第10図（１）はメモリ50に書込む信号期間を１フィール
ドの有効映像信号期間（l_H−l_VH）の1/2（実線で表示）
からΔだけ増加（点線で表示）させた場合のタイミング
図である。メモリ50への書込み期間をΔ増加させると、
メモリ50からの読取り期間Δ′は、（６）式で表わせ
る。

また、１フィールド期間で、メモリ50に書込みも読取り
もしていない期間τ_mは（７）式で表わせる。

第10図（１）からわかる様に、τ_m＞Δ′＋Δならばメ
モリ50,51で書込みと読取りが重なることなく正常に信
号処理を行なうことができる。この時の時間余裕はτ_m
−（Δ′＋Δ）となる。

第10図（２）はメモリ50に書込む信号期間を１フィール
ドの有効映像信号期間（l_H−l_VH）の1/2（実線で表示）
からΔだけ減少（点線で表示）させた場合のタイミング
図である。この場合にも、τ_m＞Δ′＋Δならばメモリ5
0,51で書込みと読取りが重なることなく、正常に信号処
理を行なうことができる。この時の時間余裕はτ_m−
（Δ′＋Δ）となる。

〔発明の効果〕

本発明によれば、水平ブランキング期間、垂直ブランキ
ング期間を最小限にし、輝度信号と線順次色差信号と同
期情報を２チャネル分割した後時分割多重しているた
め、信号帯域を狭めることができる。さらに、上記信号
処理をするために、映像信号の１フィールド期間のう
ち、垂直ブランキング期間を除く有効な映像信号の1/2
の整数倍を記憶するメモリを２系統用いることにより、
時間変動に対する余裕を大きく取ることができ、また、
使用するメモリの個数を最小にすることができる。

【図面の簡単な説明】第１図は本発明の一実施例を示すVTRの記録系のブロッ
ク図、第２図はその動作説明用の波形図第３図，第４図
はメモリのアドレスとデータの関係を示す図、第５図は
メモリの書込みと読取りのタイミングを示すタイミング
図、第６図は本発明の一実施例を示すVTRの再生系のブ
ロック図、第７図はメモリの書込みと読取りの関係を示
す模式図、第８図は本発明の他の実施例を示すVTRの記
録系のブロック図、第９図はメモリのアドレスとデータ
の関係を示す図、第10図は２系統メモリの容量を異なら
せた場合の書込み、読取りタイミングを示す図である。 30,31……ラインメモリ 50〜57,50′〜56′,230〜237……メモリ 112……遅延回路 121……制御信号発生回路 214,215……クロック発生回路 216,217……書込みアドレス発生回路 281……読取りアドレス発生回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者濱口昌和神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (56)参考文献特開昭61−196407（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】映像信号に含まれる垂直ブランキング期間
の一部を削除ないしは追加して時間軸をそれぞれ伸長な
いしは圧縮する装置において、上記映像信号の１フィー
ルド期間のうちの上記垂直ブランキング期間の一部を除
く有効な映像信号部の少なくとも略1/2の整数倍を一単
位とする映像情報を記憶するメモリを２系統と、該２系
統のメモリに所定の書込みクロックで上記映像信号をそ
の一単位毎に交互に書込む手段と、上記２系統のメモリ
から所定の読取りクロックで上記書込まれた信号をその
一単位毎に交互に読取る手段と、上記２系統のメモリの
書込みと読取りのタイミングを制御する手段とを有し、
上記の２系統の各メモリから書込み終了後読取ることに
より上記２系統のメモリの各々で書込みと読取りを同時
に行なわないように制御することを特徴とする映像信号
の処理装置。
【請求項２】上記映像信号の１フィールドをｇ（ｇは正
整数）個のトラックに分割して記録するヘリカルスキャ
ン型の磁気記録再生装置において、上記映像信号を記録
する該磁気記録再生装置の磁気ヘッドの回転位相を検出
する手段と、該検出手段の出力に基づき上記２系統のメ
モリより順次読取りを開始する手段と、上記２系統のメ
モリより上記一フィールド期間のうちの有効な映像信号
の1/gを読取った後読取りを停止する手段とを有するこ
とを特徴とする特許請求の範囲第１項記載の映像信号の
処理装置。
【請求項３】上記映像信号は輝度信号と色差線順次信号
とから成り、該輝度信号の１フィールド期間のうちの上
記垂直ブランキング期間の一部を除く有効な輝度信号部
の少なくとも略1/2の整数倍を１単位とする輝度情報を
記憶する輝度信号用メモリを２系統と、上記色差線順次
信号の１フィールド期間のうちの上記垂直ブランキング
期間の一部を除く有効な色差信号部の少なくとも略1/2
の整数倍を１単位とする色差情報を記憶する色差信号用
メモリを２系統と、該２系統の輝度信号用メモリに所定
の書込みクロックで上記輝度信号をその一単位毎に交互
に書込む手段と、該２系統の色差信号用メモリに所定の
書込みクロックで上記色差信号をその一単位毎に交互に
書込む手段と、上記輝度信号用メモリから所定の読取り
クロックで上記書込まれた信号をその一単位毎に交互に
読取る手段と、上記色差信号用メモリから所定の読取り
クロックで上記書込まれた信号をその一単位毎に交互に
読取る手段と上記輝度信号用メモリと上記色差信号用メ
モリのそれぞれの書込みと読取りのタイミングを制御す
る手段とを有し、上記輝度信号用メモリと色差信号用メ
モリの各メモリから書込み終了後読取ることにより上記
輝度信号用メモリの各々と色差信号用メモリの各々で書
込みと読取りを同時に行なわないように制御することを
特徴とする特許請求の範囲第１項記載の映像信号の処理
装置。
【請求項４】上記映像信号をｈ（ｈは正整数）チャネル
に分割し、該ｈチャネルのそれぞれのチャネル毎に上記
映像信号の１フィールド期間のうちの上記垂直ブランキ
ング期間の一部を除く有効な映像信号の少なくとも略1/
2hの整数倍を一単位とする映像情報を記憶するメモリを
２系統と、該チャネル毎の２系統のメモリに所定の書込
みクロックで上記映像信号をその一単位毎に交互に書込
む手段と、上記チャネル毎の２系統のメモリから所定の
読取りクロックで上記書込まれた信号をその一単位毎に
交互に読取る手段と、上記チャネル毎の２系統のメモリ
の書込みと読取りのタイミングを制御する手段とを有
し、上記チャネル毎の２系統のメモリから書込み終了後
読取ることにより上記チャネル毎の２系統のメモリの各
々で書込みと読取りを同時に行なわないように制御する
ことを特徴とする特許請求の範囲第１項記載の映像信号
の処理装置。