Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0774787B2 - Multi-layer pattern defect detection method and apparatus - Google Patents
[go: Go Back, main page]

JPH0774787B2 - Multi-layer pattern defect detection method and apparatus - Google Patents

Multi-layer pattern defect detection method and apparatus

Info

Publication number
JPH0774787B2
JPH0774787B2 JP21273087A JP21273087A JPH0774787B2 JP H0774787 B2 JPH0774787 B2 JP H0774787B2 JP 21273087 A JP21273087 A JP 21273087A JP 21273087 A JP21273087 A JP 21273087A JP H0774787 B2 JPH0774787 B2 JP H0774787B2
Authority
JP
Japan
Prior art keywords
image
pattern
difference
threshold
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21273087A
Other languages
Japanese (ja)
Other versions
JPS6457634A (en
Inventor
俊二 前田
仁志 窪田
坦 牧平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21273087A priority Critical patent/JPH0774787B2/en
Publication of JPS6457634A publication Critical patent/JPS6457634A/en
Publication of JPH0774787B2 publication Critical patent/JPH0774787B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像情報の2値化を高精度に再現性よく行う技
術に関連し、例えばLSIウエハ等の半導体素子上に形成
された多層パターンの外観を自動的に検出する多層パタ
ーン欠陥検出方法及びその装置に関する。
The present invention relates to a technique for binarizing image information with high accuracy and good reproducibility, for example, a multilayer pattern formed on a semiconductor element such as an LSI wafer. TECHNICAL FIELD The present invention relates to a multilayer pattern defect detection method and apparatus for automatically detecting the appearance of the pattern.

〔従来の技術〕[Conventional technology]

LSIなどの集積回路は高集積化と小形化の傾向にある。
かかる微細な配線パターンの形成にあっては欠陥の検出
が当該形成の良否を判定する上で重要である。
Integrated circuits such as LSI tend to be highly integrated and miniaturized.
In forming such a fine wiring pattern, the detection of defects is important in determining the quality of the formation.

欠陥の検出は最早、多数の人員を配置して目視で行う段
階ではなく、目視では困難なことから欠陥検出の自動化
が急務となっている。
Detecting defects is no longer at the stage of visually locating a large number of personnel, but it is urgent to automate defect detection because it is difficult to visually detect.

そこで光学顕微鏡又は電子顕微鏡等から得られた半導体
素子表面の画像情報を、撮像管や撮像素子等により電気
情報に変換した後、所定の信号処理を施して欠陥の検出
が行われるべく構成された装置並びに方法が公開されて
いる。例えば、セミコンダクタ・ワールド(1984年6
月)第112頁から第119頁(Semiconductor World),或
いは特開昭59−192943がある。
Therefore, the image information of the semiconductor element surface obtained from an optical microscope or an electron microscope is converted into electrical information by an image pickup tube, an image pickup element, or the like, and then predetermined signal processing is performed to detect a defect. The device and method are open to the public. For example, Semiconductor World (6 June 1984
Mon.) 112 to 119 (Semiconductor World), or JP-A-59-192943.

これらの技術に共通し、かつ必須の構成要素は第15図で
示される従来装置を参照すれば、半導体のチップ2上に
形成されたパターンを、2次元パターンとして再現性よ
く電気信号に変換することである。
By referring to the conventional device shown in FIG. 15 for the common and essential components common to these techniques, the pattern formed on the semiconductor chip 2 is converted into an electric signal with good reproducibility as a two-dimensional pattern. That is.

従来装置を用いて動作を簡単に説明する。The operation will be briefly described using a conventional device.

リニアイメージセンサ5a,5bは自己走査機能をもってお
り、1次元にパターンを検出する。そして、XYテーブル
7によりLSIウエハ1をリニアイメージセンサ走査と直
角方向に移動させることにより、チップ2の2次元パタ
ーンを検出する構成となっている。4a,4bは照明光3a,3b
をチップ上に集光させ、かつチップのパターンを拡大し
てイメージセンサ上に結像する対物レンズであり、イメ
ージセンサからの電気信号はA/Dコンバータ11a,11bによ
りディジタル信号に変換される。更にディジタル信号は
位置合せ回路12によりXYテーブルの精度,チップ配列誤
差等により生じた入力パターン間の位置ずれが補正さ
れ、差信号検出回路13によりこれら位置合せされたディ
ジタル信号の差信号(絶対値)に変換される。そして、
2値化回路14により差信号を2値化し、差信号が2値化
閾値Vth以上ある場合に欠陥と判定する。
The linear image sensors 5a and 5b have a self-scanning function and detect a pattern one-dimensionally. Then, the two-dimensional pattern of the chip 2 is detected by moving the LSI wafer 1 by the XY table 7 in the direction perpendicular to the scanning of the linear image sensor. 4a and 4b are illumination lights 3a and 3b
Is an objective lens that focuses light on a chip and enlarges the pattern of the chip to form an image on the image sensor. An electric signal from the image sensor is converted into a digital signal by A / D converters 11a and 11b. Further, the digital signal is corrected by the alignment circuit 12 for positional deviation between the input patterns caused by the accuracy of the XY table, chip arrangement error, etc., and the difference signal detection circuit 13 corrects the difference signal (absolute value) of these aligned digital signals. ) Is converted to. And
The difference signal is binarized by the binarization circuit 14, and if the difference signal is greater than or equal to the binarization threshold value Vth, it is determined as a defect.

上記例は2つのチップを比較する例であるが、同一チッ
プ内の隣接セル(繰返しパターン)同志を比較する方式
もある。
The above example is an example of comparing two chips, but there is also a method of comparing adjacent cells (repetitive patterns) in the same chip.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

従来技術には次のような問題があった。即ち、第16図に
示すように、比較すべき2つのパターンの一部の表面に
微少な突起(グレイン50)がある場合、従来技術による
2値化では欠陥の検出は不可能であった。
The conventional technology has the following problems. That is, as shown in FIG. 16, when a minute projection (grain 50) is present on a part of the surfaces of two patterns to be compared, it was impossible to detect a defect by binarization by the conventional technique.

即ち、第16図(a)に示すパターン表面に存在するグレ
インは欠陥ではないが、第16図(b)に示すように暗く
検出される。第16図(c)にAA′部の検出パターン信号
波形を示す。同図において参照番号50がグレインによる
濃淡変化を表わす。同様に、パターンに欠陥51がある検
出画像の例を第16図(d)に、BB′部の信号波形を第16
図(e)に示す。上記2つの検出パターンの差信号(絶
対値)は第16図(f)のようになり、閾値Vth1では欠陥
の見逃しが生じ、閾値Vth2ではグレインを誤検出してし
まい、グレインのため欠陥だけを弁別して検出すること
ができない。
That is, although the grains present on the surface of the pattern shown in FIG. 16 (a) are not defects, they are detected dark as shown in FIG. 16 (b). FIG. 16 (c) shows the detection pattern signal waveform of AA 'part. In the figure, reference numeral 50 represents a change in shade due to grains. Similarly, an example of a detected image having a defect 51 in the pattern is shown in FIG.
It is shown in FIG. The difference signal (absolute value) between the above two detection patterns is as shown in FIG. 16 (f), and the defect is missed at the threshold Vth 1 , and the grain is erroneously detected at the threshold Vth 2 and the defect is caused by the grain. It is not possible to distinguish and detect only.

グレインはパターンの製造プロセスによってはその発生
を避けることができないものであり、通常の光学顕微鏡
等では欠陥と全く区別できないため、従来の方法で不一
致検出を行うグレインに覆われてしまい、微細な欠陥検
出は不可能である。
Grain cannot be avoided depending on the pattern manufacturing process, and cannot be distinguished from defects with ordinary optical microscopes, so it is covered by grains that perform inconsistency detection by the conventional method, resulting in fine defects. Detection is impossible.

更に、パターンの膜厚が部分手に変動しても、(正常部
において)、2つのパターンの差信号には差が現われる
ため、パターンの膜厚変動も上記グレインと同様に作用
し、欠陥の検出を困難にしていた。
Furthermore, even if the film thickness of the pattern fluctuates partly (in a normal portion), a difference signal appears between the two patterns, so that the film thickness fluctuation of the pattern also acts in the same manner as the above grain, and the defect Made it difficult to detect.

本発明の目的は、上記従来技術の問題点を解決すべく、
製造プロセスにおいて発生が避けられないブレインを欠
陥として見誤ることなく、しかも配線パターンに局部的
膜厚変動があっても、高精度に欠陥を検出できるように
した多層パターン欠陥検出方法及びその装置を提供する
ことにある。
An object of the present invention is to solve the above-mentioned problems of the prior art.
A multi-layer pattern defect detection method and apparatus capable of accurately detecting defects even if there is a local film thickness variation in a wiring pattern without mistakenly recognizing a brain that is unavoidable in a manufacturing process as a defect. To provide.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、多層パターンからなる被検査パターンを撮像
手段で撮像して得られる複数箇所の画像信号を統計処理
して基準となる基準画像信号を生成し、該基準画像信号
と前記被検査パターンを撮像手段で撮像して得られる被
検査パターン画像信号とを比較して所定以上の相違に基
づいて欠陥として検出することを特徴とする多層パター
ン欠陥検出方法である。また、本発明は、上記多層パタ
ーン欠陥検出方法における前記比較において、1または
複数の画素毎に、明るさのばらつき以上の明るさの相違
があるとき欠陥として検出することを特徴とする。ま
た、本発明は、多層パターンからなる被検査パターンを
撮像して被検査パターン画像信号を得る最像手段と、該
撮像手段で得られる被検査パターン画像信号の内、複数
箇所の画像信号を統計処理して基準となる基準画像信号
を生成する基準画像信号生成手段と、該基準画像信号生
成手段で生成された基準画像信号と前記撮像手段から得
られる被検査パターン画像信号とを比較して所定以上の
相違に基づいて欠陥として検出する欠陥検出手段とを備
えたことを特徴とする多層パターン欠陥検出装置であ
る。即ち、本発明は下記の技術的構成要件を組合せるこ
とにより達成される。即ち、多層パターンの欠陥検出方
法及びその装置において、 (1) コントラストが小さい多層パターンを濃淡の多
値として、検出画像と基準画像とを比較する。
The present invention statistically processes image signals at a plurality of locations obtained by imaging a pattern to be inspected consisting of a multilayer pattern with an image pickup means to generate a reference image signal serving as a reference, and the reference image signal and the pattern to be inspected. A multilayer pattern defect detection method characterized by comparing a pattern image signal to be inspected obtained by imaging with an imaging means and detecting as a defect based on a difference of a predetermined value or more. Further, the present invention is characterized in that, in the comparison in the method for detecting a multilayer pattern defect, a defect is detected when there is a difference in brightness equal to or larger than a variation in brightness for each one or a plurality of pixels. Further, the present invention statistically analyzes the image signals at a plurality of positions among the most image means for obtaining the inspected pattern image signal by picking up the inspected pattern consisting of the multilayer pattern and the inspected pattern image signal obtained by the imaging means. Reference image signal generating means for processing and generating a reference image signal to be a reference, and comparing the reference image signal generated by the reference image signal generating means with the pattern image signal to be inspected obtained from the image capturing means to determine a predetermined value. A multi-layer pattern defect detection apparatus comprising: a defect detection unit that detects a defect based on the above difference. That is, the present invention is achieved by combining the following technical constitutional requirements. That is, in the defect detection method for a multilayer pattern and the apparatus therefor, (1) the detected image and the reference image are compared with each other by using the multilayer pattern having a small contrast as a multi-valued shade.

(2) パターン表面のグレイン,パターンの膜厚変動
等による膜淡差を許容するため、上記検出画像と2つの
多層基準画像との差画像を次のような閾値画像で2値化
し、欠陥を検出することにある。
(2) In order to allow a film thickness difference due to a grain on the pattern surface, a variation in the film thickness of the pattern, and the like, the difference image between the detection image and the two multilayer reference images is binarized with the following threshold image to detect defects. To detect.

即ちパターンエッジで囲まれた領域において、大きなグ
レインが発生した領域では高い閾値(Vth1)、小さなグ
レインが発生した領域では中間の閾値(Vth2)、グレイ
ンが発生していない領域では低い閾値(Vth3)を設定
し、またパターンエッジでは低い閾値(Vthe)を設定
し、それぞれ2値化に用いる。
That is, in the area surrounded by the pattern edges, a high threshold value (Vth 1 ) in a large grain area, an intermediate threshold value (Vth 2 ) in a small grain area, and a low threshold value (Vth 2 ) in a non-grain area. Vth 3 ) is set, and a low threshold value (Vth e ) is set at the pattern edge, which are used for binarization.

ここで、Vth1Vth2Vth30である。Here, Vth 1 Vth 2 Vth 30 .

具体的には、閾値画像形式手順を第17図に示す。検出画
像から複数の繰返しパターンを切出し、これらの画像を
それぞれ微分し、パターンエッジを明るく強調する。グ
レインも周囲との濃淡差があるために明るく強調され
る。これらの2次微分画像において、対応する画素にお
ける明るさの最小値を検出し、ランダムに発生したグレ
インを除去する。そして、後の処理のため明るさを反転
しておく。一方、上記検出画像から複数の繰返しパター
ン間の差画像を検出する。この結果、グレイン等の濃淡
変化が差として現われる。次に、これら複数の差画像間
で画素毎に明るさの最大値を検出し、許容すべき濃淡変
化の限界値を得る。上記限界値以上の値を2値化閾値と
して用いれば、グレイン等の正常部濃淡変化を許容する
ことができる。パターンエッジで囲まれた領域内は上記
濃淡差の限界値に等しい均一な閾値とするため、最大値
伝播処理、即ち例えば3×3画素の領域における最大値
を検出し、これを領域の中央画素の明るさとすること
で、上記最大値を周囲に伝播する。この時、先程求めた
反転画像と上記最大値との積をとり、再び最大値伝播処
理を行うという手順を例えば5回繰返す。これより、パ
ターンエッジで囲まれた領域内は均一であるが、領域毎
に異なる閾値を設定する。
Specifically, the threshold image format procedure is shown in FIG. A plurality of repetitive patterns are cut out from the detected image, these images are differentiated, and the pattern edges are brightly emphasized. Grain is also brightly emphasized due to the difference in shade from the surroundings. In these secondary differential images, the minimum value of brightness in the corresponding pixels is detected, and the randomly generated grains are removed. Then, the brightness is inverted for later processing. On the other hand, a difference image between a plurality of repeating patterns is detected from the detected image. As a result, changes in shade such as grains appear as a difference. Next, the maximum value of the brightness is detected for each pixel between the plurality of difference images, and the limit value of the lightness change that should be allowed is obtained. If a value equal to or greater than the above limit value is used as the binarization threshold value, it is possible to allow a change in shading of a normal portion such as grain. In the area surrounded by the pattern edges, a uniform threshold value equal to the limit value of the density difference is set. Therefore, maximum value propagation processing, that is, the maximum value in the area of 3 × 3 pixels is detected, and this is detected as the central pixel of the area. The maximum value is propagated to the surroundings by setting the brightness to. At this time, the procedure of taking the product of the inverted image obtained above and the maximum value and performing the maximum value propagation processing again is repeated, for example, five times. As a result, the area surrounded by the pattern edges is uniform, but a different threshold value is set for each area.

〔作用〕[Action]

第18図に一層パターンの例を示すが、(a)のようにグ
レインが発生するパターンをもつ被検査対象の画像か
ら、上記手段によれば、(b),(c)のようにパター
ンエッジで囲まれた領域毎にグレインによる濃淡変化に
対応して異なる閾値をもつ閾値画像を得る。この閾値画
像を用いて(d),(e)に示すように、2つの検出パ
ターンの差信号から欠陥だけを弁別して検出する2値化
を行うことが可能になる。
FIG. 18 shows an example of a single layer pattern. From the image of the object to be inspected having a pattern in which grains are generated as shown in (a), according to the above means, pattern edges as shown in (b) and (c) are obtained. A threshold image having a different threshold value is obtained for each region surrounded by, corresponding to the gradation change due to the grain. By using this threshold image, as shown in (d) and (e), it becomes possible to perform binarization in which only the defect is discriminated and detected from the difference signal between the two detection patterns.

従って、パターンエッジで囲まれた領域内に存在する孤
立欠陥、例えばピンホール,パターン残りなどは、各々
のパターン表面に存在するグレイン以上のものだけを弁
別して検出できる。特に、これは従来、多層パターンに
おいてグレインの発生していたパターンのために、グレ
インの発生していないパターンまで欠陥検出感度を落と
す必要があったが、上記手段により始めて層毎にそれぞ
れ最適な2値化を行うことが可能になる。
Therefore, the isolated defects existing in the area surrounded by the pattern edges, such as pinholes and pattern residuals, can be detected by discriminating only those grains or more present on the surface of each pattern. In particular, since this is a pattern in which grains are conventionally generated in a multilayer pattern, it is necessary to reduce the defect detection sensitivity to a pattern in which no grains are generated. It becomes possible to perform valuation.

また、パターンエッジ上に現れる形状欠陥は、非常に微
細なものまで、どんなに大きなグレインが発生する製造
プロセスであっても見逃すことなく必ず検出することが
できる。
Further, the shape defect appearing on the pattern edge can be detected without fail even in a manufacturing process in which even a fine grain, no matter how large a grain occurs, is detected.

上記2値化閾値画像は、上記手段により被検査対象から
領域毎に均一な最適値を自動的に人手によらず求めるこ
とができる。これは、グレインに対応する濃淡差を周囲
に伝播する最、パターンエッジが伝播のストッパとして
作用し、異なる領域ではグレインに対応した異なる値、
同一領域内は均一な値に自動設定されるからである。
With the binarized threshold image, a uniform optimum value can be automatically obtained for each region from the object to be inspected by the above-mentioned means without manual labor. This is because the pattern edge acts as a stopper for the propagation while propagating the grayscale difference corresponding to the grain to the surroundings, and different values corresponding to the grain in different regions,
This is because a uniform value is automatically set in the same area.

また、パターンエッジは伝播のストッパとして作用する
だけでなく、パターンエッジにおいて低い閾値を自動設
定し、形状欠陥を検出しやすくするよう作用する。
Further, the pattern edge not only acts as a propagation stopper, but also acts to automatically set a low threshold at the pattern edge to facilitate detection of shape defects.

また、第18図では一層パターンの例を示したが、上記手
段によれば複雑な多層パターンでもそれぞれのパターン
に最適な閾値設定が行える。
Further, although FIG. 18 shows an example of the one-layer pattern, the above-mentioned means makes it possible to set the optimum threshold value for each of the complicated multilayer patterns.

また、上記手段における最大値伝播処理は閾値画像を作
成するために必要な被検査対象の画積を少なくする上で
有効である。メモリ素子等では、数繰返しパターンもあ
れば、全ての領域(パターン,層)に発生したグレイン
を除去できる代表的閾値が設定できる。
Further, the maximum value propagation processing in the above means is effective in reducing the image area of the inspection target necessary for creating the threshold image. In a memory device or the like, if there are several repetitive patterns, a typical threshold value capable of removing grains generated in all regions (patterns, layers) can be set.

なお、本手段はグレインによる濃淡変化を許容するだけ
でなく、パターンの膜厚変動による濃淡変化等、正常部
において何らかの原因で生じる全ての濃淡変化を許容す
ることができる。
Note that this means can not only allow the change in density due to the grains, but also allow all the change in density caused by some cause in the normal part, such as the change in density due to the variation in the film thickness of the pattern.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。多層
パターンの光学像を電気信号に変換する光電変換器とし
てはリニアイメージセンサ、TVカメラ等いかなるもので
も使用可能であるが、本実施例ではリニアイメージセン
サを用いており、当該リニアイメージセンサの自己走査
及びそれと直角方向に移動するXYテーブルによりLSIウ
エハの2次元パターンを検出する。第1図はパターン外
観検査装置のブロック図である。リニアイメージセンサ
5の出力はA/D変換器11によりディジタル信号に変換さ
れ、エッジ検出回路15aに入力される。A/D変換器出力は
画像メモリ16にも入力され、入力されると同時に画像メ
モリに記憶されている隣接チップ或いは隣接セルの対応
するパターンを画像メモリから読み出し、エッジ検出回
路15bに入力する。画像メモリを用いることにより1つ
のイメージセンサで隣接チップ或いは隣接セルのパター
ンを比較検査できる。エッジ検出回路15a,15bでは、パ
ターンのエッジが検出される。
An embodiment of the present invention will be described below with reference to FIG. As a photoelectric converter for converting an optical image of a multilayer pattern into an electric signal, any of a linear image sensor, a TV camera and the like can be used, but in the present embodiment, a linear image sensor is used and the linear image sensor is self-contained. A two-dimensional pattern of an LSI wafer is detected by scanning and an XY table that moves in the direction perpendicular to it. FIG. 1 is a block diagram of a pattern visual inspection device. The output of the linear image sensor 5 is converted into a digital signal by the A / D converter 11 and input to the edge detection circuit 15a. The A / D converter output is also input to the image memory 16, and at the same time as being input, the corresponding pattern of the adjacent chip or the adjacent cell stored in the image memory is read from the image memory and input to the edge detection circuit 15b. By using the image memory, the pattern of the adjacent chip or the adjacent cell can be compared and inspected by one image sensor. The edge detection circuits 15a and 15b detect the edges of the pattern.

位置ずれ検出回路18では、エッジ検出回路15a,15bの出
力である2値化パターンをシフトし、シフトした位置で
の不一致画素数をカウントし2つの2値化パターン間の
不一致量を検出し、直交する2方向で不一致量が最小と
なる2つのずれ量を求める。
The misregistration detection circuit 18 shifts the binary pattern output from the edge detection circuits 15a and 15b, counts the number of mismatched pixels at the shifted position, and detects the amount of mismatch between the two binary patterns. Two shift amounts that minimize the mismatch amount in two orthogonal directions are obtained.

またリニアイメージセンサ5のA/D変換されたディジタ
ル信号出力及び画像メモリの出力は遅延回路19a,19bに
より遅延させる。遅延時間はリニアイメージセンサ画素
数M(例えば1024)と位置合せに要するイメージセンサ
自己走査回数N(例えば256)により決定され、遅延回
路19a,19bは各々M×Nのビット数のシフトレジスタに
より構成される。
The A / D-converted digital signal output of the linear image sensor 5 and the output of the image memory are delayed by delay circuits 19a and 19b. The delay time is determined by the number M (for example, 1024) of pixels of the linear image sensor and the number N (for example, 256) of image sensor self-scanning required for alignment, and each of the delay circuits 19a and 19b is composed of a shift register having a bit number of M × N. To be done.

位置合せ回路20では、位置ずれ検出回路18で決定した最
適な位置合せ状態、即ち不一致量が最小となるように遅
延回路19a,19bの出力を位置合せ回路20でシフトし位置
合せを行う。そして、差画像検出回路21で位置合せされ
た検出画像の明るさの差(絶対値)をとり、2値化回路
22で閾値Vthより大なるものを欠陥として検出する。こ
の方式により多層パターンにおける欠陥(例えばショー
ト,断線,異物など)を見逃すことなく検出できる。
The alignment circuit 20 performs alignment by shifting the outputs of the delay circuits 19a and 19b by the alignment circuit 20 so that the optimal alignment state determined by the displacement detection circuit 18, that is, the amount of mismatch is minimized. Then, the difference in brightness (absolute value) of the detected images aligned by the difference image detection circuit 21 is calculated, and the binarization circuit is obtained.
At 22, a defect larger than the threshold value Vth is detected as a defect. With this method, it is possible to detect defects (for example, short circuit, disconnection, foreign matter, etc.) in the multilayer pattern without overlooking.

2値化閾値Vthは、A/D変換器11の出力を切出しスイッチ
23で正常部の画像信号を切出し、閾値作成回路24におい
てこれを求める。なお、これは閾値画像を決定するのが
目的であり、小さい領域だけ切出しスイッチ23で切出せ
ばよい。
The binarization threshold Vth is a switch that cuts out the output of the A / D converter 11.
At 23, the image signal of the normal portion is cut out, and the threshold value generating circuit 24 obtains this. The purpose of this is to determine the threshold image, and only the small area may be cut out by the cutout switch 23.

このようにして得られる2値化閾値は多層パターンのパ
ターン毎にそれぞれ最適な値となる。またこのようにし
て得られる閾値画像を繰返し単位分メモリ25に記憶し、
検査時にこれを繰返して発生させる。メモリ25からの閾
値画像の読出しは、2値化回路22において検出パターン
(位置合せ回路20の出力)と同期させて行い、位置を合
せる。
The binarization threshold value thus obtained is an optimum value for each pattern of the multilayer pattern. Further, the threshold image thus obtained is stored in the memory 25 for a repeating unit,
This is repeated during inspection. The threshold image is read from the memory 25 in the binarization circuit 22 in synchronization with the detection pattern (output of the alignment circuit 20) to align the positions.

次に、上記閾値作成回路24の詳細ブロック図を第2図に
示し、閾値画像作成のプロセスを説明する。
Next, a detailed block diagram of the threshold value generation circuit 24 is shown in FIG. 2 and the process of threshold value image generation will be described.

2次微分回路241において、検出画像をそれぞれ2次微
分し、パターンエッジを明るく強調する。グレインは欠
陥ではないが周囲との濃淡差があるためにグレインも明
るく強調される。次に、これら複数の画像に対し、最小
値検出回路242において、対応する画素における2次微
分値の最小値を検出し、ランダムに発生したグレインを
除去する。そして、検出されたパターンエッジが最大値
伝播処理のストッパとして動作するように、反転回路24
3で上記最小値を反転しておく。一方、差画像検出回路2
44において、検出画像から複数の繰返しパターン間の差
画像を検出する。この結果、グレイン等の濃淡変化が差
として検出される。次に、最大値検出回路245におい
て、これら複数の差画像間で画素毎に明るさの最大値を
検出し、許容すべき濃淡変化の限界値を得る。パターン
エッジで囲まれた領域内は上記限界値に等しい均一な閾
値とするため、最大値伝播処理回路246aにおいて、局所
領域例えば3×3画素における明るさの最大値を検出
し、これを上記局所領域の中央画素の明るさとすること
で、上記最大値を周囲に伝播する。そして、反転回路24
3の出力と上記最大値の積を、積回路247aにおいて演算
することによりパターンエッジまで伝播を進める。この
最大値伝播処理と積からなる処理を例えば5回繰返し、
パターンエッジで囲まれた領域内は均一であるが、領域
毎に異なる閾値を設定する。上記繰返しは、メモリ素子
等の製品では5〜6回も行えば、値の変化しない定常状
態に達する。
In the secondary differentiation circuit 241, each detected image is secondarily differentiated to brighten the pattern edge. Grain is not a defect, but the grain is brightly emphasized because there is a difference in shade from the surroundings. Next, the minimum value detection circuit 242 detects the minimum value of the secondary differential values in the corresponding pixels for these plurality of images, and removes the randomly generated grains. Then, the inverting circuit 24 operates so that the detected pattern edge operates as a stopper for the maximum value propagation processing.
Invert the above minimum value in 3. On the other hand, the difference image detection circuit 2
At 44, a difference image between the plurality of repeating patterns is detected from the detected image. As a result, a change in shade such as grain is detected as a difference. Next, the maximum value detection circuit 245 detects the maximum value of the brightness for each pixel among the plurality of difference images, and obtains the limit value of the grayscale change to be allowed. Since a uniform threshold value equal to the above limit value is set in the area surrounded by the pattern edges, the maximum value propagation processing circuit 246a detects the maximum brightness value in a local area, for example, 3 × 3 pixels, and determines the maximum brightness value in the local area. By setting the brightness of the central pixel of the area, the maximum value is propagated to the surroundings. And the inverting circuit 24
Propagation is advanced to the pattern edge by calculating the product of the output of 3 and the maximum value in the product circuit 247a. This maximum value propagation processing and processing consisting of products are repeated, for example, five times,
Although the area surrounded by the pattern edges is uniform, a different threshold value is set for each area. If the above-mentioned repetition is repeated 5 to 6 times for products such as memory devices, a steady state in which the value does not change is reached.

次に閾値作成回路24の各部の詳細を更に詳しく説明す
る。
Next, the details of each part of the threshold generation circuit 24 will be described in more detail.

第3図(a)を参照して2次微分回路241として用いる
ことができる構成例を説明する。同図において参照符号
30はA/D変換器11からの、例えば8bitのディジタル映像
信号を受ける3段のシフトレジストで初段および第3段
の出力は加算器31に、第2段の出力は利得2の増幅器32
にそれぞれ供給される。加算器31の出力および増幅器32
の出力は減算器33に加えられ、パターンエッジが微分さ
れる。シフトレジスタ30,加算器31,増幅器32および減算
器33で“1−21"オペレータが構成されている。
A configuration example that can be used as the secondary differentiating circuit 241 will be described with reference to FIG. Reference numeral in the figure
Reference numeral 30 is a shift register of three stages which receives, for example, an 8-bit digital video signal from the A / D converter 11, and outputs of the first and third stages are to the adder 31 and outputs of the second stage are amplifiers of gain 2.
Is supplied to each. Output of adder 31 and amplifier 32
Is output to the subtractor 33, and the pattern edge is differentiated. The shift register 30, the adder 31, the amplifier 32, and the subtracter 33 constitute a "1-21" operator.

第3図(b)は縦,横,斜めの4方向でエッジを強調す
るための2次微分回路で、A/D変換器11の出力を、3×
3切出し回路34に加え、エッジオペレーションを4つの
エッジオペレータOP1〜OP4により行う。各エッジオペレ
ータは第3図(a)に図示したものと同一でよい。オペ
レータOP1〜OP4の出力は最大値検出回路35にすべて供給
される。
FIG. 3 (b) is a secondary differentiating circuit for emphasizing edges in four directions of vertical, horizontal and diagonal, and outputs the output of the A / D converter 11 by 3 ×.
In addition to the 3-cutout circuit 34, edge operations are performed by four edge operators OP1 to OP4. Each edge operator may be the same as illustrated in Figure 3 (a). The outputs of the operators OP1 to OP4 are all supplied to the maximum value detection circuit 35.

第2図の最小値検出回路242として用いる構成例を第4
図に示す。2次微分回路241の出力を一旦ラッチ回路36
でラッチする。同時に、メモリ37からデータを読出し、
これらを最大値選択回路38で比較し、ラッチ回路出力が
メモリ内容より小さければ、それをWE(write enable)
信号によりメモリに書込む。メモリ37は繰返し単位分の
容量をもつ。最小値選択回路38で大小を比較するデータ
は繰返しパターンの対応画素の2次微分値である。な
お、メモリ37の初期値は、映像信号の2次微分値がとり
得る値より大きな値、例えば255を設定しておく。
Fourth Configuration Example Used as Minimum Value Detection Circuit 242 of FIG.
Shown in the figure. The output of the secondary differentiation circuit 241 is temporarily latched by the latch circuit 36.
Latch with. At the same time, read the data from the memory 37,
These are compared by the maximum value selection circuit 38, and if the output of the latch circuit is smaller than the memory content, WE (write enable)
Write to memory by signal. The memory 37 has a capacity for a repeating unit. The data whose magnitude is compared by the minimum value selection circuit 38 is the secondary differential value of the corresponding pixel of the repeating pattern. The initial value of the memory 37 is set to a value larger than the value that the second-order differential value of the video signal can take, for example, 255.

最大値検出回路245は、基本的に第4図に示した最小値
検出回路242の構成例と同じである。ただし、最小値選
択回路38が、最大値選択回路にとってかわり、ラッチ回
路出力がメモリ内容より大きければそれをWE信号により
メモリに書込む。メモリの初期値は0である。その他の
基本動作は同じである。
The maximum value detection circuit 245 is basically the same as the configuration example of the minimum value detection circuit 242 shown in FIG. However, the minimum value selection circuit 38 replaces the maximum value selection circuit, and if the latch circuit output is larger than the memory contents, it is written into the memory by the WE signal. The initial value of the memory is 0. Other basic operations are the same.

第5図に反転回路243として用いられる構成例を示す。
最小値検出回路242の出力と定数、例えば255が減算器39
に加えられ、それらの差がとられる。
FIG. 5 shows a configuration example used as the inverting circuit 243.
The output of the minimum value detection circuit 242 and a constant, for example, 255 is the subtractor 39.
And the difference between them is taken.

第6図に差画像検出回路244として用いられる構成例を
示す。A/D変換器11からのディジタル映像信号が減算器4
0およびメモリ41に加えられる。メモリ41により、繰返
し単位分遅延した映像信号が得られ、減算器40に入力さ
れる。減算器40において、これら映像信号同志の差(絶
対値)が検出され、差画像として出力される。
FIG. 6 shows a configuration example used as the difference image detection circuit 244. The digital video signal from the A / D converter 11 is subtracted by the subtractor 4
0 and memory 41. A video signal delayed by a repeating unit is obtained from the memory 41 and input to the subtractor 40. The subtracter 40 detects the difference (absolute value) between these video signals and outputs it as a difference image.

第7図に最大値伝播処理回路246a,246b,246c…として用
いられる構成例を示す。1段目の最大値伝播処理回路24
6aは最大値検出回路245の出力をシフトレジスタ42に入
力し、局所領域3×3画素(5×5画素でも構わない)
を切出す。そして上記3×3の領域内の絵素化信号の最
大値(明るさの最大値)を、最大値検出器43により検出
し、出力する。更に繰返される2段目以降の最大値伝播
処理回路246b,c……は積回路247a,b……の出力が入力さ
れる。
FIG. 7 shows a configuration example used as maximum value propagation processing circuits 246a, 246b, 246c ... First-stage maximum value propagation processing circuit 24
6a inputs the output of the maximum value detection circuit 245 to the shift register 42, and the local area is 3 × 3 pixels (may be 5 × 5 pixels).
Cut out. Then, the maximum value (maximum value of brightness) of the pixelized signal in the 3 × 3 area is detected by the maximum value detector 43 and output. Further, the output of the product circuits 247a, b ... Is input to the maximum value propagation processing circuits 246b, c.

第8図に、積回路247の構成例を示す。パターンエッジ
の強調された2次微分画像とグレイン等の濃淡差を表わ
す差画像が掛算器44に入力され、掛け合わされる。そし
て、掛算器45により定数例えば1/255が掛け合わされ、
濃淡の変換がなされる。
FIG. 8 shows a configuration example of the product circuit 247. The second differential image in which the pattern edge is emphasized and the difference image representing the difference in density such as grain are input to the multiplier 44 and multiplied. Then, the multiplier 45 multiplies a constant, for example 1/255,
The contrast is changed.

以上、閾値作成回路24の各部について構成例を説明し
た。これらのうち、2次微分回路241は必ずしも上記構
成の2次微分である必要はなく、検査対象によって変え
ても構わない。例えば“10−201"なるオペレータも使用
可能であるし、1次微分でも使用できる。
The configuration example of each unit of the threshold value generation circuit 24 has been described above. Of these, the secondary differentiating circuit 241 does not necessarily have to have the second-order differential of the above configuration, and may be changed depending on the inspection target. For example, the operator "10-201" can be used, and the first derivative can also be used.

得られた繰返し単位分の閾値画像はメモリ25に記憶さ
れ、2値化回路22に出力される。
The obtained threshold image for the repeating unit is stored in the memory 25 and output to the binarization circuit 22.

次に、第1図における閾値作成回路24以外の主要構成ブ
ロックを詳細に説明する。
Next, main constituent blocks other than the threshold value generating circuit 24 in FIG. 1 will be described in detail.

第9図(a)は、第9図(b)に示すオペレータOP1〜O
P4を示したものである。本構成は第3図(a)に示した
ものと基本的に同一である。
FIG. 9 (a) shows the operators OP1 to OP shown in FIG. 9 (b).
It shows P4. This structure is basically the same as that shown in FIG.

第9図(b)も同様に第3図(b)と基本的に同一であ
るが、オペレータOP1〜OP4の出力は2値化回路154−1
〜154−4で2値化され、論理和回路27にすべて供給さ
れる。回路27の出力は位置ずれ検出回路18のシフトレジ
スタ181a,180a,またはシフトレジスタ182a(第10図)に
加えられる。
Similarly, FIG. 9B is basically the same as FIG. 3B, but the outputs of the operators OP1 to OP4 are binarized circuits 154-1.
˜154-4 is binarized and supplied to the OR circuit 27. The output of the circuit 27 is applied to the shift registers 181a, 180a or the shift register 182a (Fig. 10) of the displacement detection circuit 18.

第1図の位置ずれ検出回路18として用いる構成例を第10
図に示す。2値化回路154の出力から、リニアイメージ
センサ5のA/D変換器出力を1走査分遅延させるシフト
レジスタ180a〜180f及びシリアルイン・パラレルアウト
のシフトレジスタ181a〜181gからなる7×7画素(他の
例:9×9画素でもよい)の2次元局部メモリにより7×
7画素を切出す。一方、他の2値化回路154の出力は同
様のシフトレジスタ182a〜182c、及び183を用いて遅延
させ、出力を上記局部メモリの中心位置と同期させる。
A tenth configuration example used as the positional deviation detection circuit 18 in FIG.
Shown in the figure. 7 × 7 pixels (shift registers 180a to 180f for delaying the output of the A / D converter of the linear image sensor 5 by one scanning from the output of the binarization circuit 154 and shift registers 181a to 181g of serial-in / parallel-out ( Other example: 7x with 2D local memory of 9x9 pixels)
Cut out 7 pixels. On the other hand, the output of the other binarization circuit 154 is delayed by using the same shift registers 182a to 182c and 183 to synchronize the output with the central position of the local memory.

シフトレジスタ183の出力と局部メモリ各ビット出力をE
XOR回路184a〜184nで排他的論理和をとり、不一致画素
数を検出する。カウンタ185a〜185nでこの不一致画素数
の個数を計数する。カウンタ185a〜185nは、リニアイメ
ージセンサN走査毎にゼロクリアし、その直前に値を読
出してやれば、M画素×N走査のエリア内の不一致画素
数がわかる。局部メモリの各ビット出力は、シフトレジ
スタ183の出力に対してXY方向(直交する2方向)に±
3画素の範囲で、1画素毎にシフトされたものである。
カウンタ185a〜185nではXY方向による画素入力パターン
をシフトしたときの各シフト量における不一致画素数が
カウントされる。従って、最小値をもつカウンタがどれ
かを調べれば、不一致画素数が最小となるX及びY方向
のシフト量がわかる。
The output of the shift register 183 and the local memory bit output are E
The XOR circuits 184a to 184n take an exclusive OR to detect the number of mismatched pixels. The counters 185a to 185n count the number of unmatched pixels. If the counters 185a to 185n are cleared to zero every N scans of the linear image sensor and the value is read immediately before that, the number of mismatched pixels in the area of M pixels × N scans can be known. Each bit output of the local memory is ± in the XY direction (two orthogonal directions) with respect to the output of the shift register 183.
In the range of 3 pixels, each pixel is shifted.
The counters 185a to 185n count the number of mismatched pixels in each shift amount when the pixel input pattern in the XY directions is shifted. Therefore, by checking which counter has the minimum value, the shift amount in the X and Y directions that minimizes the number of mismatched pixels can be found.

最小値検出回路186ではカウンタ185a〜185nの値を読出
し、最小値をもつカウンタを選択して、リニアイメージ
センサ走査方向(Y方向)のシフト量188とそれと直角
方向(X方向)のシフト量187を出力する。
The minimum value detecting circuit 186 reads the values of the counters 185a to 185n, selects the counter having the minimum value, and shifts the shift amount 188 in the linear image sensor scanning direction (Y direction) and the shift amount 187 in the direction (X direction) perpendicular thereto. Is output.

第11図に、第1図の位置合せ回路20として用いられる構
成例を示す。選択回路201では、シフト量187により遅延
回路19a及び一走査分遅延させるシフトレジスタ200a〜2
00fの出力から最適なシフト位置を選択し、シフトレジ
スタ202に入力する。また、選択回路203ではシフト量18
8により走査方向の最適なシフト位置を選択する。従っ
て、選択回路203の出力には、不一致量が最小となるシ
フト位置の局部メモリが抽出される。
FIG. 11 shows a configuration example used as the alignment circuit 20 of FIG. In the selection circuit 201, the delay circuit 19a and shift registers 200a to 2 for delaying one scanning by the shift amount 187.
The optimum shift position is selected from the output of 00f and input to the shift register 202. In the selection circuit 203, the shift amount is 18
Use 8 to select the optimum shift position in the scanning direction. Therefore, the local memory at the shift position where the mismatch amount is minimized is extracted from the output of the selection circuit 203.

一方、遅延回路19bの出力からも一走査分遅延させるシ
フトレジスタ204a〜204c及びシフトレジスタ205を用い
て、第10図のシフトレジスタ183の出力と同じ量だけ遅
延させた位置の局部メモリの画素を抽出する。この状態
で選択回路203から出力される局部メモリの画素出力は
シフトレジスタ205から出力される局部メモリの画素出
力に対し、位置ずれのない最適なシフト位置になってい
る。
On the other hand, by using the shift registers 204a to 204c and the shift register 205 that delay the output of the delay circuit 19b by one scan, the pixel of the local memory at the position delayed by the same amount as the output of the shift register 183 in FIG. Extract. In this state, the pixel output of the local memory output from the selection circuit 203 is at the optimum shift position without displacement with respect to the pixel output of the local memory output from the shift register 205.

次に、上記閾値作成回路24の動作を第17図を用いて説明
する。対象は第19図(a),(b)に示すICの多層パタ
ーンである。2次微分回路241において、第17図に示す
ように同一チップ内正常部について繰返しパターンA,B,
…からなる検出画像60の各々を2次微分し、パターンエ
ッジを明るく強調し、微分画像61を得る。即ち切出し回
路34により検出画像60の各々から3×3画素のデータを
切出し、4方向の微分オペレータOP1〜OP4により2次微
分を検出する。パターンはあらゆる方向を向いているの
で、検出した4方向の2次微分値より最大値検出回路35
によりその最大値を検出し、任意の方向のパターンエッ
ジを明るく強調した微分画像61を得る。これら微分画像
61は検出画像60の繰返しパターンA,B,C…に対応する。
任意の位置に生じるグレインは欠陥ではないが、周囲と
の濃淡差があるため、グレインも明るく強調され、微分
画像61として検出される。次にこの微分画像61に対し、
最小値検出回路242において、繰返しパターンA,B,C…に
対応する画素における2次微分値の最小値を検出し、ラ
ンダムに発生するグレインが除去されたパターンエッジ
からなる最小値微分画像62が得られる。即ち繰返しパタ
ーンAの微分画像A′をラッチ36で一旦ラッチし、メモ
リ37に記憶する。次に繰返しパターンBの微分画像B′
が入力されると、ラッチ36でラッチし、同時にメモリ37
から微分画像A′の微分画像B′に対応するデータを読
み出し、これらを最小値選択回路38に入力し、これらの
小さい方を選択後、メモリ37に書き込む。これを繰返す
ことにより、任意の位置に発生するグレインは消去さ
れ、パターンエッジのみからなる繰返しパターンA,B,C
…の微分画像A′,B′,C′…の対応する画素の最小値か
らなる最小値微分画像62がメモリ37に得られる。このよ
うにして得られた最小値微分画像62において、最大値と
して検出されたパターンエッジが後述する最大値伝播処
理のストッパとして動作するように反転回路243におい
て明るさを反転した反転画像63を形成しておく。
Next, the operation of the threshold generation circuit 24 will be described with reference to FIG. The target is the IC multilayer pattern shown in FIGS. 19 (a) and 19 (b). In the second differentiation circuit 241, as shown in FIG. 17, repeated patterns A, B,
Each of the detected images 60 consisting of ... Is quadratic differentiated, the pattern edges are brightly emphasized, and a differential image 61 is obtained. That is, the cut-out circuit 34 cuts out data of 3 × 3 pixels from each of the detected images 60, and the second-order differential is detected by the four-direction differential operators OP1 to OP4. Since the pattern is oriented in all directions, the maximum value detection circuit 35
The maximum value is detected by and the differential image 61 in which the pattern edge in an arbitrary direction is brightly emphasized is obtained. These differential images
Reference numeral 61 corresponds to the repeated patterns A, B, C ... Of the detected image 60.
Although a grain generated at an arbitrary position is not a defect, the grain is also emphasized brightly because it has a gray level difference with the surroundings, and is detected as a differential image 61. Next, for this differential image 61,
In the minimum value detection circuit 242, the minimum value of the secondary differential values in the pixels corresponding to the repeated patterns A, B, C ... Is detected, and the minimum value differential image 62 consisting of the pattern edges from which the randomly generated grains are removed is obtained. can get. That is, the differential image A'of the repeated pattern A is temporarily latched by the latch 36 and stored in the memory 37. Next, the differential image B ′ of the repeating pattern B
Is input, it is latched by the latch 36, and at the same time, the memory 37
The data corresponding to the differential image B'of the differential image A'is read out from it, inputted to the minimum value selection circuit 38, and the smaller one is selected and then written in the memory 37. By repeating this, the grain generated at any position is erased and the repeated pattern A, B, C consisting of only the pattern edges is erased.
The minimum value differential image 62 consisting of the minimum value of the corresponding pixels of the differential images A ′, B ′, C ′ of ... Is obtained in the memory 37. In the thus obtained minimum value differential image 62, the inverted image 63 is formed by inverting the brightness in the inversion circuit 243 so that the pattern edge detected as the maximum value operates as a stopper for the maximum value propagation processing described later. I'll do it.

一方差画像検出回路244は同一チップ内正常部における
複数の繰返しパターン(単位パターン)A,B,C,…間(セ
ル間)の差画像64を検出する。即ち減算器40は、メモリ
41に遂次記憶された検出画像A,B,C…と次々と単位パタ
ーン遅延して入力された検出画像B,C,…との差画像64が
検出される。
On the other hand, the difference image detection circuit 244 detects a difference image 64 between a plurality of repetitive patterns (unit patterns) A, B, C, ... (Between cells) in a normal part in the same chip. That is, the subtractor 40 is a memory
A difference image 64 between the detection images A, B, C ... Sequentially stored in 41 and the detection images B, C ,.

この結果、パターンエッジが消去され、グレイン等の濃
淡変化のみが差画像64として検出される。次に最大値検
出回路245において、差画像検出回路244から得られる複
数の差画像64の間で対応する画素毎に明るさの最大値を
検出し、最大値差画像65を得る。即ち繰返しパターンA
とBとの差画像A″をラッチ36で一旦ラッチし、メモリ
37に記憶する。次に繰返しパターンBとCとの差画像
B″が入力されると、ラッチ36でラッチし、同時にメモ
リ37からの差画像A″の差画像B″に対応するデータを
読み出し、これらを最大値選択回路38に入力し、これら
の大きい方を選択後、メモリ37に書き込む。これらを繰
返すことによりランダムに発生するグレインについて最
も明るいものも含めて最大値差画像65として検出され
る。ところでこのように検出された最大値VRmaxがグレ
インとして許容する濃淡変化の限界値となる。そしてパ
ターンエッジで囲まれた領域R内は、上記限界値(最
大)値VRmaxに等しい均一な閾値とし、グレイン以上の
濃淡変化を有する欠陥を検出することができる。
As a result, the pattern edge is erased, and only the change in shade such as grain is detected as the difference image 64. Next, in the maximum value detection circuit 245, the maximum value of brightness is detected for each corresponding pixel among the plurality of difference images 64 obtained from the difference image detection circuit 244, and the maximum value difference image 65 is obtained. That is, the repeating pattern A
The difference image A ″ between B and B is temporarily latched by the latch 36 and stored in the memory.
Remember in 37. Next, when the difference image B ″ between the repeated patterns B and C is input, it is latched by the latch 36, and at the same time, the data corresponding to the difference image B ″ of the difference image A ″ is read out from the memory 37, and these are set to the maximum value. It is input to the selection circuit 38, and the larger one is selected and then written in the memory 37. By repeating these, the brightest one of the randomly generated grains is detected as the maximum value difference image 65. The maximum value V R max detected at the upper limit is the limit value of the light and shade change allowed as a grain, and the region R surrounded by the pattern edges has a uniform threshold value equal to the above limit value (maximum) value V R max. , It is possible to detect a defect having a gradation change of not less than the grain.

そのため最大値伝播処理回路246aにおいて、局所領域42
例えば3×3画素における明るさの最大値を最大値検出
回路43で検出し、これを上記局所領域の中央の画素E00
の明るさとすることで、上記最大値Vmaxを周囲に伝播
し、第1の最大値伝播画像66を得る。そして反転回路24
3の出力である反転画像63と第1の最大値伝播画像66と
の積を積回路247aの掛算器44において演算し、掛算器45
で1/255を掛算し、この結果第1の積画像67aを得る。こ
の最大値伝播処理と積とからなる処理を最大値伝播処理
回路246b,246c,…,積回路247b,247c,…遅延回路248b,2
48c…により例えば5回繰返し、パターンエッジで囲ま
れた領域内は均一であるが領域毎に異なる閾値をもつ閾
値画像68を得る。特に結像倍率からパターンエッジの巾
は3×3画素の巾より大きく設定されているので、最大
値検出器43で検出される最大値には必ずパターンエッジ
が含まれており、パターンエッジで囲まれた領域から外
へはグレインの最大の明るさは伝播されることはない。
このようにパターンエッジで囲まれた領域毎に、グレイ
ンに対応した異なる閾値を設定でき、グレイン以上の濃
淡変化をもつ欠陥を検出できる。しかもパターンエッジ
では低い閾値が設定されるので多層パターンにおけるシ
ョート,断線などの微細な形状欠陥を見逃すことなく検
出できる。
Therefore, in the maximum value propagation processing circuit 246a, the local region 42
For example, the maximum value detection circuit 43 detects the maximum value of brightness in 3 × 3 pixels, and this is detected as the pixel E 00 at the center of the local area.
The maximum value Vmax is propagated to the surroundings to obtain the first maximum value propagation image 66. And the inverting circuit 24
The product of the inverted image 63 which is the output of 3 and the first maximum value propagation image 66 is calculated in the multiplier 44 of the product circuit 247a, and the multiplier 45
Is multiplied by 1/255 to obtain a first product image 67a. The maximum value propagation processing circuits 246b, 246c, ..., Product circuits 247b, 247c, ... Delay circuits 248b, 2
For example, 5 times are repeated by 48c, and a threshold image 68 having a uniform threshold in the region surrounded by the pattern edges but having a different threshold for each region is obtained. In particular, since the width of the pattern edge is set to be larger than the width of 3 × 3 pixels from the imaging magnification, the maximum value detected by the maximum value detector 43 always includes the pattern edge and is surrounded by the pattern edge. The maximum brightness of the grain is not propagated out of the shaded area.
In this way, different thresholds corresponding to the grains can be set for each region surrounded by the pattern edges, and defects having a gradation change equal to or larger than the grains can be detected. Moreover, since a low threshold is set at the pattern edge, it is possible to detect fine shape defects such as shorts and disconnections in the multilayer pattern without overlooking.

以上、実施例の主要部を詳細に説明した。本実施例によ
れば、パターン毎に欠陥検出に最適な閾値が設定でき
る。またそのハード構成も既存技術で実現可能である。
The main part of the embodiment has been described above in detail. According to this embodiment, the optimum threshold value for defect detection can be set for each pattern. The hardware configuration can also be realized by existing technology.

次に第12図,第13図及び第14図に基いて他の実施例につ
いて説明する。即ち前記実施例のように閾値画像を前も
って作成しておくのではなく、検出画像から遂一閾値画
像を作成し、2値化閾値として用いる他の実施例を説明
する。第12図において、位置合せ回路20の片方の出力は
常時閾値作成回路28に入力され、繰返し単位分の閾値画
像が連続して作成され、2値化回路22に入力される。位
置合せ回路20の出力は、正常部の映像信号であるとは限
らず、欠陥が含まれることがあるのでこれを除去しなけ
ればならない。そこで第14図にその考え方を示すように
第2図に示した手順で閾値画像を多数作成し、この中か
ら欠陥の含まれないものを選ぶ。欠陥がある場合、得ら
れた閾値画像は、正常部より得られた閾値画像よりその
値が大きくなるのでクリア回路49a,49b,…により大きい
値をクリアする。ただし、小さい閾値が選択されると虚
報が発生するので閾値として中央値が良く、例えば8入
力の場合4番目に大きい値を選択する。これを実行する
ための回路ブロック図を第13図に示す。ただし、第13図
に示した閾値作成回路28は連続して入力される検出画像
60に対し、連続して閾値画像を生成するように動作させ
る。即ちこの閾値作成回路28の閾値作成回路24におい
て、第2図及び第4図に示す最小値検出回路242、最大
値検出回路245に関し、閾値画像作成の周期(繰返しパ
ターンの周期の整数倍)でメモリ37を初期化することが
必要である。第13図において、閾値作成回路24から連続
して得られる多数の閾値画像を遅延回路47、最大値検出
回路46a、ラッチ48aに入力する。遅延回路47は、閾値画
像を作成するに必要な時間だけ閾値画像を遅延させ、最
大値検出回路46aにおいて閾値画像の対応する画素間で
閾値画像の明るさの最大値を検出する。ラッチ48aの出
力は、上記最大値検出回路46aの出力により、クリア回
路49aにおいて最大値だけが零クリアされる。以下最大
値を検出してはこれを零クリアすることを繰返し、例え
ば8入力(閾値画像が8面)に対し、第13図に示した構
成で最大値を検出すると4番目に大きいデータが検出さ
れる。これを閾値画像全面にわたり実行すると、欠陥を
除去した1組の閾値画像が得られる。このようにして得
られた閾値画像は、欠陥のない映像信号から作成された
閾値画像と等価となる。
Next, another embodiment will be described with reference to FIGS. 12, 13 and 14. That is, another embodiment will be described in which a threshold image is not created in advance as in the above embodiment, but a threshold image is created from a detected image and used as a binarization threshold. In FIG. 12, one output of the alignment circuit 20 is constantly input to the threshold generation circuit 28, threshold images for repeating units are continuously generated, and input to the binarization circuit 22. The output of the alignment circuit 20 is not always the video signal of the normal part and may include a defect, which must be removed. Therefore, as shown in FIG. 14, a large number of threshold images are created according to the procedure shown in FIG. 2, and a defect-free image is selected from them. When there is a defect, the obtained threshold image has a larger value than the threshold image obtained from the normal portion, and therefore clears a larger value in the clear circuits 49a, 49b, .... However, when a small threshold value is selected, a false alarm occurs, so the median value is good as the threshold value. For example, in the case of 8 inputs, the fourth largest value is selected. A circuit block diagram for doing this is shown in FIG. However, the threshold generation circuit 28 shown in FIG.
60 is operated so as to continuously generate threshold images. That is, in the threshold value generation circuit 24 of the threshold value generation circuit 28, with respect to the minimum value detection circuit 242 and the maximum value detection circuit 245 shown in FIGS. 2 and 4, at the threshold image generation cycle (an integral multiple of the cycle of the repeating pattern). It is necessary to initialize the memory 37. In FIG. 13, a large number of threshold images successively obtained from the threshold generation circuit 24 are input to the delay circuit 47, the maximum value detection circuit 46a, and the latch 48a. The delay circuit 47 delays the threshold image by the time required to create the threshold image, and the maximum value detection circuit 46a detects the maximum value of the brightness of the threshold image between the corresponding pixels of the threshold image. Only the maximum value of the output of the latch 48a is cleared to zero in the clear circuit 49a by the output of the maximum value detection circuit 46a. The maximum value is detected and then cleared to zero repeatedly. For example, for 8 inputs (threshold image is 8 planes), when the maximum value is detected with the configuration shown in FIG. 13, the 4th largest data is detected. To be done. If this is performed over the entire threshold image, a set of threshold images from which defects have been removed can be obtained. The threshold image thus obtained is equivalent to the threshold image created from a video signal having no defect.

この実施例によれば、閾値画像を作る対象となる検出画
像が正常である必要はなく、欠陥が含まれていても構わ
ないこと、また作成した閾値画像は検出画像と常に位置
合せされた状態で出力されているので、第1図に示した
メモリ25及びこの読出しには工夫が必要ないという利点
がある。
According to this embodiment, the detection image for which the threshold image is to be created does not have to be normal and may include defects, and the created threshold image is always aligned with the detection image. Therefore, there is an advantage that no ingenuity is required for the memory 25 shown in FIG. 1 and its reading.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、多層パターンの表
面にグレイン,パターンの局所的膜厚変動があっても、
高精度に欠陥検出することが可能である。従って、パタ
ーン検査の自動化に貢献できる。
As described above, according to the present invention, even if there is a grain on the surface of the multilayer pattern or a local film thickness variation of the pattern,
It is possible to detect defects with high accuracy. Therefore, it can contribute to the automation of the pattern inspection.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の多層パターン欠陥検出装置の一実施例
を示すブロック図、第2図は第1図に示す閾値作成回路
を示すブロック図、第3図は第2図に示す2次微分回路
の一構成例を示す図、第4図は第2図に示す最小値また
は最大値検出回路の一構成例を示す図、第5図は第2図
に示す反転回路の一構成例を示す図、第6図は第2図に
示すセル間差画像検出回路の一構成例を示す図、第7図
は第2図に示す最大値伝播処理回路の一構成例を示す
図、第8図は第2図に示す積回路の一構成例を示す図、
第9図は第1図及び第12図に示すエッジ検出回路の一構
成例を示す図、第10図は第1図及び第12図に示す位置ず
れ検出回路の一構成例を示す図、第11図は第1図及び第
12図に示す位置合せ回路の一構成例を示す図、第12図は
第1図とは異なる本発明の他の一実施例を示すブロック
図、第13図は第12図に示す閾値作成回路を示すブロック
図、第14図は第13図に示す閾値作成回路によって作成さ
れる閾値画像を説明するための図、第15図は従来の装置
の概略構成を示す図、第16図は第15図に示す従来の装置
のもつ問題点を説明するための図、第17図は本発明に係
る閾値作成手順を示す図、第18図は本発明によって得ら
れる2値化結果を示す図、第19図は本発明に係る多層パ
ターンを示す断面及び平面図である。 符号の説明 1……ウエハ、4……対物レンズ 5……イメージセンサ、11……A/D変換器 15……エッジ検出、16……画像メモリ 18……位置ずれ検出、19……遅延 20……位置合せ、21……差画像検出 22……2値化、24……閾値作成 25……メモリ、241……2次微分 242……最小値検出回路、243……反転回路 244……(セル間)差画像検出回路 245……最大値検出回路 246a,246b……最大値伝播処理回路 347……積回路、28……閾値作成回路
FIG. 1 is a block diagram showing an embodiment of a multi-layer pattern defect detecting device of the present invention, FIG. 2 is a block diagram showing a threshold value generating circuit shown in FIG. 1, and FIG. 3 is a second derivative shown in FIG. FIG. 4 is a diagram showing a configuration example of a circuit, FIG. 4 is a diagram showing a configuration example of a minimum value or maximum value detection circuit shown in FIG. 2, and FIG. 5 is a configuration example of an inverting circuit shown in FIG. FIG. 6 is a diagram showing a configuration example of the inter-cell difference image detection circuit shown in FIG. 2, FIG. 7 is a diagram showing a configuration example of the maximum value propagation processing circuit shown in FIG. 2, and FIG. Is a diagram showing an example of the configuration of the product circuit shown in FIG.
9 is a diagram showing a configuration example of the edge detection circuit shown in FIGS. 1 and 12, and FIG. 10 is a diagram showing a configuration example of the position shift detection circuit shown in FIGS. 1 and 12. Fig. 11 shows Fig. 1 and
FIG. 12 is a diagram showing an example of the configuration of the alignment circuit shown in FIG. 12, FIG. 12 is a block diagram showing another embodiment of the present invention different from FIG. 1, and FIG. 13 is a threshold generation circuit shown in FIG. FIG. 14 is a block diagram showing FIG. 14, FIG. 14 is a view for explaining a threshold image created by the threshold creating circuit shown in FIG. 13, FIG. 15 is a view showing a schematic configuration of a conventional device, and FIG. FIG. 17 is a diagram for explaining a problem of the conventional apparatus shown in FIG. 17, FIG. 17 is a diagram showing a threshold value creating procedure according to the present invention, FIG. 18 is a diagram showing a binarization result obtained by the present invention, FIG. 19 is a cross-sectional view and a plan view showing a multilayer pattern according to the present invention. Explanation of symbols 1 ... Wafer, 4 ... Objective lens 5 ... Image sensor, 11 ... A / D converter 15 ... Edge detection, 16 ... Image memory 18 ... Position deviation detection, 19 ... Delay 20 ...... Alignment, 21 …… Difference image detection 22 …… Binarization, 24 …… Threshold creation 25 …… Memory, 241 …… Second derivative 242 …… Minimum detection circuit, 243 …… Inversion circuit 244 …… (Between cells) difference image detection circuit 245 ...... maximum value detection circuit 246a, 246b ...... maximum value propagation processing circuit 347 ...... product circuit, 28 ...... threshold value creation circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−73310(JP,A) 特開 昭62−43505(JP,A) 特開 昭60−124833(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-60-73310 (JP, A) JP-A-62-43505 (JP, A) JP-A-60-124833 (JP, A)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】多層パターンからなる被検査パターンを撮
像手段で撮像して得られる複数箇所の画像信号を統計処
理して基準となる基準画像信号を生成し、該基準画像信
号と前記被検査パターンを撮像手段で撮像して得られる
被検査パターン画像信号とを比較して所定以上の相違に
基づいて欠陥として検出することを特徴とする多層パタ
ーン欠陥検出方法。
1. A reference image signal serving as a reference is generated by statistically processing image signals at a plurality of positions obtained by capturing an image of a pattern to be inspected having a multilayer pattern with an image pickup means, and the reference image signal and the pattern to be inspected. Is compared with a pattern image signal to be inspected obtained by picking up an image by an image pickup means, and is detected as a defect based on a difference of a predetermined value or more.
【請求項2】前記比較において、1または複数の画素毎
に、明るさのばらつき以上の明るさの相違があるとき欠
陥として検出することを特徴とする特許請求の範囲第1
項記載の多層パターン欠陥検出方法。
2. The comparison according to claim 1, wherein when there is a difference in brightness equal to or larger than a variation in brightness for each one or a plurality of pixels, it is detected as a defect.
A method for detecting a multilayer pattern defect according to the item.
【請求項3】多層パターンに対し、パターンエッジで囲
まれた領域についてはこれら領域毎にある範囲における
グレインの最も明るい明るさで得られると共にパターン
エッジ部についてはエッジ部の明るさで得られる閾値画
像を形成し、上記多層パターンを撮像手段により撮像し
て得られる検出画像と基準画像との差画像を検出し、こ
の差画像に対して上記閾値画像で2値化して多層パター
ンに存在する欠陥を検出することを特徴とする多層パタ
ーン欠陥検出方法。
3. A threshold value obtained by the brightest brightness of the grain in a certain range for each area surrounded by the pattern edges with respect to the multilayer pattern and at the edge brightness of the pattern edge section. A defect existing in the multi-layer pattern is detected by forming an image, detecting a difference image between a reference image and a detection image obtained by picking up the multi-layer pattern by an image pickup means, and binarizing the difference image with the threshold image. A multi-layer pattern defect detection method, comprising:
【請求項4】多層パターンからなる被検査パターンを撮
像して被検査パターン画像信号を得る撮像手段と、該撮
像手段で得られる被検査パターン画像信号の内、複数箇
所の画像信号を統計処理して基準となる基準画像信号を
生成する基準画像信号生成手段と、該基準画像信号生成
手段で生成された基準画像信号と前記撮像手段から得ら
れる被検査パターン画像信号とを比較して所定以上の相
違に基づいて欠陥として検出する欠陥検出手段とを備え
たことを特徴とする多層パターン欠陥検出装置。
4. An image pickup means for picking up an image of a pattern to be inspected comprising a multilayer pattern to obtain an image signal of the pattern to be inspected, and statistically processing image signals at a plurality of positions among the image signals of the pattern to be inspected obtained by the image pickup means. A reference image signal generating means for generating a reference image signal serving as a reference, and comparing the reference image signal generated by the reference image signal generating means with the inspected pattern image signal obtained from the image pickup means A multi-layer pattern defect detection device comprising: a defect detection unit that detects a defect based on a difference.
【請求項5】多層パターンを撮像装置により撮像して検
出画像と基準画像とを得る撮像手段と、該撮像手段から
得られる検出画像または基準画像について微分を施す微
分手段と、該微分手段によって得られた複数セルについ
ての微分画像から、グレインを消去してエッジを強調し
た最小を示すエッジ画像を検出して記憶する最小値検出
手段と、上記撮像手段から得られる検出画像又は基準画
像のセル間についてエッジ部を消去してグレインだけか
らなる差画像を検出するセル間差画像検出手段と、該セ
ル間差画像検出手段から得られる複数の差画像の内、グ
レインの最も明るい明るさを示す最大明るさグレイン画
像を検出して記憶する最大値検出手段と、該最大値検出
手段で得られる最大明るさグレイン画像をグレインにつ
いて周囲に伝播させて上記最小値検出手段で得られるエ
ッジ画像でストップさせることを所定回数繰り返してパ
ターンエッジで囲まれた領域についてはこれら領域毎に
ある明るさを有し、パターンエッジ部についてはエッジ
画像に基いてエッジ部の明かるを有する閾値画像を形成
する閾値画像形成手段と、上記撮像手段から得られる検
出画像と基準画像との差画像を検出する差画像検出手段
と、該差画像検出手段から得られる差画像を上記閾値画
像形成手段から得られる閾値画像で2値化して欠陥を検
出する欠陥検出手段とを備えたことを特徴とする多層パ
ターン欠陥検出装置。
5. An image pickup means for picking up a detection image and a reference image by picking up an image of a multilayer pattern by an image pickup device, a differentiating means for differentiating the detected image or the reference image obtained from the image pickup means, and a differentiating means. Between the cells of the detection image or the reference image obtained from the image pickup means, and the minimum value detecting means for detecting and storing the edge image showing the minimum in which the grain is erased and the edge is emphasized from the differential image for the plurality of cells Regarding the inter-cell difference image detecting means for detecting the difference image consisting of only the grains by erasing the edge part, and the maximum showing the brightest brightness of the grain among the plurality of difference images obtained from the inter-cell difference image detecting means A maximum value detecting means for detecting and storing the brightness grain image, and a maximum brightness grain image obtained by the maximum value detecting means for propagating the grain to the surroundings. By repeating stopping for an edge image obtained by the minimum value detecting means a predetermined number of times, the area surrounded by the pattern edges has a certain brightness, and the pattern edge portion is based on the edge image. Threshold image forming means for forming a threshold image having a bright edge portion, difference image detecting means for detecting a difference image between the detection image obtained from the image pickup means and the reference image, and the difference image detecting means A multi-layer pattern defect detection apparatus comprising: a defect detection unit that binarizes a difference image with a threshold image obtained from the threshold image forming unit to detect a defect.
JP21273087A 1987-08-28 1987-08-28 Multi-layer pattern defect detection method and apparatus Expired - Fee Related JPH0774787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21273087A JPH0774787B2 (en) 1987-08-28 1987-08-28 Multi-layer pattern defect detection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21273087A JPH0774787B2 (en) 1987-08-28 1987-08-28 Multi-layer pattern defect detection method and apparatus

Publications (2)

Publication Number Publication Date
JPS6457634A JPS6457634A (en) 1989-03-03
JPH0774787B2 true JPH0774787B2 (en) 1995-08-09

Family

ID=16627482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21273087A Expired - Fee Related JPH0774787B2 (en) 1987-08-28 1987-08-28 Multi-layer pattern defect detection method and apparatus

Country Status (1)

Country Link
JP (1) JPH0774787B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134498A (en) * 2005-11-10 2007-05-31 Hitachi High-Technologies Corp Defective data processing and review device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466969B2 (en) 2010-02-26 2014-04-09 富士機工株式会社 Steering column device
JP2012251935A (en) * 2011-06-06 2012-12-20 Fujitsu Semiconductor Ltd Inspection device and inspection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134498A (en) * 2005-11-10 2007-05-31 Hitachi High-Technologies Corp Defective data processing and review device

Also Published As

Publication number Publication date
JPS6457634A (en) 1989-03-03

Similar Documents

Publication Publication Date Title
JP2742240B2 (en) Defect detection method in inspection of structure surface
US4532650A (en) Photomask inspection apparatus and method using corner comparator defect detection algorithm
US5153444A (en) Method and apparatus for detecting patterns
US6317512B1 (en) Pattern checking method and checking apparatus
JPH0623999B2 (en) Pattern defect detection method
JPH01224881A (en) Pattern inspecting device
US20060245635A1 (en) Appearance inspection apparatus and appearance inspection method
US4942619A (en) Pattern inspecting apparatus
EP1485872B1 (en) A morphological inspection method based on skeletonization
JPH0774787B2 (en) Multi-layer pattern defect detection method and apparatus
JPS63273047A (en) Surface irregularity detector
JPH06129992A (en) Inspection device for periodic pattern
JPS62267649A (en) Pattern defect detection device
JPS61151410A (en) Pattern defect detection and its apparatus
JP3753234B2 (en) Defect detection method
JPH05129397A (en) Foreign object detection method and apparatus
JPH1195408A (en) Defect inspection method
JP2676990B2 (en) Wiring pattern inspection equipment
JP2827756B2 (en) Defect inspection equipment
JP2712803B2 (en) Wiring pattern inspection equipment
JP3198105B2 (en) Automatic visual inspection device
JP2561050B2 (en) Repeat pattern defect inspection system
JP3201396B2 (en) Method for manufacturing semiconductor device
JP3163306B2 (en) Pattern inspection method and apparatus
JPH0332723B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees