Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0774943B2 - Inspection method for active matrix array - Google Patents
[go: Go Back, main page]

JPH0774943B2 - Inspection method for active matrix array - Google Patents

Inspection method for active matrix array

Info

Publication number
JPH0774943B2
JPH0774943B2 JP62080061A JP8006187A JPH0774943B2 JP H0774943 B2 JPH0774943 B2 JP H0774943B2 JP 62080061 A JP62080061 A JP 62080061A JP 8006187 A JP8006187 A JP 8006187A JP H0774943 B2 JPH0774943 B2 JP H0774943B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
signal line
active matrix
matrix array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62080061A
Other languages
Japanese (ja)
Other versions
JPS63246796A (en
Inventor
博司 高原
均 野田
守 竹田
一郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62080061A priority Critical patent/JPH0774943B2/en
Publication of JPS63246796A publication Critical patent/JPS63246796A/en
Publication of JPH0774943B2 publication Critical patent/JPH0774943B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示装置の各絵素にスイッチング素子を配
置したアクティブマトリックスアレイの検査方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting an active matrix array in which a switching element is arranged in each picture element of a liquid crystal display device.

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では、表示コントラストや応答速度が低下する
ことから、各絵素にスイッチング素子を配置したアクテ
ィブマトリックス型液晶表示装置が利用されつつある。
中でもアクティブマトリックス型液晶表示装置の一構要
素として用いるアモルファスシリコンを用いたアクティ
ブマトリックスアレイは基板に安価なガラス基板を用い
ることができるなど数々の特徴があるため特に注目を集
めている。しかしながら前記アクティブマトリックスア
レイでは数万個以上のスイッチング素子を広面積に配置
する必要があるため、すべてのスイッチング素子を無欠
陥に作製することが困難である。したがってアクティブ
マトリックスアレイの欠陥の有無および発生位置を検査
する必要があり、ますます検査方法は重要になりつつあ
る。
2. Description of the Related Art In recent years, as the number of picture elements of liquid crystal display devices has increased, the number of scanning lines has increased, and in the conventionally used simple matrix type liquid crystal display device, display contrast and response speed decrease, so An active matrix type liquid crystal display device in which a switching element is arranged in the inside is being used.
Above all, the active matrix array using amorphous silicon, which is used as a constituent element of the active matrix type liquid crystal display device, has a number of features such as the use of an inexpensive glass substrate as a substrate, and thus has attracted particular attention. However, in the active matrix array, it is necessary to arrange tens of thousands or more switching elements in a large area, and it is difficult to manufacture all the switching elements without defects. Therefore, it is necessary to inspect the active matrix array for defects and the generation position, and the inspection method is becoming more and more important.

第7図はアクティブマトリックスアレイの一部等価回路
図である。第7図においてGi(i=1〜4)はゲート信
号線、Sj(j=1〜4)はソース信号線、Tij(i=1
〜4,j=1〜4)は薄膜トランジスタ、Cijは絵素電極
(i=1〜4,j=1〜4)である。以下同じ番号,記号
を付したものは同一あるいは類似の内容あるいは構成で
ある。
FIG. 7 is a partial equivalent circuit diagram of the active matrix array. In FIG. 7, G i (i = 1 to 4) is a gate signal line, S j (j = 1 to 4) is a source signal line, and T ij (i = 1).
˜4, j = 1 to 4) is a thin film transistor, and C ij is a pixel electrode (i = 1 to 4, j = 1 to 4). Hereinafter, items having the same numbers and symbols have the same or similar contents or configurations.

以下図面を参照しながら従来のアクティブマトリックス
アレイの検査方法について説明する。第8図および第9
図は従来のアクティブマトリックスアレイの検査方法を
説明するための説明図である。第8図および第9図にお
いて1は抵抗値測定手段、2,3はプローブ、4はソース
・ドレイン短絡欠陥、5はゲート・ドレイン短絡欠陥で
ある。まず第8図によりソース・ドレイン短絡欠陥4を
検出する検査方法について説明する。まずソース信号線
S1〜S4を第8図に示すように短絡し、プローブ2を圧接
する。次にプローブ3を各薄膜トランジスタのドレイン
電極に順に圧接し、抵抗値測定手段1によりプローブ2,
3間の抵抗値を測定する。前記動作を薄膜トランジスタT
11からT44まで順におこなっていく。短絡欠陥が発生し
ていない正常な薄膜トランジスタの抵抗値は非常に大き
な値となる。薄膜トランジスタT22のドレイン電極にプ
ローブ3を圧接したとき、抵抗値測定手段1により測定
される抵抗値は正常値より低くなることにより短絡欠陥
4が検出される。
A conventional active matrix array inspection method will be described below with reference to the drawings. 8 and 9
The figure is an explanatory view for explaining a conventional method for inspecting an active matrix array. In FIGS. 8 and 9, 1 is a resistance value measuring means, 2 and 3 are probes, 4 is a source / drain short circuit defect, and 5 is a gate / drain short circuit defect. First, an inspection method for detecting the source / drain short-circuit defect 4 will be described with reference to FIG. First source signal line
The S 1 to S 4 are short-circuited as shown in FIG. 8 and the probe 2 is pressed. Next, the probe 3 is pressed against the drain electrodes of the respective thin film transistors in order, and the probe 2
Measure the resistance between 3 points. The operation is the thin film transistor T
Go from 11 to T 44 in order. The resistance value of a normal thin film transistor in which a short circuit defect does not occur becomes a very large value. When the probe 3 is pressed against the drain electrode of the thin film transistor T 22 , the resistance value measured by the resistance value measuring means 1 becomes lower than the normal value, so that the short circuit defect 4 is detected.

次に第9図を用いてゲート・ドレイン短絡欠陥を検出す
る検査方法について説明する。まずゲート信号線G1〜G4
を第9図に示すように短絡し、プローブ2を圧接する。
次にプローブ3を各薄膜トランジスタのドレイン電極に
順に圧接し、抵抗値測定手段1によりプローブ2,3間の
抵抗値を測定する。前記動作を薄膜トランジスタT11
らT44まで順におこなっていく。薄膜トランジスタT21
ドレイン電極にプローブ3を圧接したとき、抵抗値測定
手段1により測定される抵抗値は正常値よりも低くなる
ことにより短絡欠陥が検出される。
Next, an inspection method for detecting a gate / drain short circuit defect will be described with reference to FIG. First, the gate signal lines G 1 to G 4
Are short-circuited as shown in FIG. 9, and the probe 2 is pressed.
Next, the probe 3 is pressed against the drain electrodes of the thin film transistors in order, and the resistance value measuring means 1 measures the resistance value between the probes 2 and 3. The above operation is sequentially performed from thin film transistors T 11 to T 44 . When the probe 3 is pressed against the drain electrode of the thin film transistor T 21 , the resistance value measured by the resistance value measuring means 1 becomes lower than the normal value, so that a short circuit defect is detected.

発明が解決しようとする問題点 しかしながら上記の検査装置ではプローブを用いるた
め、プローブを直接薄膜トランジスタのドレイン端子ま
たはドレイン端子に接続された絵素電極に接触させる必
要があり、表示表面を損傷するおそれがある。またプロ
ーブとドレイン端子などとの接触不良による欠陥検出も
れがおこりやすい。そのうえプローブを移動させながら
検査をおこなう必要があるためプローブの位置決めに膨
大な時間を要し、絵素数が数万個以上になると現実には
全数欠陥検査が不可能であるという問題点を有してい
た。
Problems to be Solved by the Invention However, since the probe is used in the above inspection apparatus, it is necessary to directly contact the probe with the drain terminal of the thin film transistor or the pixel electrode connected to the drain terminal, which may damage the display surface. is there. In addition, defect detection is likely to occur due to poor contact between the probe and the drain terminal. Moreover, since it is necessary to inspect while moving the probe, it takes a huge amount of time to position the probe, and when the number of picture elements exceeds tens of thousands, it is impossible to inspect all defects in reality. Was there.

本発明は上記問題点に鑑み、アクティブマトリックスア
レイの欠陥箇所を非接触かつ容易に検出できるアクティ
ブマトリックスアレイの検査方法を提供することを目的
としている。
In view of the above problems, it is an object of the present invention to provide a method for inspecting an active matrix array that can easily detect a defective portion of the active matrix array in a non-contact manner.

問題点を解決するための手段 従来、アモルファスシリコンを用いた薄膜トランジスタ
は光反応性が強く、前記光反応性は液晶表示パネルの表
示品質を低下させるため、極力低減さすべき努力が払ら
われる。
Means for Solving the Problems Conventionally, a thin film transistor using amorphous silicon has a strong photoreactivity, and the photoreactivity deteriorates the display quality of a liquid crystal display panel. Therefore, efforts are made to reduce it as much as possible.

発明者らはアクティブマトリックス型液晶表示パネルに
薄膜トランジスタが規則正しくマトリックス状に配置さ
れて光を順次照射していくのに適しており、またアモル
ファスシリコンを用いた薄膜トランジスタは光反応性が
強く、また短絡欠陥の有無のみを検出すればよいという
点に注目し、前記光反応性による光励起電流を積極的に
利用できないかと考え、今回の発明のアクティブマトリ
ックスアレイの検査方法を確立した。
The inventors have found that thin film transistors are regularly arranged in a matrix on an active matrix type liquid crystal display panel and are suitable for sequentially irradiating light, and a thin film transistor using amorphous silicon has high photoreactivity and short circuit defects. Paying attention to the fact that it is necessary to detect only the presence or absence of the above, and wondering whether the photoexcitation current due to the photoreactivity can be positively utilized, the inspection method of the active matrix array of the present invention was established.

本発明のアクティブマトリックスアレイの検査方法は、
アレイの任意のソース信号線とゲート信号線のうち少な
くとも一方に信号を印加し、前記信号を印加された信号
線に接続された薄膜トランジスタに光を照射し、前記薄
膜トランジスタが励起されることによりソース信号線ま
たはゲート信号線に出力される信号を検出して検査を行
なうものである。
The inspection method of the active matrix array of the present invention is
A signal is applied to at least one of a source signal line and a gate signal line of the array, light is applied to a thin film transistor connected to the signal line to which the signal is applied, and the source signal is generated by exciting the thin film transistor. The inspection is performed by detecting the signal output to the line or the gate signal line.

作用 本発明は光線をアモルファスシリコンを用いた薄膜トラ
ンジスタに選択的に照射する。すると薄膜トランジスタ
に光励起電流が生じる。つまり薄膜トランジスタがオフ
状態であってもソース・ドレイン間に電流が流れるよう
にすることができ、前記電流を検出することによりアク
ティブマトリックスアレイの欠陥を検出することができ
る。
Function The present invention selectively irradiates a thin film transistor using amorphous silicon with light rays. Then, a photoexcitation current is generated in the thin film transistor. That is, even when the thin film transistor is in the off state, a current can be made to flow between the source and the drain, and a defect in the active matrix array can be detected by detecting the current.

実施例 以下本発明の一実施例のアクティブマトリックスアレイ
の検査方法について図面を用いて説明する。第1図は本
発明の第1の実施例におけるアクティブマトリックスア
レイの検査方法を説明するための説明図である。第1図
において5は薄膜トランジスタT21のゲート・ドレイン
間短絡欠陥の6は信号印加手段、7は信号検出手段、8
は光照射手段、9は光線である。この光線9は波長が2
μm以下のものがのぞましく、有視波長のものがとりあ
つかいにも適当であり、Ne−Heレーザなどが最適であ
る。また第1図ではゲート信号線G1〜G4を短絡し、ソー
ス信号線S1〜S4を短絡したところを示している。まず信
号印加手段6によりゲート信号線に非選択電圧を印加す
る。前記非選択電圧とは非選択電圧を印加したゲート信
号線に接続された薄膜トランジスタをオフ状態とする電
圧であり、また選択電圧とは選択電圧を印加したゲート
信号線に接続された薄膜トランジスタをオン状態とする
電圧である。次に光照射手段8により光線9を薄膜トラ
ンジスタT11に照射する。このときの状態を示したもの
を第2図に示す。第2図はアクティブマトリックスアレ
イの一部拡大図である。第2図において10は絵素電極、
11は光線9による光点である。前述のように光線9を薄
膜トランジスタに照射した状態で信号検出手段7でソー
ス信号線に電流が流れていないかを検出する。
Embodiment An inspection method for an active matrix array according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory diagram for explaining a method of inspecting an active matrix array according to the first embodiment of the present invention. In FIG. 1, 5 is a gate-drain short-circuit defect of the thin film transistor T 21 , 6 is signal applying means, 7 is signal detecting means, and 8
Is a light irradiation means, and 9 is a light beam. This ray 9 has a wavelength of 2
Those having a size of μm or less are preferable, those having a visible wavelength are suitable for the time being, and a Ne-He laser or the like is most suitable. Further, FIG. 1 shows that the gate signal lines G 1 to G 4 are short-circuited and the source signal lines S 1 to S 4 are short-circuited. First, the signal applying means 6 applies a non-selection voltage to the gate signal line. The non-selection voltage is a voltage for turning off the thin film transistor connected to the gate signal line to which the non-selection voltage is applied, and the selection voltage is an on state of the thin film transistor connected to the gate signal line to which the selection voltage is applied. And the voltage. Next, the thin film transistor T 11 is irradiated with the light beam 9 by the light irradiation means 8. The state at this time is shown in FIG. FIG. 2 is a partially enlarged view of the active matrix array. In FIG. 2, 10 is a pixel electrode,
11 is a light spot by the light ray 9. As described above, the signal detecting means 7 detects whether or not a current flows through the source signal line in the state where the thin film transistor is irradiated with the light beam 9.

以上の動作を順次各薄膜トランジスタについておこなっ
ていく。光線9を薄膜トランジスタに照射することによ
り、光励起電流が生じるが、薄膜トランジスタが正常な
場合、電流が流れる経路がないため、信号検出手段7に
は電流が検出されない。しかし薄膜トランジスタT21
光線を照射した場合、信号検出手段7にはソース信号線
S1→薄膜トランジスタT21→短絡欠陥5→ゲート信号線G
2の方向に流れる電流が検出される。したがって薄膜ト
ランジスタT21に短絡欠陥5が発生していることを検出
できる。
The above operation is sequentially performed for each thin film transistor. When the thin film transistor is irradiated with the light beam 9, a photoexcitation current is generated. However, when the thin film transistor is normal, the signal detecting unit 7 does not detect the current because there is no path through which the current flows. However, when the thin film transistor T 21 is irradiated with a light beam, the signal detecting means 7 has a source signal line.
S 1 → thin film transistor T 21 → short circuit defect 5 → gate signal line G
The current flowing in the 2 direction is detected. Therefore it can be detected that the short-circuit defect 5 has occurred in the thin film transistor T 21.

以下本発明の第2の実施例について図面を参照しながら
説明する。第3図は本発明の第2の実施例におけるアク
ティブマトリックスアレイの検査方法を説明するための
説明図であり、液晶表示パネルの各絵素に駆動用トラン
ジスタを2個作製したところを示している。このような
液晶表示パネルは特開昭59−242876号公報に記載されて
いる。第3図において、TSij・TMij(i=1〜4,j=1
〜4)は薄膜トランジスタ、Pijは絵素電極である。ま
た第3図では、ゲート信号線G1〜G5を短絡し、ソース信
号線S1〜S5を短絡したところを示している。前述の液晶
表示パネルの欠陥検出方法はまず信号印加手段6により
ゲート信号線に非選択電圧を印加する。次に光照射手段
8により光線9を薄膜トランジスタTS11に照射し、それ
と同時に信号検出手段7でソース信号線に電流が流れて
いないかを検出する。以上の動作を各薄膜トランジスタ
について順次おこなっていく。第4図は、アクティブマ
トリックスアレイの一部拡大図であり、前述の一例とし
て薄膜トランジスタTM32に光線9を照射しているところ
を示している。薄膜トランジスタTS32およびTM32が正常
であれば、光線9を薄膜トランジスタTS32のみに照射し
ても、薄膜トランジスタTM32のみに照射しても光励起電
流による電流経路が生じないため、信号検出手段7には
電流は検出されない。しかし短絡欠陥5が生じているた
めに、薄膜トランジスタTS32に光線9を照射するとソー
ス信号線S2→薄膜トランジスタTS32→短絡欠陥5→ゲー
ト信号線G3に流れる電流が生じる。また薄膜トランジス
タTM32に光線9を照射すると、ソース信号線S3→薄膜ト
ランジスタTM32→絵素電極P32→短絡欠陥5→ゲート信
号線G3流れる電流が信号検出手段7に検出される。した
がって薄膜トランジスタTS32またはTM32に短絡欠陥が生
じていることが検出される。上記のような構成では薄膜
トランジスタTS32とTM32のどちらに光を照射しても信号
検出手段に電流が検出されるため、薄膜トランジスタTS
32の短絡欠陥がTM32の短絡欠陥かを判定不可能である
が、これはソース信号線S2とS3を分離し、それぞれ個別
に信号検出手段7に接続し切りかえできる構成をとるこ
とにより容易に判定することができることは明らかであ
る。
A second embodiment of the present invention will be described below with reference to the drawings. FIG. 3 is an explanatory diagram for explaining the method for inspecting the active matrix array in the second embodiment of the present invention, and shows that two driving transistors are formed in each pixel of the liquid crystal display panel. . Such a liquid crystal display panel is described in JP-A-59-242876. In FIG. 3, TS ij · TM ij (i = 1 to 4, j = 1
4) are thin film transistors, and P ij are pixel electrodes. Further, in FIG. 3, the gate signal lines G 1 to G 5 are short-circuited and the source signal lines S 1 to S 5 are short-circuited. In the defect detection method for the liquid crystal display panel described above, first, a non-selection voltage is applied to the gate signal line by the signal applying means 6. Then, the light irradiating means 8 irradiates the thin film transistor TS 11 with the light beam 9, and at the same time, the signal detecting means 7 detects whether or not a current flows through the source signal line. The above operation is sequentially performed for each thin film transistor. FIG. 4 is a partially enlarged view of the active matrix array, and shows that the thin film transistor TM 32 is irradiated with the light beam 9 as an example of the above. If the thin film transistors TS 32 and TM 32 are normal, the light detecting means 7 does not generate a current path due to the photoexcitation current even if the light beam 9 is applied only to the thin film transistor TS 32 or only to the thin film transistor TM 32. No current is detected. However, since the short-circuit defect 5 has occurred, when the thin film transistor TS 32 is irradiated with the light beam 9, a current flows through the source signal line S 2 → thin film transistor TS 32 → short-circuit defect 5 → gate signal line G 3 . When the thin film transistor TM 32 is irradiated with the light beam 9, the source signal line S 3 → thin film transistor TM 32 → pixel electrode P 32 → short circuit defect 5 → gate signal line G 3 flowing current is detected by the signal detecting means 7. Therefore, it is detected that the thin film transistor TS 32 or TM 32 has a short circuit defect. In the above-mentioned configuration, the current is detected by the signal detecting means regardless of which of the thin film transistors TS 32 and TM 32 is irradiated with light.
It is impossible to determine whether the short-circuit defect of 32 is the short-circuit defect of TM 32. However, this is because the source signal lines S 2 and S 3 are separated and each of them is connected to the signal detection means 7 and can be switched. Obviously, it can be easily determined.

次に本発明の第3の実施例について図面を参照しながら
説明する。第5図は本発明の第3の実施例におけるアク
ティブマトリックス検査方法を説明するための説明図で
ある。第5図において、12はソース信号線電圧印加手
段、13は薄膜トランジスタTS22のソース・ドレイン短絡
欠陥である。また第5図においてゲート信号線G1〜G5
短絡し信号印加手段6に接続、ソース信号線S1とS3およ
びS5を短絡し信号検出手段7に接続、ソース信号線S2
よびS4を短絡しソース信号線電圧印加手段12に接続した
ところを示している。欠陥検出方法は、まずゲート信号
線に信号印加手段6により非選択電圧を印加し、ソース
信号線S2およびS4にソース信号線電圧印加手段12により
所定電圧を印加する。たとえばこの所定電圧を20Vの正
電圧とする。次に光照射手段8により光線9を薄膜トラ
ンジスタTS11に照射し、それと同時に信号検出手段7で
ソース信号線に電流が流れていないかを検出する。以上
の動作を各薄膜トランジスタについて順次おこなってい
く。今、薄膜トランジスタTM22に光線9を照射しても薄
膜トランジスタTS22が正常であれば光励起電流による電
流経路が生じないため、信号検出手段7には電流は検出
さない。しかし短絡欠陥13が生じているために、ソース
信号線S2→短絡欠陥13→絵素電極P22→薄膜トランジス
タTM22→ソース信号線S3の電流経路が生じ、電流が信号
検出手段7に検出される。したがって、薄膜トランジス
タTS22に短絡欠陥13が発生していることを検出すること
ができる。
Next, a third embodiment of the present invention will be described with reference to the drawings. FIG. 5 is an explanatory view for explaining the active matrix inspection method in the third embodiment of the present invention. In FIG. 5, 12 is a source signal line voltage applying means, and 13 is a source-drain short-circuit defect of the thin film transistor TS 22 . Further, in FIG. 5, gate signal lines G 1 to G 5 are short-circuited and connected to the signal applying means 6, source signal lines S 1 and S 3 and S 5 are short-circuited and connected to the signal detecting means 7, source signal line S 2 and It is shown that S 4 is short-circuited and connected to the source signal line voltage applying means 12. In the defect detecting method, first, a non-selection voltage is applied to the gate signal line by the signal applying means 6, and a predetermined voltage is applied to the source signal lines S 2 and S 4 by the source signal line voltage applying means 12. For example, this predetermined voltage is a positive voltage of 20V. Then, the light irradiating means 8 irradiates the thin film transistor TS 11 with the light beam 9, and at the same time, the signal detecting means 7 detects whether or not a current flows through the source signal line. The above operation is sequentially performed for each thin film transistor. Now, even if the thin film transistor TM 22 is irradiated with the light beam 9, if the thin film transistor TS 22 is normal, a current path due to the photoexcitation current does not occur, and therefore no current is detected by the signal detection means 7. However, since the short-circuit defect 13 occurs, a current path of the source signal line S 2 → short-circuit defect 13 → pixel electrode P 22 → thin film transistor TM 22 → source signal line S 3 occurs, and the current is detected by the signal detection means 7. To be done. Therefore, it is possible to detect that the short circuit defect 13 has occurred in the thin film transistor TS 22 .

なお、第3の実施例において、薄膜トランジスタTM22
生じたソース・ドレイン短絡欠陥を検出するためには、
ソース信号線電圧印加手段12と信号検出手段7とをいれ
かえ、ソース信号線S3に正電圧を印加し、光照射手段8
により光線9を薄膜トランジスタTS22に照射する。する
と、ソース信号線S3→薄膜トランジスタTM22→絵素電極
P22→短絡欠陥→ソース信号線S3なる電流経路が生じ
る。
In the third embodiment, in order to detect the source / drain short-circuit defect that has occurred in the thin film transistor TM 22 ,
The source signal line voltage application means 12 and the signal detection means 7 are replaced with each other, a positive voltage is applied to the source signal line S 3 , and the light irradiation means 8 is applied.
To irradiate the thin film transistor TS 22 with the light beam 9. Then, the source signal line S 3 → thin film transistor TM 22 → pixel electrode
A current path of P 22 → short circuit defect → source signal line S 3 occurs.

したがって薄膜トランジスタTM22の短絡欠陥を検出する
ことができる。
Therefore, the short circuit defect of the thin film transistor TM 22 can be detected.

また、上記実施例では、信号検出手段7を用いるとした
が第5図に示すようにピックアップ抵抗14を接続し、前
記ピックアップ抵抗12の両端の電圧を電圧検出手段15で
検出することにより電流が流れたかどうかを判定しても
よい。
Further, in the above embodiment, the signal detecting means 7 is used, but as shown in FIG. 5, the pickup resistor 14 is connected and the voltage across the pickup resistor 12 is detected by the voltage detecting means 15 to generate a current. You may judge whether it flowed.

また、本実施例では選択的に1個の薄膜トランジスタに
光線を照射するとしたが、一度に複数個以上のトランジ
スタに光線を照射し、欠陥薄膜トランジスタを有するブ
ロックを検出した後、選択的に1個の薄膜トランジスタ
に光線9を照射し、欠陥薄膜トランジスタを検出しても
よいことは明らかである。
Further, in this embodiment, one thin film transistor is selectively irradiated with a light beam, but a plurality of transistors are irradiated with a light beam at a time, and after detecting a block having a defective thin film transistor, one thin film transistor is selectively irradiated. Obviously, the thin film transistor may be irradiated with the light beam 9 to detect the defective thin film transistor.

発明の効果 以上のように本発明は光照射手段を用い、アモルファス
シリコンを用いた薄膜トランジスタに選択的に光を照射
し、光励起電流を生じさせることにより、従来のように
プローブを用いず非接触で欠陥位置を検出することがで
きるから、液晶表示パネルの表示表面を損傷する恐れが
全くない。
As described above, the present invention uses the light irradiation means to selectively irradiate a thin film transistor using amorphous silicon with light to generate a photoexcitation current, and thus in a non-contact manner without using a probe as in the conventional case. Since the defect position can be detected, there is no possibility of damaging the display surface of the liquid crystal display panel.

また光線を薄膜トランジスタ上を走査するだけでよいか
ら、従来のようにプローブの位置決め時間が必要でな
く、非常に高速に液晶表示パネルの検査を行うことがで
きる。
Further, since it is only necessary to scan the thin film transistor with the light beam, it is possible to inspect the liquid crystal display panel at a very high speed without requiring the probe positioning time as in the conventional case.

以上のことからその効果は大である。From the above, the effect is great.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例におけるアクティブマト
リックスアレイの検査方法の説明図、第2図および第4
図は、アクティブマトリックスアレイの一部拡大図、第
3図は本発明の第2の実施例におけるアクティブマトリ
ックスアレイの検査方法の説明図、第5図は本発明の第
3の実施例におけるアクティブマトリックスアレイの検
査方法の説明図、第6図は本発明のアクティブマトリッ
クスアレイの検査方法の説明図、第7図はアクティブマ
トリックスアレイの等価回路図、第8図および第9図は
従来のアクティブマトリックスアレイの検査方法の説明
図である。 G1〜G4……ゲート信号線、S1〜S4……ソース信号線、T
11〜T44,TS11〜TS44,TM11〜TM44……薄膜トランジス
タ、C11〜C44,P11〜P44……絵素電極、1……抵抗値測
定手段、2,3……プローブ、4,5,13……短絡欠陥、6…
…信号印加手段、7……信号検出手段、8……光照射手
段、9……光線、10……絵素電極、11……光点、12……
ソース信号線電圧印加手段、12……ピックアップ抵抗、
15……電圧検出手段。
FIG. 1 is an explanatory view of an inspection method of an active matrix array in the first embodiment of the present invention, FIG. 2 and FIG.
FIG. 7 is a partially enlarged view of the active matrix array, FIG. 3 is an explanatory view of an inspection method of the active matrix array in the second embodiment of the present invention, and FIG. 5 is an active matrix in the third embodiment of the present invention. FIG. 6 is an explanatory diagram of an array inspection method, FIG. 6 is an explanatory diagram of an active matrix array inspection method of the present invention, FIG. 7 is an equivalent circuit diagram of the active matrix array, and FIGS. 8 and 9 are conventional active matrix arrays. FIG. 6 is an explanatory diagram of the inspection method of FIG. G 1 to G 4 …… Gate signal line, S 1 to S 4 …… Source signal line, T
11 ~T 44, TS 11 ~TS 44 , TM 11 ~TM 44 ...... TFT, C 11 ~C 44, P 11 ~P 44 ...... picture element electrode, 1 ...... resistance measuring unit, 2,3 ...... Probe, 4,5,13 ... Short circuit defect, 6 ...
... Signal application means, 7 ... Signal detection means, 8 ... Light irradiation means, 9 ... Light rays, 10 ... Picture element electrodes, 11 ... Light spots, 12 ...
Source signal line voltage applying means, 12 ... Pickup resistance,
15: Voltage detection means.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】アモルファスシリコンを薄膜トランジスタ
の半導体として用いたアクティブマトリックスアレイで
あって、前記アレイの任意のソース信号線とゲート信号
線のうち少なくとも一方の信号線に信号を印加し、前記
信号を印加された信号線に接続された薄膜トランジスタ
に光を照射し、前記薄膜トランジスタが励起されること
により出力される信号をソース信号線またはゲート信号
線に接続した信号検出手段により検出することを特徴と
するアクティブマトリックスアレイの検査方法。
1. An active matrix array using amorphous silicon as a semiconductor of a thin film transistor, wherein a signal is applied to at least one of a source signal line and a gate signal line of the array, and the signal is applied. The thin film transistor connected to the signal line connected to the thin film transistor is irradiated with light, and the signal output when the thin film transistor is excited is detected by the signal detection means connected to the source signal line or the gate signal line. Matrix array inspection method.
JP62080061A 1987-04-01 1987-04-01 Inspection method for active matrix array Expired - Fee Related JPH0774943B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62080061A JPH0774943B2 (en) 1987-04-01 1987-04-01 Inspection method for active matrix array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62080061A JPH0774943B2 (en) 1987-04-01 1987-04-01 Inspection method for active matrix array

Publications (2)

Publication Number Publication Date
JPS63246796A JPS63246796A (en) 1988-10-13
JPH0774943B2 true JPH0774943B2 (en) 1995-08-09

Family

ID=13707716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62080061A Expired - Fee Related JPH0774943B2 (en) 1987-04-01 1987-04-01 Inspection method for active matrix array

Country Status (1)

Country Link
JP (1) JPH0774943B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311390A (en) * 1987-06-15 1988-12-20 株式会社 日本マイクロニクス Testing system and prober for liquid crystal display panel
JPH02240688A (en) * 1989-03-14 1990-09-25 Sanyo Electric Co Ltd Defect inspection of liquid crystal display device

Also Published As

Publication number Publication date
JPS63246796A (en) 1988-10-13

Similar Documents

Publication Publication Date Title
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
US8762089B2 (en) Method and apparatus for testing a substrate for display device
US5550484A (en) Apparatus and method for inspecting thin film transistor
JPH0774943B2 (en) Inspection method for active matrix array
JP2506840B2 (en) Inspection method for active matrix array
JP4831525B2 (en) TFT array inspection method and TFT array inspection apparatus
JPWO2004109376A1 (en) Array substrate inspection method
JP4856698B2 (en) Inspection method for conductor track structure
JP3439038B2 (en) Inspection method and apparatus for liquid crystal display substrate
US9761162B2 (en) Array substrate for display panel and method for inspecting array substrate for display panel
JPH07301648A (en) Substrate inspection device and substrate inspection method
JPH0769676B2 (en) Active matrix array and inspection method thereof
TW200419165A (en) Apparatus and method for inspecting thin film transistor active matrix substrate
JPH01102498A (en) Testing of active matrix substrate
EP0526734A2 (en) Noncontact probe and active matrix array inspection apparatus using the same
JP2629213B2 (en) Inspection method and inspection apparatus for active matrix array
JP2004045763A (en) Method for inspecting liquid crystal display panel and inspection device therefor
JP2005149769A (en) TFT array inspection method and TFT array inspection apparatus
JP2506807B2 (en) Manufacturing method of active matrix array
JP5466393B2 (en) TFT array inspection method and TFT array inspection apparatus
JP5196157B2 (en) TFT array inspection method and TFT array inspection apparatus
JP2007171428A (en) Display panel manufacturing method, inspection method, and inspection apparatus
JPH0950012A (en) LCD drive board inspection method
JP2001337051A (en) Board product inspection device, board product inspection method, and inspection probe
JPH0648552Y2 (en) TFT substrate inspection device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees