JPH0775470B2 - Switching power supply control circuit - Google Patents
Switching power supply control circuitInfo
- Publication number
- JPH0775470B2 JPH0775470B2 JP24961387A JP24961387A JPH0775470B2 JP H0775470 B2 JPH0775470 B2 JP H0775470B2 JP 24961387 A JP24961387 A JP 24961387A JP 24961387 A JP24961387 A JP 24961387A JP H0775470 B2 JPH0775470 B2 JP H0775470B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- signal output
- control signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、複数のDC−DCコンバータを有する安定化直流
電源装置に係り、特にスイッチングを制御する回路の改
善に関する。The present invention relates to a stabilized DC power supply device having a plurality of DC-DC converters, and more particularly to improvement of a circuit that controls switching.
大容量若しくは多出力の安定化直流電源装置を構成する
一手法として、複数のDC−DCコンバータを組合わせたも
のがある。この様な電源では、スイッチング周波数を同
期させて使用し、ビートの発生を防止している。しか
し、各DC−DCコンバータから発生するノイズが重畳する
とEMI(electromagnetic interference)対策の負担が
増大するので、本発明者らはこれらのDC−DCコンバータ
の出力信号(トランスへの供給信号をいい、整流平滑化
前である)を互いに逆相となるように運転して、ノイズ
の低減をしている。 第5図は、従来のDC−DCコンバータに使用されている構
成ブロック図である。図中IC1,2はスイッチングレギュ
レータ制御用IC(例えばTL494等の素子)で、内部にト
ランジスタスイッチが二個内蔵されていると共に周波数
同期信号用端子CTを備えている。各スイッチからは駆動
用信号φ11,12がDC−DCコンバータ1に供給され、駆動
用信号φ21,22がDC−DCコンバータ2に供給されてい
る。10は商用の交流電源から直流非安定化電圧を得る整
流平滑化回路である。20はトランスTに対してスイッチ
素子SWが二個設けられたハーフブリッジ型コンバータ、
30は整流平滑化回路で、ハーフブリッジ型コンバータ20
に一対一に対応して2系統ある。40は制御回路で、全体
として入力電圧Vinを安定化電圧Vout1,2として出力する
DC−DCコンバータになっている。50は駆動信号φ11,12,
21,22のスイッチング周波数swに関連した信号成分を
除去するフィルタである。 次にハーフブリッジ型コンバータ20の詳細を説明する。
キャパシタC11の一端は入力電圧Vinの+側に接続され、
他端はキャパシタC12と接続されており、他方キャパシ
タC12の他端は入力電圧Vinの一側に接続されている。ま
た、スイッチ素子SW11は例えば電界効果型トランジスタ
FETで構成されており、このドレインは入力電圧Vinの+
側に接続され、ソースはスイッチ素子SW12のドレインと
接続されており、他方スイッチ素子SW12のソースは入力
電圧Vinの一側に接続されている。スイッチ素子SW11,12
のゲートには制御回路30よりオンオフ制御信号が供給さ
れる。さらに、スイッチ素子SW11,12は発熱するので冷
却のためヒートシンクHS11,12(図示せず)が取付けら
れており、この間には容量が形成されると共に接地して
ある。好ましくは、電流の逆流を防止するために、ダイ
オードD(図示せず)をスイッチ素子SW11,12のドレイ
ンとソースの間に接着するとよい。トランスT1の一次側
は、一端がスイッチ素子SW11,12の接続点に、他端がキ
ャパシタC11,12の接続点に結合している。トランスT1の
二次側は整流平滑化回路30に接続されて安定化電圧Vout
1を出力する。 ハーフブリッッジ型コンバータ20の第2の系統について
は、上記構成要素に付した添字11,12をそれぞれ21,22に
読替え、トランスT1とT2に読替える。 このように構成された装置の動作を次に説明すると、本
発明者らの試験研究によって第1と第2のDC−DCコンバ
ータを逆相に運転することにより、スイッチ素子SWから
ヒートシンクHSを介して流れるコモン電流が減少する事
が明らかとなった。One method of constructing a stabilized DC power supply device having a large capacity or multiple outputs is to combine a plurality of DC-DC converters. In such a power supply, the switching frequency is used in synchronization to prevent the occurrence of beats. However, when noise generated from each DC-DC converter is superposed, the burden of measures against EMI (electromagnetic interference) increases, so the inventors of the present invention output signals of these DC-DC converters (referred to as a supply signal to a transformer, (Before rectifying and smoothing) are operated so as to have opposite phases to reduce noise. FIG. 5 is a configuration block diagram used in a conventional DC-DC converter. In the figure, ICs 1 and 2 are switching regulator control ICs (for example, elements such as TL494), which have two transistor switches built therein and a frequency synchronization signal terminal C T. Driving signals φ11, 12 are supplied to the DC-DC converter 1 from each switch, and driving signals φ21, 22 are supplied to the DC-DC converter 2. Reference numeral 10 is a rectifying / smoothing circuit that obtains a DC unstabilized voltage from a commercial AC power source. 20 is a half-bridge type converter in which two switching elements SW are provided for the transformer T,
30 is a rectifying / smoothing circuit, which is a half-bridge converter 20
There are two systems corresponding to each other. 40 is a control circuit, which outputs the input voltage Vin as the regulated voltage Vout1, 2 as a whole.
It is a DC-DC converter. 50 is the drive signal φ11,12,
It is a filter that removes the signal components related to the switching frequency sw of 21,22. Next, details of the half-bridge converter 20 will be described.
One end of the capacitor C11 is connected to the + side of the input voltage Vin,
The other end is connected to the capacitor C12, and the other end of the other capacitor C12 is connected to one side of the input voltage Vin. The switch element SW11 is, for example, a field effect transistor.
It is composed of FET, and its drain is + of input voltage Vin.
Of the switching element SW12, and the source of the switching element SW12 is connected to one side of the input voltage Vin. Switch element SW11,12
An on / off control signal is supplied from the control circuit 30 to the gate of. Further, since the switch elements SW11, 12 generate heat, heat sinks HS11, 12 (not shown) are attached for cooling, and a capacitance is formed and grounded between them. Preferably, a diode D (not shown) is attached between the drain and source of the switch elements SW11, SW12 in order to prevent reverse current flow. One end of the primary side of the transformer T1 is coupled to the connection point of the switch elements SW11 and 12, and the other end is coupled to the connection point of the capacitors C11 and C12. The secondary side of the transformer T1 is connected to the rectifying / smoothing circuit 30 to stabilize the voltage Vout.
Output 1 Regarding the second system of the half-bridge type converter 20, the subscripts 11 and 12 attached to the above components are replaced with 21, 22 and transformers T1 and T2. The operation of the device configured as described above will be described next. By operating the first and second DC-DC converters in opposite phases by the test study by the present inventors, the switch element SW and the heat sink HS are passed through. It has become clear that the common current flowing through it decreases.
ところで、制御回路40から各制御用IC1,2のCT端子に供
給される周波数同期信号によっては、各制御用IC1,2の
同期を完璧にとることはできなかった。 例えば、第6図はプッシュプルモードと呼ばれるハーフ
ブリッジ型コンバータに対する駆動波形で、(A)は同
相、(B)は逆相の波形を示している。スイッチング周
波数2swに対して、各制御用ICに内蔵されたトランジ
スタへの供給を交互にして、swの出力周波数の波形を
トランスTに提供している。この場合、二つの各制御用
IC1,2の間で、同相となるか逆相となるかは制御できな
い問題点があった。 同様に、第7図はシングルエンドモードと呼ばれるon/o
nコンバータ(トランスTに対してスイッチ素子SWが一
個だけのもの)に対する駆動波形で、(A)は同相、
(B)は逆相の波形を示している。スイッチング周波数
swに対して、swの出力周波数の波形をトランスTに
提供している。この場合、二つの制御用IC1,2の間で、
同相動作は出来るが逆相動作は出来ないという問題点が
あった。 本発明はこのような問題点を解決したもので、各制御用
ICの間の位相状態を確実に制御できるスイッチング電源
装置の制御回路を提供することを目的とする。By the way, the frequency synchronization signal supplied from the control circuit 40 to the C T terminals of the control ICs 1 and 2 has not been able to perfectly synchronize the control ICs 1 and 2. For example, FIG. 6 shows drive waveforms for a half-bridge converter called push-pull mode, where (A) shows in-phase and (B) shows anti-phase waveforms. With respect to the switching frequency 2sw, the supply to the transistor built in each control IC is alternated, and the waveform of the output frequency of sw is provided to the transformer T. In this case, for each of the two controls
There is a problem that it is not possible to control whether IC1 and IC2 are in phase or in reverse phase. Similarly, Fig. 7 shows on / o called single-ended mode.
Drive waveform for n converter (only one switching element SW for transformer T), (A) in phase,
(B) shows a reverse-phase waveform. Switching frequency
With respect to sw, the waveform of the output frequency of sw is provided to the transformer T. In this case, between the two control ICs 1 and 2,
There was a problem that in-phase operation was possible, but reverse phase operation was not possible. The present invention solves such a problem, and for each control
An object of the present invention is to provide a control circuit for a switching power supply device that can reliably control the phase state between ICs.
このような目的を達成する第1の発明の電源制御回路
は、所定のスイッチング周波数(2sw)の同期信号
と、第1及び第2のスイッチを備えこの同期信号に同期
してこれら二つのスイッチをオンオフする複数の信号出
力回路と、この同期信号を入力して前記スイッチング周
波数の半分の周波数(sw)でオンオフする第1の制御
信号と、この第1の制御信号と逆相の第2の制御信号を
出力する制御回路と、この第1の制御信号により前記信
号出力部の一部の第1のスイッチと前記信号出力部の残
部の第2のスイッチを制御して、互いに同相のスイッチ
ング周波数swの第1のスイッチ制御信号を出力し、こ
の第2の制御信号により前記信号出力部の一部の第2の
スイッチと前記信号出力部の残部の第1のスイッチを制
御して、前記第1のスイッチ制御信号と逆相であるスイ
ッチング周波数swの第2のスイッチ制御信号を出力す
るイネーブル/ディスエーブル回路とよりなるものであ
る。 また制御対象となるスイッチング電源装置は、一次側が
直流電源に接続され二次側が負荷に接続される複数のト
ランスと、これらトランスのそれぞれの一次側に装着さ
れてスイッチ制御信号にによってオンオフされるスイッ
チ素子と、これらのスイッチ素子を冷却する接地された
ヒートシンクとよりなるものである。 そして、電源制御回路とスイッチング電源装置の関係
は、前記第1のスイッチ制御信号により前記スイッチ素
子SWの一部をドライブし、前記第2のスイッチ制御信号
により前記スイッチ素子SWの残部をドライブするように
したことを特徴としている。 このような目的を達成する第2の発明の電源制御回路
は、所定のスイッチング周波数(2sw)の同期信号
と、第1及び第2のスイッチを備えこの同期信号に同期
してこれら二つのスイッチをオンオフする複数の信号出
力回路と、前記信号出力部の一部の第1のスイッチと前
記信号出力部の残部の第2のスイッチがダイオードを介
して入力され前記同期信号によってグランドとの接続を
オンオフされる第3のスイッチと、前記信号出力部の一
部の第2のスイッチと前記信号出力部の残部の第1のス
イッチがダイオードを介して入力され前記同期信号によ
ってグランドとの接続をオンオフされる第4のスイッチ
とを備えたイネーブル/ディスエーブル回路とよりな
り、この第3のスイッチにより前記信号出力部の一部の
第1のスイッチと前記信号出力部の残部の第2のスイッ
チから互いに同相のスイッチング周波数swの第1のス
イッチ制御信号を出力し、この第4のスイッチにより前
記信号出力部の一部の第2のスイッチと前記信号出力部
の残部の第1のスイッチから前記第1のスイッチ制御信
号と逆相であるスイッチング周波数swの第2のスイッ
チ制御信号を出力するようにしている。 第2の発明のスイッチング電源装置及び電源制御装置と
の関係は、第1の発明と同様である。The power supply control circuit of the first invention which achieves such an object is provided with a synchronization signal of a predetermined switching frequency (2sw) and first and second switches, and switches these two switches in synchronization with the synchronization signal. A plurality of signal output circuits that turn on and off, a first control signal that receives the synchronization signal and that turns on and off at a frequency (sw) that is half the switching frequency, and a second control that is out of phase with the first control signal. A control circuit that outputs a signal, and controls the first switch that is a part of the signal output section and the second switch that is the remaining part of the signal output section by the first control signal, and the switching frequency sw in phase with each other. Output a first switch control signal from the first switch, and control the second switch which is a part of the signal output section and the first switch which is the remaining part of the signal output section by the second control signal. Switch system In which the more the enable / disable circuit which outputs a second switch control signal of the switching frequency sw is a signal with opposite phase. The switching power supply device to be controlled includes a plurality of transformers whose primary side is connected to a DC power supply and whose secondary side is connected to a load, and switches mounted on the respective primary sides of these transformers and turned on / off by a switch control signal. It consists of elements and a grounded heat sink for cooling these switching elements. Further, the relationship between the power supply control circuit and the switching power supply device is such that a part of the switch element SW is driven by the first switch control signal and the rest of the switch element SW is driven by the second switch control signal. It is characterized by having done. The power supply control circuit of the second invention which achieves such an object is provided with a synchronization signal of a predetermined switching frequency (2sw) and first and second switches, and switches these two switches in synchronization with the synchronization signal. A plurality of signal output circuits that are turned on and off, a first switch that is a part of the signal output unit and a second switch that is the remaining portion of the signal output unit are input via diodes, and the connection with the ground is turned on and off by the synchronization signal. The third switch, the second switch that is a part of the signal output section, and the first switch that is the remaining part of the signal output section are input via the diode, and the connection with the ground is turned on / off by the synchronization signal. An enable / disable circuit including a fourth switch, and a third switch which is a part of the signal output unit and the signal. The first switch control signal having the switching frequency sw in phase with each other is output from the second switch of the remaining part of the force section, and the second switch and the signal output section which are part of the signal output section are output by this fourth switch. The remaining first switch outputs a second switch control signal having a switching frequency sw that is in anti-phase with the first switch control signal. The relationship between the switching power supply device and the power supply control device of the second invention is the same as that of the first invention.
第1の発明の各構成要素はつぎの作用をする。信号出力
回路はそれぞれ第1及び第2のスイッチを有しており、
同期信号にしたがって動作するが、各信号出力回路を逆
相で運転させることはできない。そこでイネーブル/デ
ィスエーブル回路によって、信号出力回路のスイッチ出
力を制御して互いに逆相の関係にある第1及び第2のス
イッチ制御信号を出力する。 これらのスイッチ制御信号をスイッチング電源装置に用
いると、スイッチング周波数swに相当するノイズが打
消される。 第2の発明の各構成要素は、第1の発明と同様の目的を
達成する別構成のものである。Each component of the first invention has the following action. The signal output circuit has first and second switches, respectively,
It operates according to the synchronization signal, but each signal output circuit cannot be operated in reverse phase. Therefore, the enable / disable circuit controls the switch output of the signal output circuit to output the first and second switch control signals having mutually opposite phases. When these switch control signals are used in the switching power supply device, noise corresponding to the switching frequency sw is canceled. Each constituent element of the second invention has a different structure to achieve the same object as that of the first invention.
以下図面を用いて、第1及び第2の発明を説明する。 第1図は、第1の発明の一実施例を示す構成ブロック図
である。尚第1図において、前記第5図と同一作用をす
るものには同一符号をつけ説明を省略し、制御対象とな
るDC−DCコンバータは2個若しくはこれより大きな自然
数n個で説明する。 図において、60は信号出力回路で、DC−DCコンバータの
チャンネル数nに一対一に対応して設けられている。70
は制御信号を供給する出力パターン制御回路、80は信号
出力回路60の出力する信号を入力して出力パターン制御
回路70の供給する制御信号にしたがってスイッチ制御信
号に変換するイネーブル/ディスエーブル回路である。
これらは電源制御回路を構成している。 信号の流れを説明すると、制御回路40より供給される同
期信号(周波数2sw)が各信号出力回路60に供給され
ると共に出力パターン制御回路70にも送られる。信号出
力回路60は周波数2swの信号をイネーブル/ディスエ
ーブル回路80に出力する。すると、出力パターン制御回
路70の制御信号によって、周波数swの互いに逆相であ
る2系統の信号がスイッチ素子SW20に供給される。 第2図は第1図の装置の要部回路図である。信号出力回
路60及び出力パターン制御回路70は、例えば前出の制御
用IC(TL494)を用いるとよい。イネーブル/ディスエ
ーブル回路80は、ここでは信号出力回路60の信号線と出
力パターン制御回路70の信号線を結合したものになって
いる。出力パターン制御回路70の第1のスイッチ素子Tr
31のエミッタ出力は、第1の信号出力回路60の第1のス
イッチ素子Tr11及び第2の信号出力回路60の第2のスイ
ッチ素子Tr22のコレクタ端子にそれぞれ抵抗R1,R4を介
して接続されている。同様に出力パターン制御回路70の
第2のスイッチ素子Tr32のエミッタ出力は、第1の信号
出力回路60の第2のスイッチ素子Tr12及び第2の信号出
力回路60の第1のスイッチ素子Tr21のコレクタ端子にそ
れぞれ抵抗R2,R3を介して接続されている。 第1の信号出力回路60の第1のスイッチ素子Tr11からは
エミッタ出力としてスイッチ制御信号φ11が出力され、
他のスイッチ素子Tr12,21,22からも同様にエミッタ出力
としてスイッチ制御信号φ12,21,22が出力される。 第3図は第2図の装置の動作を説明する波形図である。
同期信号が同期端子CTに周波数2swで供給される。す
ると、出力パターン制御回路70のスイッチ素子Tr31,32
はプッシュプルモードで動作させるので、周波数swの
相補的な信号を出力する。また、信号出力回路60のスイ
ッチ素子Tr11,12,21,22はシングルエンドモードで動作
させるので、周波数2swの同期した信号となる。この
結果、スイッチ制御信号φ11,22は同期した周波数sw
のものとなり、スイッチ制御信号φ12,21は同期した周
波数swのものであって、スイッチ制御信号φ11,22と
逆相になっている。 この様なスイッチ制御信号をDC−DCコンバータに供給す
ると、電磁波ノイズが少なくて済む。 第4図は第2の発明の一実施例を示す要部構成ブロック
図で、DC−DCコンバータの部分は省略してある。第1の
発明と同様の動作を別構成で実現したものである。 図において、信号出力回路60はすべてのスイッチ素子Tr
11,12,21,22のコレクタ端子がプルアップされており、
第3図に示すようなシングルエンドモードで動作してい
る。イネーブル/ディスエーブル回路90はスイッチ素子
Tr11,12,21,22のエミッタ出力を低インピーダンスで入
力して、スイッチ制御信号φ11,12,21,22として出力さ
せるものである。 即ち、イネーブル/ディスエーブル回路90の第3のスイ
ッチ素子Tr31のコレクタ入力として、第1の信号出力回
路60の第1のスイッチ素子Tr11のエミッタ出力及び第2
の信号出力回路60の第2のスイッチ素子Tr22のエミッタ
出力を、それぞれダイオードD1,2を介して導く。同様に
して、イネーブル/ディスエーブル回路90の第4のスイ
ッチ素子Tr32のコレクタ入力として、第1の信号出力回
路60の第2のスイッチ素子Tr12のエミッタ出力及び第2
の信号出力回路60の第1のスイッチ素子Tr21のエミッタ
出力を、それぞれダイオードD3,4を介して導く。尚、イ
ネーブル/ディスエーブル回路90のスイッチ素子Tr31,3
2の動作は第2図の出力パターン制御回路70のものと同
じく、プッシュプルモードで動作している。そこで、目
的とするスイッチ制御信号φ11,12,21,22を得ることが
できる。 ここで、ダイオードD1,2を介在させているのは、スイッ
チ制御信号φ11とφ22のパルス幅を独立に変化させるた
めであり、同様にダイオードD3,4を介在させているの
は、スイッチ制御信号φ12とφ21のパルス幅を独立に変
化させるためである。このようにすると、制御回路40の
動作の制限が緩和されて、DC−DCコンバータとして好ま
しい特性を得ることができる。 尚、上記実施例においてはDC−DCコンバータが二個のも
のに付いて説明したが、本発明はこれに限定されるもの
ではなく、3個以上あってもこれらの間で同相と逆相の
二組に分けて運転されるものものであればよい。The first and second inventions will be described below with reference to the drawings. FIG. 1 is a configuration block diagram showing an embodiment of the first invention. In FIG. 1, components having the same functions as those in FIG. 5 are designated by the same reference numerals, and a description thereof will be omitted. The DC-DC converter to be controlled will be described with two or a larger natural number n. In the figure, 60 is a signal output circuit, which is provided in a one-to-one correspondence with the number of channels n of the DC-DC converter. 70
Is an output pattern control circuit that supplies a control signal, and 80 is an enable / disable circuit that inputs a signal output from the signal output circuit 60 and converts it into a switch control signal according to the control signal supplied from the output pattern control circuit 70. .
These form a power supply control circuit. The signal flow will be described. The synchronization signal (frequency 2sw) supplied from the control circuit 40 is supplied to each signal output circuit 60 and also to the output pattern control circuit 70. The signal output circuit 60 outputs a signal of frequency 2sw to the enable / disable circuit 80. Then, according to the control signal of the output pattern control circuit 70, two systems of signals having frequencies opposite to each other in frequency sw are supplied to the switch element SW20. FIG. 2 is a circuit diagram of a main part of the apparatus shown in FIG. For the signal output circuit 60 and the output pattern control circuit 70, for example, the control IC (TL494) described above may be used. Here, the enable / disable circuit 80 is a combination of the signal line of the signal output circuit 60 and the signal line of the output pattern control circuit 70. The first switch element Tr of the output pattern control circuit 70
The emitter output of 31 is connected to the collector terminals of the first switch element Tr11 of the first signal output circuit 60 and the second switch element Tr22 of the second signal output circuit 60 via resistors R1 and R4, respectively. There is. Similarly, the emitter output of the second switch element Tr32 of the output pattern control circuit 70 is the collector of the second switch element Tr12 of the first signal output circuit 60 and the first switch element Tr21 of the second signal output circuit 60. The terminals are connected via resistors R2 and R3, respectively. A switch control signal φ11 is output from the first switch element Tr11 of the first signal output circuit 60 as an emitter output,
Similarly, the switch control signals φ12, 21, 22 are output from the other switch elements Tr12, 21, 22 as emitter outputs. FIG. 3 is a waveform diagram for explaining the operation of the apparatus shown in FIG.
The sync signal is supplied to the sync terminal C T at a frequency of 2 sw. Then, the switching elements Tr31, 32 of the output pattern control circuit 70
Operates in push-pull mode, it outputs complementary signals of frequency sw. Further, since the switching elements Tr11, 12, 21, 22 of the signal output circuit 60 are operated in the single end mode, they are synchronized signals of frequency 2sw. As a result, the switch control signals φ11,22 are
The switch control signals φ12,21 have the synchronized frequency sw, and have a phase opposite to that of the switch control signals φ11,22. When such a switch control signal is supplied to the DC-DC converter, electromagnetic noise is reduced. FIG. 4 is a block diagram of the essential parts showing an embodiment of the second invention, in which the DC-DC converter is omitted. The same operation as that of the first invention is realized by another configuration. In the figure, the signal output circuit 60 shows all switching elements Tr.
The collector terminals of 11,12,21,22 are pulled up,
It operates in single-ended mode as shown in FIG. The enable / disable circuit 90 is a switch element
The emitter outputs of the Trs 11, 12, 21, 22 are input with low impedance and output as switch control signals φ11, 12, 21, 22. That is, as the collector input of the third switch element Tr31 of the enable / disable circuit 90, the emitter output of the first switch element Tr11 of the first signal output circuit 60 and the second
The emitter outputs of the second switch element Tr22 of the signal output circuit 60 are guided via the diodes D1 and D2, respectively. Similarly, as the collector input of the fourth switch element Tr32 of the enable / disable circuit 90, the emitter output of the second switch element Tr12 of the first signal output circuit 60 and the second
The emitter outputs of the first switch element Tr21 of the signal output circuit 60 are guided via the diodes D3 and D4, respectively. In addition, the switch elements Tr31,3 of the enable / disable circuit 90
The operation of No. 2 is the same as that of the output pattern control circuit 70 of FIG. Therefore, the target switch control signals φ11, 12, 21, 22 can be obtained. Here, the reason why the diodes D1 and 2 are interposed is to change the pulse widths of the switch control signals φ11 and φ22 independently. Similarly, the reason that the diodes D3 and 4 are interposed is the switch control signal. This is because the pulse widths of φ12 and φ21 are changed independently. By doing so, the limitation of the operation of the control circuit 40 is relaxed, and the preferable characteristics of the DC-DC converter can be obtained. It should be noted that, in the above-described embodiment, the description has been made with respect to the two DC-DC converters, but the present invention is not limited to this, and even if there are three or more DC-DC converters, the same phase and the opposite phase are provided between them. It may be one that is operated in two groups.
以上説明したように、本発明によれば次の効果がある。 (1)共通の同期信号を用いて、各制御用ICの間の位相
状態を確実にして、同相と逆相とを容易に区分できる。 (2)実施例のように、信号出力回路60及び出力パター
ン制御回路70にスイッチングレギュレータ制御用ICを用
いると、部品が共通化されて製造が容易になると共に、
プッシュプルモードでは二つのスイッチ素子が同時にオ
ンとなることが防止されて、ダブルパルスの発生がな
い。 (3)本発明をon/onコンバータに適用すると、第7図
(B)に示す信号を複数のコンバータに供給して、スイ
ッチングのタイミングをずらせて入力電流のピークを分
散させて、入力電流リップルを低減できる。さらに、複
数のコンバータの出力を突合わせて使用する場合には、
出力電圧のリップルも低減される。As described above, the present invention has the following effects. (1) Using a common synchronization signal, the phase state between the control ICs can be ensured and in-phase and anti-phase can be easily distinguished. (2) When the switching regulator control IC is used for the signal output circuit 60 and the output pattern control circuit 70 as in the embodiment, the parts are shared and the manufacturing is facilitated.
In the push-pull mode, two switch elements are prevented from being turned on at the same time, and no double pulse is generated. (3) When the present invention is applied to an on / on converter, the signals shown in FIG. 7 (B) are supplied to a plurality of converters, the switching timings are shifted to disperse the peaks of the input current, and the input current ripples. Can be reduced. Furthermore, when using the outputs of multiple converters in tandem,
The output voltage ripple is also reduced.
第1図は第1の発明の一実施例を示す構成ブロック図、
第2図は第1図の装置の要部回路図、第3図は第2図の
装置の動作を説明する波形図、第4図は第2の発明の一
実施例を示す要部構成ブロック図である。 第5図は従来のDC−DCコンバータに使用されている構成
ブロック図、第6図はプッシュプルモードと呼ばれるハ
ーフブリッジ型コンバータに対する駆動波形、第7図は
シングルエンドモードと呼ばれるon/onコンバータに対
する駆動波形で、(A)は同相、(B)は逆相の波形を
示している。 10…整流平滑化回路、20…DC−DCコンバータ、30…平滑
化回路、40…制御回路、50…フィルタ、60…信号出力回
路、70…出力パターン制御回路、80,90…イネーブル/
ディスエーブル回路。FIG. 1 is a configuration block diagram showing an embodiment of the first invention,
FIG. 2 is a circuit diagram of essential parts of the device of FIG. 1, FIG. 3 is a waveform diagram for explaining the operation of the device of FIG. 2, and FIG. 4 is a structural block diagram of essential parts showing an embodiment of the second invention. It is a figure. FIG. 5 is a block diagram of a structure used in a conventional DC-DC converter, FIG. 6 is a drive waveform for a half-bridge type converter called push-pull mode, and FIG. 7 is an on / on converter called single-ended mode. In the drive waveform, (A) shows an in-phase waveform and (B) shows an anti-phase waveform. 10 ... Rectification smoothing circuit, 20 ... DC-DC converter, 30 ... Smoothing circuit, 40 ... Control circuit, 50 ... Filter, 60 ... Signal output circuit, 70 ... Output pattern control circuit, 80, 90 ... Enable /
Disable circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩田 靖信 東京都武蔵野市中町2丁目9番32号 横河 電機株式会社内 (56)参考文献 特開 昭60−106361(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasunobu Iwata 2-9-32 Nakamachi, Musashino-shi, Tokyo Yokogawa Electric Co., Ltd. (56) Reference JP-A-60-106361 (JP, A)
Claims (2)
期信号と、 第1及び第2のスイッチを備えこの同期信号に同期して
これら二つのスイッチをオンオフする複数の信号出力回
路と、 この同期信号を入力して前記スイッチング周波数の半分
の周波数(sw)でオンオフする第1の制御信号と、こ
の第1の制御信号と逆相の第2の制御信号を出力する制
御回路と、 この第1の制御信号により前記信号出力部の一部の第1
のスイッチと前記信号出力部の残部の第2のスイッチを
制御して、互いに同相のスイッチング周波数swの第1
のスイッチ制御信号を出力し、この第2の制御信号によ
り前記信号出力部の一部の第2のスイッチと前記信号出
力部の残部の第1のスイッチを制御して、前記第1のス
イッチ制御信号と逆相であるスイッチング周波数swの
第2のスイッチ制御信号を出力するイネーブル/ディス
エーブル回路と、 よりなる電源制御回路であって、 一次側が直流電源に接続され二次側が負荷に接続される
複数のトランスと、これらトランスのそれぞれの一次側
に装着されてスイッチ制御信号にによってオンオフされ
るスイッチ素子と、これらのスイッチ素子を冷却する接
地されたヒートシンクとよりなるスイッチング電源装置
に対し、 前記第1のスイッチ制御信号により前記スイッチ素子SW
の一部をドライブし、前記第2のスイッチ制御信号によ
り前記スイッチ素子SWの残部をドライブするようにした
ことを特徴とするスイッチング電源装置の電源制御回
路。1. A synchronizing signal having a predetermined switching frequency (2sw), a plurality of signal output circuits which are provided with first and second switches and turn on and off these two switches in synchronization with the synchronizing signal, and the synchronizing signal. And a control circuit that outputs a first control signal that is turned on and off at a frequency (sw) that is half the switching frequency, and that outputs a second control signal that is in anti-phase with the first control signal. The first part of the signal output unit is controlled by the control signal.
And the second switch, which is the rest of the signal output section, to control the first switching frequency sw of the same phase.
Of the second switch control signal, and controls the second switch which is a part of the signal output section and the first switch which is the remaining part of the signal output section by the second control signal to control the first switch. A power supply control circuit comprising an enable / disable circuit that outputs a second switch control signal having a switching frequency sw that is in opposite phase to the signal, the primary side of which is connected to the DC power supply and the secondary side of which is connected to the load. A switching power supply device comprising a plurality of transformers, switch elements mounted on respective primary sides of the transformers and turned on / off by a switch control signal, and a grounded heat sink for cooling these switch elements, The switch element SW according to the switch control signal of 1.
A part of the switching power supply device is driven, and the remaining part of the switch element SW is driven by the second switch control signal.
期信号と、 第1及び第2のスイッチを備えこの同期信号に同期して
これら二つのスイッチをオンオフする複数の信号出力回
路と、 前記信号出力部の一部の第1のスイッチと前記信号出力
部の残部の第2のスイッチがダイオードを介して入力さ
れ前記同期信号によってグランドとの接続をオンオフさ
れる第3のスイッチと、前記信号出力部の一部の第2の
スイッチと前記信号出力部の残部の第1のスイッチがダ
イオードを介して入力され前記同期信号によってグラン
ドとの接続をオンオフされる第4のスイッチとを備えた
イネーブル/ディスエーブル回路と、 よりなり、この第3のスイッチにより前記信号出力部の
一部の第1のスイッチと前記信号出力部の残部の第2の
スイッチから互いに同相のスイッチング周波数swの第
1のスイッチ制御信号を出力し、この第4のスイッチに
より前記信号出力部の一部の第2のスイッチと前記信号
出力部の残部の第1のスイッチから前記第1のスイッチ
制御信号と逆相であるスイッチング周波数swの第2の
スイッチ制御信号を出力するようにした電源制御回路で
あって、 一次側が直流電源に接続され二次側が負荷に接続される
複数のトランスと、これらトランスのそれぞれの一次側
に装着されてスイッチ制御信号によってオンオフされる
スイッチ素子と、これらのスイッチ素子を冷却する接地
されたヒートシンクとよりなるスイッチング電源装置に
対し、 前記第1のスイッチ制御信号により前記スイッチ素子SW
の一部をドライブし、前記第2のスイッチ制御信号によ
り前記スイッチ素子SWの残部をドライブするようにした
ことを特徴とするスイッチング電源装置の電源制御回
路。2. A plurality of signal output circuits which are provided with a synchronizing signal of a predetermined switching frequency (2sw) and first and second switches, and which turn on and off these two switches in synchronization with the synchronizing signal, said signal output. A third switch whose part of the first switch and the remaining second switch of the signal output part are input via a diode and whose connection to the ground is turned on and off by the synchronization signal; and the signal output part. Of the second switch, and a fourth switch to which the first switch of the remaining part of the signal output section is input via a diode and whose connection to ground is turned on and off by the synchronization signal. An enable circuit, and the third switch connects the first switch, which is a part of the signal output section, and the second switch, which is the remaining part of the signal output section, to each other. The first switch control signal having the in-phase switching frequency sw is output, and the fourth switch outputs the first switch from the second switch which is a part of the signal output section and the first switch which is the rest of the signal output section. Of a plurality of transformers, the primary side of which is connected to the DC power supply and the secondary side of which is connected to the load. And a switching power supply device that is mounted on the primary side of each of these transformers and is turned on / off by a switch control signal, and a grounded heat sink that cools these switching devices. The switch element SW depending on the signal
A part of the switching power supply device is driven, and the remaining part of the switch element SW is driven by the second switch control signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24961387A JPH0775470B2 (en) | 1987-10-02 | 1987-10-02 | Switching power supply control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24961387A JPH0775470B2 (en) | 1987-10-02 | 1987-10-02 | Switching power supply control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191661A JPH0191661A (en) | 1989-04-11 |
| JPH0775470B2 true JPH0775470B2 (en) | 1995-08-09 |
Family
ID=17195635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24961387A Expired - Lifetime JPH0775470B2 (en) | 1987-10-02 | 1987-10-02 | Switching power supply control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775470B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4760955B2 (en) * | 2008-07-30 | 2011-08-31 | 株式会社デンソー | Load drive device and control system for load drive device |
| JP5416673B2 (en) * | 2010-09-30 | 2014-02-12 | 株式会社日立製作所 | Signal transmission circuit, switching element drive circuit, and power conversion device |
-
1987
- 1987-10-02 JP JP24961387A patent/JPH0775470B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0191661A (en) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541828A (en) | Multiple output converter with continuous power transfer to an output and with multiple output regulation | |
| US6023154A (en) | Parallel and interwoven buck converter for high efficiency, low voltage power supply | |
| US5861734A (en) | Control architecture for interleaved converters | |
| US10673325B2 (en) | DC-DC converter configured to support series and parallel port arrangements | |
| KR100378801B1 (en) | Direct current source circuit | |
| US10734905B2 (en) | Direct current-direct current converter | |
| US6567278B2 (en) | Electrical power supply suitable in particular for DC plasma processing | |
| US9318967B2 (en) | DC to DC converter and DC to DC conversion system | |
| US9331578B2 (en) | Multi-phase buck DC converter | |
| US20140160814A1 (en) | Parallel-operating power supply system | |
| US20040090801A1 (en) | Highly efficient, tightly regulated dc-to-dc converter | |
| US6836103B2 (en) | Method and apparatus for dithering auto-synchronization of a multiphase switching power converter | |
| US7492136B2 (en) | Multi-phase converter with improved load step-up transient response | |
| US5886891A (en) | Three-phase boost converter having wye-connected input capacitors and method of operation thereof | |
| US20010002171A1 (en) | Secondary side switching regulator having a phase lock loop control circuit | |
| JP4252269B2 (en) | Multi-output DC-DC converter | |
| EP1658667A1 (en) | Dc-dc converter device and method | |
| US5870298A (en) | Power converter with a loop-compensated filter | |
| CN114499191A (en) | Power converter | |
| US7796409B2 (en) | Multilevel push pull power converter | |
| EP1602167B1 (en) | Dc-dc switching converter device | |
| JPH0775470B2 (en) | Switching power supply control circuit | |
| JPS63245254A (en) | Switching regulator | |
| US11664732B2 (en) | Synchronous clock generator circuit for multiphase DC-DC converter | |
| US20090066311A1 (en) | Pre-conditioner with low voltage components |