JPH0777245B2 - Electrode for mounting chip parts - Google Patents
Electrode for mounting chip partsInfo
- Publication number
- JPH0777245B2 JPH0777245B2 JP14744488A JP14744488A JPH0777245B2 JP H0777245 B2 JPH0777245 B2 JP H0777245B2 JP 14744488 A JP14744488 A JP 14744488A JP 14744488 A JP14744488 A JP 14744488A JP H0777245 B2 JPH0777245 B2 JP H0777245B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- submount
- chip
- gold
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はチップ部品を搭載することのできる電極構体に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode structure on which a chip part can be mounted.
従来の技術 ファイバーを用いた光通信の光源に用いる発光ダイオー
ドや半導体レーザーにおいては、ファイバーへ効率よく
光を入射させるため、制限された領域にのみ電流を流し
て発光領域を制限している。電流を制限するとその領域
での電流密度が高くなるため発熱量が大きい。このため
光通信用の発光ダイオードや半導体レーザーでは熱伝導
性の良い材料の上にチップ部品を搭載して熱放散を向上
させ同チップ部品の温度上昇を極力防いでいる。熱伝導
性の良い材料は、ダイヤモンドなど、絶縁物である場合
が多く、この場合、チップ部品の電極は絶縁物の表面に
形成された電極を介して外部端子と接続される。従っ
て、熱伝導性の良い材料の表面に電極を形成したものを
搭載台（サブマウント）として用いる。2. Description of the Related Art In a light emitting diode or a semiconductor laser used as a light source for optical communication using a fiber, in order to allow light to be efficiently incident on the fiber, a current is caused to flow only in a limited area to limit the light emitting area. When the current is limited, the current density in that region becomes high, and the amount of heat generated is large. For this reason, in light emitting diodes and semiconductor lasers for optical communication, chip parts are mounted on a material having good thermal conductivity to improve heat dissipation and prevent the temperature rise of the chip parts as much as possible. The material having good thermal conductivity is often an insulator such as diamond. In this case, the electrode of the chip component is connected to the external terminal via the electrode formed on the surface of the insulator. Therefore, a material having good heat conductivity and having electrodes formed on its surface is used as a mounting base (submount).
従来、この種のサブマウントは第３図に示すような構成
であった。第３図において１はシリコン（Si）、２は酸
化珪素（SiO2）、３はクロム（Cr）・白金（Pt）・金
（Au）、４はスズ（Sn）、６は金（Au）である。絶縁膜
であるSiO2２で表面と裏面とは電気的に絶縁されてい
る。またチップ部品を接着するためのろう材としてSn4
を用いている。Conventionally, this type of submount has a structure as shown in FIG. In FIG. 3, 1 is silicon (Si), 2 is silicon oxide (SiO 2 ), 3 is chromium (Cr) / platinum (Pt) / gold (Au), 4 is tin (Sn), and 6 is gold (Au). Is. The front surface and the back surface are electrically insulated from each other by SiO 2 2 which is an insulating film. Sn4 is also used as a brazing material to bond chip parts.
Is used.
発明が解決しようとする課題 サブマウント上に半導体チップを搭載する場合は搭載部
に半導体チップを設置したのち、サブマウントと同半導
体チップとを加熱し、同半導体チップの下面に形成され
ているAu電極とサブマウント側のSn4,Au6からなる電極
とを融着する。次いで、半導体チップ搭載部以外のサブ
マウント表面に金線をボンディング（以後ワイヤー・ボ
ンディングと記す）し外部端子と接続していた。このよ
うな半導体チップとサブマウントとが一体化した装置に
おいては信頼性の点で、半導体チップとサブマウントと
の接着強度が強いことが必要であると同時にワイヤー・
ボンディングした際の金線とサブマウントとの接着強度
（以後ボンディング強度と記す）が強いことが必要であ
る。従来の構成のサブマウントではSn4,Au6電極が半導
体チップを接着するためのろう材であると共に外部端子
に接続するためのワイヤー・ボンディングする場所（以
後ボンディング・パッドと記す）の電極でもあった。と
ころが半導体チップとの接着強度とボンディング強度と
を同時に強くすることは困難であった。Sn4を厚くする
と半導体チップとの接着強度は増大したがボンディング
強度は低下した。またSn4を薄くすると逆の結果になっ
た。このように従来の構成のサブマウントでは半導体チ
ップとの接着強度とボンディング強度とを同時に強くす
ることは困難であるという問題があった。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention When a semiconductor chip is mounted on a submount, the semiconductor chip is placed on the mounting portion, then the submount and the semiconductor chip are heated, and Au formed on the lower surface of the semiconductor chip is mounted. The electrode and the electrode made of Sn4, Au6 on the submount side are fused. Then, a gold wire was bonded to the surface of the submount other than the semiconductor chip mounting portion (hereinafter referred to as wire bonding) to connect to an external terminal. In such a device in which the semiconductor chip and the submount are integrated, it is necessary from the viewpoint of reliability that the bonding strength between the semiconductor chip and the submount is strong, and at the same time the wire
It is necessary that the bonding strength between the gold wire and the submount when bonded (hereinafter referred to as bonding strength) is strong. In the conventional submount, the Sn4 and Au6 electrodes were the brazing material for adhering the semiconductor chip, and also the electrodes for wire bonding (hereinafter referred to as bonding pads) for connecting to the external terminals. However, it has been difficult to simultaneously increase the bonding strength with the semiconductor chip and the bonding strength. When Sn4 was thickened, the bonding strength with the semiconductor chip increased, but the bonding strength decreased. Also, thinning Sn4 has the opposite effect. As described above, in the conventional submount, it is difficult to simultaneously increase the adhesive strength with the semiconductor chip and the bonding strength.
本発明はこのような問題を解決するもので半導体チップ
との接着強度が強く、かつボンディング強度も強い電極
構造のサブマウントを提供することを目的とするもので
ある。An object of the present invention is to solve such a problem and to provide a submount having an electrode structure which has a high adhesive strength with a semiconductor chip and a high bonding strength.
課題を解決するための手段 本発明のチップ部品載置用電極は、絶縁基体上に形成さ
れた共通電極層上に、チップ部品搭載用電極体およびこ
の電極体とは異なる電極材料からなる外部端子接続用電
極体を設けたものである。Means for Solving the Problems A chip component mounting electrode of the present invention is a chip component mounting electrode body and an external terminal made of an electrode material different from this electrode body on a common electrode layer formed on an insulating substrate. A connection electrode body is provided.
作用 このようにチップ部品搭載用電極体と外部端子接続用電
極体とを異なる電極材料にすることで、チップ部品搭載
用の電極とチップ部品との接着強度および、外部端子接
続用の電極と外部端子との接着強度とをそれぞれに高め
ることができる。By using different electrode materials for the chip component mounting electrode body and the external terminal connecting electrode body in this way, the bonding strength between the chip component mounting electrode and the chip component and the external terminal connecting electrode and external The adhesive strength with the terminal can be increased respectively.
実施例 第１図は本発明の一実施例によるサブマウントの断面図
であり、第２図はチップ部品として発光ダイオードを搭
載した状態のサブマウントを示したものである。Embodiments FIG. 1 is a sectional view of a submount according to an embodiment of the present invention, and FIG. 2 shows the submount in which light emitting diodes are mounted as chip parts.
本発明の実施例のチップ部品載置用電極は、第１図，第
２図に示すように、絶縁基体1,2上に形成された共通電
極層３上に、チップ部品搭載用電極体4,5,6およびチッ
プ部品搭載用電極体4,5,6とは異なる電極材料からなる
外部端子接続用電極体7,8を設けたものである。詳しく
は、１はSi、２はSiO2、３はCr、PtおよびAuを順次積層
されたもの（以下、Cr・Pt・Auという）、４はSn、５は
Au/Sn合金（Sn含有量12％）、６はAu、７はTi、８はAu
である。また９はｎ型Ga0.6Al0.4As、10はｐ型GaAs 11
はｐ型Ga0.8Al0.2As、12はSiO2、13は金／亜鉛合金（An
/Zn合金）、14はCr・Pt・Au、15は金／ゲルマニウム合
金（Au/Ge合金）であり、９〜15で発光ダイオードチッ
プを形成している。Sn4,Au/Sn合金５とAu6の部分が発光
ダイオードチップ搭載部分の電極であり、Ti7とAu8の部
分がボンディングパッドの電極である。As shown in FIGS. 1 and 2, the chip component mounting electrode according to the embodiment of the present invention includes a chip component mounting electrode body 4 on a common electrode layer 3 formed on insulating substrates 1 and 2. , 5 and 6 and the electrode parts for chip component mounting 4, 5 and 6 are provided with electrode bodies 7 and 8 for external terminal connection made of an electrode material different from that. Specifically, 1 is Si, 2 is SiO2, 3 is Cr, Pt and Au sequentially laminated (hereinafter referred to as Cr / Pt / Au), 4 is Sn and 5 is
Au / Sn alloy (Sn content 12%), 6 is Au, 7 is Ti, 8 is Au
Is. 9 is n-type Ga 0.6 Al 0.4 As, 10 is p-type GaAs 11
Is p-type Ga 0.8 Al 0.2 As, 12 is SiO 2 , 13 is gold / zinc alloy (An
/ Zn alloy), 14 is Cr.Pt.Au, and 15 is a gold / germanium alloy (Au / Ge alloy), and 9 to 15 form a light emitting diode chip. The portions of Sn4, Au / Sn alloy 5 and Au6 are the electrodes of the light emitting diode chip mounting portion, and the portions of Ti7 and Au8 are the electrodes of the bonding pad.
第１図のサブマウントは以下のようにして作製される。
まず、Si1上に熱酸化により厚さ10000ÅのSiO2２を形成
したのちCrを500Å,Ptを100Å,Auを4000Å連続蒸着して
Cr・Pt・Au3を形成する。Sn4を２μｍ蒸着後、レジスト
で第１図のSn4電極の形状とは反転した形状を形成し、A
u/Sn合金（Sn含有量12％）５を1000Å,Au6を2000Å蒸着
する。レジストの段差を利用してレジスト上のAu,Au/Sn
合金およびレジストをアセトンを用いて除去する。次い
で残ったAu/Sn合金5,Au6電極部以外のSnを硝酸：水＝1:
10を用いてエッチング除去することによりチップ部品搭
載部分の電極が形成される。その後Ti7を500Å,Au8を２
μｍ蒸着し、フォトリングラフィ法により、ヨウ素：ヨ
ウ化カリウム：水＝1:2:20でAuを弗酸：水＝1:10でTiを
エッチング除去して、ボンディングパッドの電極が形成
される。The submount shown in FIG. 1 is manufactured as follows.
First, a SiO2 2 layer with a thickness of 10000Å is formed on Si1 by thermal oxidation, then 500Å of Cr, 100Å of Pt, and 4000Å of Au are continuously deposited.
Form Cr / Pt / Au3. After depositing Sn4 for 2 μm, a resist was used to form a shape that was the reverse of the shape of the Sn4 electrode in FIG.
u / Sn alloy (Sn content 12%) 5 is vapor deposited at 1000Å and Au6 is vapor deposited at 2000Å. Au, Au / Sn on the resist using the step of the resist
The alloy and resist are removed using acetone. Then, the remaining Au / Sn alloy 5 and Au except for the Au6 electrode portion were replaced with nitric acid: water = 1:
The electrode of the chip component mounting portion is formed by etching away using 10. After that, Ti7 is 500Å, Au8 is 2
μm vapor-deposited, and by photolinography, Au is removed with iodine: potassium iodide: water = 1: 2: 20 and Ti is removed with hydrofluoric acid: water = 1: 10 to form bonding pad electrodes. .
このようにして作製されたサブマウントのチップ部品搭
載部分に発光ダイオードチップを設置し、サブマウント
と発光ダイオードチップとを310℃まで加熱することに
より、サブマウント側のSn4,Au/Sn合金5,Au6よりなる電
極と発光ダイオード側のCr・Pt・Au14よりなる電極とを
融着する。まボンディングパッドには熱と超音波を用い
てAu線をボンディングする。The light emitting diode chip is installed on the chip component mounting portion of the submount thus manufactured, and the submount and the light emitting diode chip are heated to 310 ° C., Sn4 on the submount side, Au / Sn alloy 5, The electrode made of Au6 and the electrode made of Cr, Pt, Au14 on the light emitting diode side are fused. The Au wire is bonded to the bonding pad using heat and ultrasonic waves.
このようにチップ部品搭載部分の電極材料とボンディン
グパッドの電極材料を別々にすることにより、チップ部
品との接着強度とワイヤーボンディング部の接着強度と
をそれぞれに高めることができる。By making the electrode material of the chip component mounting portion and the electrode material of the bonding pad separate as described above, the adhesive strength with the chip component and the adhesive strength of the wire bonding portion can be increased respectively.
発明の効果 以上のように本発明は、絶縁基体上に形成された共通電
極層上に、チップ部品搭載用電極体およびこの電極体と
は異なる電極材料からなる外部端子接続用電極体を設け
たことで、チップ部品搭載用電極体とチップ部品との接
着強度および、外部端子接続用電極体と外部端子との接
着強度をそれぞれ高めることができるものである。EFFECTS OF THE INVENTION As described above, according to the present invention, a chip component mounting electrode body and an external terminal connecting electrode body made of an electrode material different from that of the electrode body are provided on the common electrode layer formed on the insulating substrate. Thus, the adhesive strength between the chip component mounting electrode body and the chip component and the adhesive strength between the external terminal connecting electrode body and the external terminal can be increased.
第１図は本発明の一実施例によるサブマウントの断面
図、第２図は本発明の一実施例によるサブマウント上に
発光ダイオードを搭載した状態を示す図、第３図は従来
のサブマウントの断面図である。 １……シリコン（Si）、２……酸化珪素（SiO2）、３…
…クロム・白金・金（Cr・Pt・Au）、４……スズ（S
n）、５……金／スズ合金（Au/Sn合金）、６……金（A
u）、７……チタン（Ti）、８……金（Au）、９……ｎ
型Ga0.6Al0.4As、10……ｐ型GaAs、11……ｐ型Ga0.8Al
0.2As、12……酸化珪素（SiO2）、13……金／亜鉛合金
（Au/Zn合金）、14……クロム・白金・金（Cr・Pt・A
u）、15……金／ゲルマニウム合金（Au/Ge合金）。FIG. 1 is a sectional view of a submount according to an embodiment of the present invention, FIG. 2 is a view showing a state in which a light emitting diode is mounted on the submount according to an embodiment of the present invention, and FIG. 3 is a conventional submount. FIG. 1 ... Silicon (Si), 2 ... Silicon oxide (SiO 2 ), 3 ...
… Chromium / Platinum / Gold (Cr / Pt / Au), 4 ... Tin (S
n), 5 ... gold / tin alloy (Au / Sn alloy), 6 ... gold (A
u), 7 ... Titanium (Ti), 8 ... Gold (Au), 9 ... n
Type Ga 0.6 Al 0.4 As, 10 …… p type GaAs, 11 …… p type Ga 0.8 Al
0.2 As, 12 …… Silicon oxide (SiO 2 ), 13 …… Gold / Zinc alloy (Au / Zn alloy), 14 …… Chromium / Platinum / Gold (Cr / Pt / A)
u), 15 ... Gold / germanium alloy (Au / Ge alloy).
Claims (2)
チップ部品搭載用電極体およびこの電極体とは異なる電
極材料からなる外部端子接続用電極体を設けたことを特
徴とするチップ部品載置用電極。1. A common electrode layer formed on an insulating substrate,
An electrode for mounting a chip component, comprising: an electrode body for mounting a chip component; and an electrode body for connecting an external terminal made of an electrode material different from the electrode body.
ズ，金／スズ合金と金からなり、外部端子接続電極体の
電極材料がチタンと金からなることを特徴とする請求項
１記載のチップ部品載置用電極。2. The electrode material for mounting a chip component is made of tin, gold / tin alloy and gold, and the electrode material of the external terminal connecting electrode body is made of titanium and gold. Electrode for mounting chip parts.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14744488A JPH0777245B2 (en) | 1988-06-15 | 1988-06-15 | Electrode for mounting chip parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14744488A JPH0777245B2 (en) | 1988-06-15 | 1988-06-15 | Electrode for mounting chip parts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022654A JPH022654A (en) | 1990-01-08 |
| JPH0777245B2 true JPH0777245B2 (en) | 1995-08-16 |
Family
ID=15430481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14744488A Expired - Lifetime JPH0777245B2 (en) | 1988-06-15 | 1988-06-15 | Electrode for mounting chip parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777245B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174274A (en) * | 1974-12-24 | 1976-06-28 | Fujitsu Ltd | Patsukeejino seizohoho |
| JPS62269341A (en) * | 1986-05-16 | 1987-11-21 | Sumitomo Electric Ind Ltd | Wiring substrate |
-
1988
- 1988-06-15 JP JP14744488A patent/JPH0777245B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022654A (en) | 1990-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW563262B (en) | Light emitting diodes including modifications for submount bonding and manufacturing methods therefor | |
| JP2557324B2 (en) | Reflected light barrier and method of manufacturing the same | |
| JPH08181392A (en) | Bonding material and bonding method for electric element | |
| US5332695A (en) | Method of manufacturing semi conductor device mounted on a heat sink | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| JPH0750813B2 (en) | Submount for semiconductor laser device | |
| CN110071209A (en) | LED encapsulation | |
| JPS5833885A (en) | Laser diode | |
| JPH0637403A (en) | Semiconductor laser device | |
| JP2529397B2 (en) | Electrode for mounting chip parts | |
| JPH0777245B2 (en) | Electrode for mounting chip parts | |
| JPH0470793B2 (en) | ||
| JP2874819B2 (en) | Semiconductor device | |
| JP3407536B2 (en) | Nitride semiconductor device | |
| JPH06188516A (en) | Optical semiconductor device and manufacturing method thereof | |
| JP2622029B2 (en) | Semiconductor light emitting device | |
| JPH0451073B2 (en) | ||
| JPH01138777A (en) | Submount for optical semiconductor element | |
| JP3826989B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS60110185A (en) | Optical integrated circuit package | |
| USH434H (en) | Contacts to III-V semiconductors | |
| JP2633833B2 (en) | Semiconductor laser | |
| JPS61234588A (en) | Submount for optical semiconductor element | |
| JPH0525182B2 (en) | ||
| JP2526534Y2 (en) | Shot barrier diode device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |