JPH0784073B2 - Printing control system for personal computer - Google Patents
Printing control system for personal computerInfo
- Publication number
- JPH0784073B2 JPH0784073B2 JP62102624A JP10262487A JPH0784073B2 JP H0784073 B2 JPH0784073 B2 JP H0784073B2 JP 62102624 A JP62102624 A JP 62102624A JP 10262487 A JP10262487 A JP 10262487A JP H0784073 B2 JPH0784073 B2 JP H0784073B2
- Authority
- JP
- Japan
- Prior art keywords
- personal computer
- memory
- image
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/128—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers generating or processing printable items, e.g. characters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Laser Beam Printer (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、レーザビームプリンタ(以下、LBPと略す)
等のページプリンタを印刷装置またはハードコピー出力
装置とするパーソナルコンピュータに係り、特に低価格
で高速にハードコピーができるパーソナルコンピュータ
の印刷制御システムに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a laser beam printer (hereinafter abbreviated as LBP).
The present invention relates to a personal computer using a page printer as a printing device or a hard copy output device, and more particularly to a print control system for a personal computer capable of high-speed hard copy at low cost.
[従来の技術] 従来、印刷の途中で一時停止し、再び次の行から印刷を
始めるようなことができず、1ページ単位でしか印刷が
できない印刷装置として、LBPを代表とするページプリ
ンタが知られている。[Prior Art] Conventionally, a page printer typified by LBP has been used as a printing device that cannot perform printing on the next line by pausing during printing and printing only on a page-by-page basis. Are known.
ページプリンタには、LBPの他に発光ダイオードを利用
したLEDプリンタ、液晶シャッタを利用したLCXプリンタ
等がある。In addition to LBP, page printers include LED printers that use light emitting diodes, LCX printers that use liquid crystal shutters, and the like.
このようなページプリンタについては、例えば、日経エ
レクトロニクス誌1985年4月8日号(No.366)第135な
いし157頁に記載されているように、ページプリンタ内
部に1ページ分のイメージデータを格納するビットマッ
プメモリ(フレームメモリ)、パーソナルコンピュータ
(以下、パソコンと略す)から送られてくる文字コード
を格納するキャラクタマップメモリ、文字コードに対応
した字体を蓄えるフォントメモリ(キャラクタジェネレ
ータ)、ページプリンタ全体の制御を行なうプロセッサ
等を搭載したものとなっている。For such a page printer, for example, as described in Nikkei Electronics magazine April 8, 1985 issue (No. 366), pages 135 to 157, one page of image data is stored in the page printer. Bit map memory (frame memory), character map memory that stores the character code sent from a personal computer (hereinafter abbreviated as personal computer), font memory (character generator) that stores the font corresponding to the character code, page printer as a whole It is equipped with a processor that controls the.
また、パソコン側も、イメージデータを蓄えるメモリお
よび文字コードを蓄えるメモリをもち、これらのイメー
ジおよび文字コードを通信ケーブルを介してパソコンと
ページプリンタとを接続していた。すなわち、RS−232C
やセントロニクス等のインタフェースにより、文字は文
字コード信号で、グラフィック画像はイメージ信号で転
送していた。The personal computer side also has a memory for storing image data and a memory for storing character codes, and these images and character codes are connected to a personal computer and a page printer through a communication cable. That is, RS-232C
Characters are transferred as character code signals and graphic images are transferred as image signals through interfaces such as and Centronics.
[発明が解決しようとする問題点] 上記従来技術では、フレームメモリ、キャラクタマップ
メモリ、キャラクタジェネレータ等がパソコンおよびプ
リンタの双方に必要なためパソコンシステム全体として
高価になること、イメージ信号のみを高速に転送するこ
とができないこと等の問題があった。[Problems to be Solved by the Invention] In the above conventional technique, a frame memory, a character map memory, a character generator, etc. are required for both a personal computer and a printer, so that the entire personal computer system becomes expensive, and only an image signal can be transmitted at high speed There was a problem such as being unable to transfer.
本発明の目的は、安価で、かつ高速にデータ転送が行な
えるパーソナルコンピュータの印刷制御システムを提供
することにある。An object of the present invention is to provide a print control system for a personal computer that is inexpensive and can perform high-speed data transfer.
[問題点を解決するための手段] 上記目的を達成するために、本発明は、 ページプリンタを印刷装置とするパーソナルコンピュー
タの印刷制御システムにおいて、 イメージデータを格納する印刷用メモリと、 該印刷用メモリにイメージを書込む書込手段と、 上記印刷用メモリ内のイメージデータを少なくとも上記
ページプリンタの印刷速度で読出す読出手段と、 該読出されたイメージデータの上記ページプリンタへの
転送速度を上記ページプリンタの印刷速度に一致させる
転送速度制御手段と を備えたことを特徴とするものである。[Means for Solving Problems] In order to achieve the above object, the present invention provides a print memory for storing image data in a print control system of a personal computer having a page printer as a printing apparatus, and a print memory for the print. Writing means for writing an image in the memory; reading means for reading out the image data in the printing memory at least at the printing speed of the page printer; and transfer speed of the read image data to the page printer. And a transfer speed control means for matching the printing speed of the page printer.
上記転送速度制御手段は、少なくとも1行分のラインバ
ッファを有し、上記ページプリンタからの水平同期信号
に同期して上記ラインバッファから上記イメージデータ
を1行分毎に出力することができる。The transfer speed control means has a line buffer for at least one line, and can output the image data for each line from the line buffer in synchronization with a horizontal synchronizing signal from the page printer.
上記書込手段は、上記パーソナルコンピュータ内のキャ
ラクタジェネレータを用いて作成した文字を上記印刷用
メモリにイメージ展開することができる。The writing means can develop an image of a character created by using the character generator in the personal computer in the printing memory.
また、上記書込手段は、上記パーソナルコンピュータ内
のCRTコントローラにより作成したグラフィック画像を
上記印刷用メモリに書込むことができる。The writing means can write the graphic image created by the CRT controller in the personal computer into the printing memory.
さらに、上記印刷用メモリは、上記パーソナルコンピュ
ータ内のフレームバッファに共用することができる。Further, the printing memory can be shared with the frame buffer in the personal computer.
[作用] 本発明では、パソコンのバス上に繋がれたページプリン
タ用メモリの容量を、ページプリンタの記録画素数と同
じかそれ以上とし、文字や表、図形等をイメージデータ
としてページプリンタ用メモリに記憶する。ページプリ
ンタはページ単位でしかデータを止められず、またペー
ジプリンタ特有のデータ転送方式であるビデオインタフ
ェースを用いるため、ページプリンタ用メモリからイメ
ージデータを読出す速度はページプリンタの平均転送速
度と等しいかまたはそれより遠い速度とし、さらにこの
読出されたイメージデータをページプリンタの転送速度
に合わせるためにメモリ等によるデータバッファを用い
るようにした。[Operation] In the present invention, the capacity of the page printer memory connected to the bus of the personal computer is equal to or larger than the number of recording pixels of the page printer, and characters, tables, figures, etc. are used as image data for the page printer memory. Remember. Since the page printer can stop the data only in page units and uses the video interface, which is a data transfer method peculiar to the page printer, is the speed of reading image data from the page printer memory equal to the average transfer speed of the page printer? Alternatively, the speed is set farther than that, and a data buffer such as a memory is used to match the read image data with the transfer speed of the page printer.
すなわち、従来ページプリンタ内に設けていた印刷用メ
モリであるフレームメモリはパソコン内に設け、パソコ
ン内で文字や表、図形等をイメージデータとして展開し
印刷用メモリ上に記憶し、ページプリンタへのデータ転
送は先ず印刷用メモリから少なくともページプリンタの
1行分よりも容量の大きいデータバッファへ、ページプ
リンタのデータ転送速度に等しいかまたはそれより速く
転送し蓄え、このデータバッファ内に蓄えたデータをペ
ージプリンタの転送速度を等しい速度で転送する。That is, a frame memory, which is a printing memory conventionally provided in a page printer, is provided in a personal computer, and characters, tables, figures, etc. are developed as image data in the personal computer and stored in the printing memory and stored in the page printer. Data transfer is performed by first transferring from the printing memory to a data buffer having a capacity larger than at least one line of the page printer, storing the data equal to or faster than the data transfer speed of the page printer, and storing the data stored in the data buffer. Transfer the page printer at the same transfer rate.
印刷用メモリは、パソコン内のフレームメモリに共用す
ることができ、かつキャラクタジェネレータは、パソコ
ン内のものを利用することができるので、全体として安
価なパソコンシステムを構成することができる。また、
ページプリンタには、その動作速度に合った速度でイメ
ージデータが転送されるので、その最大印刷速度を損な
うこともない。Since the printing memory can be shared with the frame memory in the personal computer, and the character generator in the personal computer can be used, an inexpensive personal computer system can be configured as a whole. Also,
Since the image data is transferred to the page printer at a speed matching its operating speed, the maximum printing speed is not impaired.
[実施例] 以下、本発明の一実施例を第1図、第2図および第3図
を用いて説明する。本実施例では、ページプリンタとし
てLBPについて説明する。[Embodiment] An embodiment of the present invention will be described below with reference to FIGS. 1, 2, and 3. In this embodiment, LBP will be described as a page printer.
パソコン1の内部は、大まかに分類すると、システム全
体の制御を行なう制御部2、LBP用メモリ3、LBP用メモ
リ3にイメージを書く書込手段4、LBP7の速度と等しい
かまたはそれより速いスピードでLBP用メモリ3から読
出す読出手段5、LBP用メモリ3から読出されたデータ
をLBP7への転送速度に合わせる転送速度制御手段6等に
より構成し、このパソコン1とビデオインタフェースを
もつLBP7とを接続することによりパソコンシステムを構
成している。The inside of the personal computer 1 is roughly classified into a control unit 2 for controlling the entire system, an LBP memory 3, a writing unit 4 for writing an image in the LBP memory 3, and a speed equal to or faster than the speed of the LBP 7. Is constituted by the reading means 5 for reading from the LBP memory 3, the transfer speed control means 6 for adjusting the data read from the LBP memory 3 to the transfer speed to the LBP 7, and the personal computer 1 and the LBP 7 having a video interface. A personal computer system is configured by connecting.
本実施例における詳細としては、制御部2はCPU8、およ
びこのCPU8とデータバス9、アドレスバス10、制御線11
で接続されたメインメモリ12で構成される。書込手段4
はキャラクタジェネレータ(CG)13、CRTコントローラ1
4等で構成される。読出手段5はダイレクトメモリアク
セスコントローラ(DMAC)15で構成され、転送速度制御
手段6は高電力出力用バッファ16、FIFO(ファーストイ
ンファーストアウトバッファ)17、発振回路18、カウン
タ19、RSフリップフロップ20、ANDゲート21、カウンタ2
2、パラレル/シリアル変換回路23および高電力出力用
バッファ24等で構成される。As the details of the present embodiment, the control unit 2 includes the CPU 8, and the CPU 8, the data bus 9, the address bus 10, and the control line 11.
It is composed of the main memory 12 connected by. Writing means 4
Is a character generator (CG) 13, CRT controller 1
Composed of 4 mag. The read means 5 is composed of a direct memory access controller (DMAC) 15, and the transfer rate control means 6 is a high power output buffer 16, a FIFO (first in first out buffer) 17, an oscillation circuit 18, a counter 19, and an RS flip-flop 20. , AND gate 21, counter 2
2. A parallel / serial conversion circuit 23, a high power output buffer 24, etc.
LBP用メモリ3は少なくとも1ページ分の記憶容量が必
要であり、本実施例ではLBP7と解像度400DPI(Dot Per
Inch)、記録サイズA4のものを用いたため、2Mバイトの
増設メモリを用い、これをパソコン内データバス9、ア
ドレスバス10、制御線11を介して制御部2やその他のも
のと接続している。このLBP用メモリ3はパソコン自体
のフレームバッファメモリに利用することも可能であ
る。The LBP memory 3 needs to have a storage capacity for at least one page. In this embodiment, LBP7 and a resolution of 400 DPI (Dot Per) are used.
Inch) and recording size A4 were used, so an additional memory of 2 Mbytes was used, and this was connected to the control unit 2 and other things via the data bus 9, address bus 10 and control line 11 in the personal computer. . This LBP memory 3 can also be used as a frame buffer memory of the personal computer itself.
次に、第2図のフローチャートおよび第3図のタイミン
グ図を参照して、第1図のシステムの動作を説明する。Operation of the system of FIG. 1 will now be described with reference to the flow chart of FIG. 2 and the timing diagram of FIG.
LBP用メモリ3へのイメージデータの書込みは、制御部
2の制御のもとでCG4の文字データをイメージデータに
展開して書込んだり、CRTC14で描画したイメージデータ
を書込んだり、あるいは外部機器から入力したデータを
書込んだりするようにしている。このようにして1ペー
ジ分の書込みが終了したならば、次に読出手段であるDM
AC5を制御部2でイニシャライズしてLBP7が準備完了か
どうか確認し、準備完了ならは、1ページ分のデータを
連続的に転送速度制御手段6へ8ビット情報として約34
0KHz程度の周波数で読出すようにしている。なお、制御
部2はこの読出し終了後、同じものを複数枚コピーする
か、次ページの記録を行なうかチェックし、複数枚コピ
ーする場合はDMAイニシャライズから、次のページの記
録の場合はLBP用メモリ3へのデータ書込みより再度行
なうようにしている。The image data is written to the LBP memory 3 under the control of the control unit 2 by developing the character data of CG4 into image data and writing it, or writing the image data drawn by the CRTC14, or an external device. The data input from is written. When the writing for one page is completed in this way, the DM which is the reading means is next.
AC5 is initialized by the control unit 2 to check whether the LBP7 is ready. If it is ready, one page of data is continuously transferred to the transfer speed control means 6 as about 8 bit information.
The data is read at a frequency of about 0 KHz. After this reading is completed, the control unit 2 checks whether the same copy is to be copied on a plurality of pages or to record the next page. When copying a plurality of pages, the DMA initialization is performed. When the next page is recorded, the LBP is used. The operation is performed again from the data writing to the memory 3.
転送速度制御手段6はDMAC15により連続的に読出された
8ビットのデータ(A)(B)(第3図では、8ビット
中の2ビットのみを例示している)をバッファ16を介し
てFIFO17に蓄え、これをLBP7より出力される垂直同期信
号(C)、水平同期(D)に合わせLBP7の記録有効範囲
内に1行分のデータをLBP7へ送るよう8ビットのデータ
の速度変換を行ない、さらにこの8ビット(F)(G)
をパラレル/シリアル変換回路23で1ビットのビデオイ
ンターフェース信号(I)に変換しバッファ24を介して
LBP7へ送出するようになっている。なお、発振回路18は
LBP7の画素周波数のクロックを発振させるもので、本実
施例では3.25MHzのクロックを発振させている。また、L
BP7の記録有効範囲であることを示す信号(E)は、LBP
7の水平同期信号(D)を基準にし(すなわち、カウン
タ19をリセットし)、発振回路18のクロックをカウンタ
19でカウントして(例えばカウント数128でRSフリップ
フロップ20をセットし、カウント数2928でリセットする
ことにより)作成している。さらにLBP7の記録有効範囲
であることを示す信号(E)と発振回路18の出力である
クロックとをAND回路21で論理積をとり、これをカウン
タ22で1/8に分周した信号(H)にしている。FIFO17か
らパラレル/シリアル変換器23への並列データ取込は、
信号(H)に従って行ない、パラレル/シリアル変換器
23からの直列データ出力はAND回路21の出力に従って行
なうことによりLBP7の速度に合ったデータとして出力す
るようになっている。ここでFIFO17は1ページ内の途中
でデータを止めることはできず、LBP7へデータを転送中
はデータを空にすることはできない。そこでDMAC15から
送られてくるデータの1行分のデータ転送時間をT1、LB
P7の水平同期信号の1周期をT2とすると、本発明ではT1
≦T2であるから、FIFOメモリ17の容量は少なくとも1行
以上の容量が必要となる。本実施例ではこのメモリ容量
は512Kバイト用いているが、1ページ分の容量は必要と
しない。このため本実施例によれば小規模な回路構成に
てLBP7へ記録を行なうことができる。The transfer rate control means 6 transfers the 8-bit data (A) and (B) (only 2 bits out of 8 bits are illustrated in FIG. 3) continuously read by the DMAC 15 via the buffer 16 to the FIFO 17. Then, the speed of 8-bit data is converted so that one line of data is sent to LBP7 within the effective recording range of LBP7 according to the vertical sync signal (C) and horizontal sync (D) output from LBP7. , 8 bits (F) (G)
Is converted into a 1-bit video interface signal (I) by the parallel / serial conversion circuit 23, and is converted via the buffer 24.
It is designed to be sent to LBP7. The oscillator circuit 18
A clock having a pixel frequency of LBP7 is oscillated, and in this embodiment, a clock of 3.25 MHz is oscillated. Also, L
The signal (E) that indicates the effective recording range of BP7 is LBP.
The horizontal synchronizing signal (D) of 7 is used as a reference (that is, the counter 19 is reset) and the clock of the oscillation circuit 18 is counted.
It is created by counting at 19 (for example, setting the RS flip-flop 20 at a count of 128 and resetting at a count of 2928). Further, a signal (E) indicating the recording effective range of LBP7 and the clock which is the output of the oscillation circuit 18 are logically ANDed by the AND circuit 21, and the counter 22 divides this by 1/8 to produce a signal (H )I have to. The parallel data acquisition from the FIFO17 to the parallel / serial converter 23 is
Parallel / serial converter that performs according to the signal (H)
The serial data output from 23 is performed in accordance with the output of the AND circuit 21 so that it is output as data matching the speed of LBP7. Here, the FIFO 17 cannot stop the data in the middle of one page, and cannot empty the data while transferring the data to the LBP7. Therefore, the data transfer time for one row of data sent from the DMAC15 is T 1 , LB
When P7 of one period of the horizontal synchronizing signal and T 2, in the present invention T 1
Since ≦ T 2 , the capacity of the FIFO memory 17 needs to be at least one row or more. In this embodiment, this memory capacity is 512 Kbytes, but the capacity for one page is not required. Therefore, according to the present embodiment, recording can be performed in the LBP7 with a small circuit configuration.
第4図は本発明における他の実施例を示す。FIG. 4 shows another embodiment of the present invention.
パソコンシステム内制御部2の処理能力が非常に高速化
が進んできたため、DMACを使わなくとも高速にデータ転
送が行なえるようになった。すなわちデータバス9、ア
ドレスバス10、制御線11から簡単なインタフェース25を
設け、LBP用メモ3の内容を制御部2で処理し、インタ
フェース25より高速にデータを読出すことで実現でき
る。また、転送速度制御手段6として前実施例のFIFO17
を使用しなくとも切換回路27、RAMもしくはRAMに類する
メモリ26、アドレスデコーダ28、LBPデータ転送回路29
の構成によっても実現できる。すなわち切換回路27がRA
M26とインタフェース25を接続している状態において
は、アドレスデコーダ28を用いてLBP用メモリ3の内容
をRAM26に蓄えるようにしている。また切換回路27がRAM
26とパラレル/シリアル変換回路23を接続している状態
ではLBPデータ転送回路29によりLBP側がデータは要求し
ている時にアドレスデコーダ28を用いてLBP側へデータ
を転送し記録するもので、本実施例においても小規模な
ハード構成によりLBPの最大記録速度で記録することが
できる効果がある。Since the processing capacity of the control unit 2 in the personal computer system has become extremely high speed, it is now possible to transfer data at high speed without using the DMAC. That is, it can be realized by providing a simple interface 25 from the data bus 9, the address bus 10, and the control line 11, processing the contents of the LBP memo 3 by the control unit 2, and reading the data from the interface 25 at high speed. Further, as the transfer speed control means 6, the FIFO 17 of the previous embodiment is used.
Switching circuit 27, RAM or memory similar to RAM, address decoder 28, LBP data transfer circuit 29 without using
It can also be realized by the configuration of. That is, the switching circuit 27 is RA
When the M26 and the interface 25 are connected, the address decoder 28 is used to store the contents of the LBP memory 3 in the RAM 26. The switching circuit 27 is RAM
In the state where the 26 and the parallel / serial conversion circuit 23 are connected, when the LBP side requests data by the LBP data transfer circuit 29, the address decoder 28 is used to transfer and record the data to the LBP side. Even in the example, there is an effect that recording can be performed at the maximum recording speed of LBP by a small-scale hardware configuration.
なお、本実施例ではページプリンタとしてLBPを用いて
説明したが、これに限らずLEDプリンタやLCXプリンタ等
のページプリンタを用いても同様に実現できる。Although the LBP is used as the page printer in the present embodiment, the present invention is not limited to this and can be similarly realized by using a page printer such as an LED printer or an LCX printer.
[発明の効果] 本発明によれば、LBP側に記録イメージを蓄えるフレー
ムメモリおよびキャラクタジェネレータ等を搭載する必
要がないので、ページプリンタを安価にすることがで
き、かつ、パソコンへのハードウエア付加は少なくて済
むので、パソコンシステム全体としての価格を低減する
ことができる。[Effects of the Invention] According to the present invention, since it is not necessary to mount a frame memory for storing a recording image and a character generator on the LBP side, it is possible to reduce the cost of a page printer and to add hardware to a personal computer. Since the number is small, the price of the entire personal computer system can be reduced.
第1図は本発明の一実施例の構成図、第2図は第1図の
パソコンの記録処理フローチャート、第3図は第1図の
LBP用メモリから読出されたデータをLBPへの転送速度に
合わせる手段における主要部タイミングチャート、第4
図は本発明の他の一実施例の構成図を示す。 1……パソコン、2……制御部、3……LBP用メモリ、
4……書込手段、5……読出手段、6……転送速度制御
手段、7……LBP、8……CPU、9……データバス、10…
…アドレスバス、11……制御線、12……メインメモリ、
13……キャラクタジェネレータ、14……CRTコントロー
ラ、15……DMAC、16……バッファ、17……FIFOメモリ、
18……発振回路、19……カウンタ、20……RSフリップフ
ロップ、21……AND回路、22……カウンタ、23……パラ
レル/シリアル変換回路、24……バッファ、25……イン
タフェース回路、26……RAMメモリ、27……切換回路、2
8……アドレスデコーダ。FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a recording processing flowchart of the personal computer of FIG. 1, and FIG. 3 is of FIG.
Timing chart of main part in means for matching data read from LBP memory with transfer rate to LBP, 4th
The figure shows a block diagram of another embodiment of the present invention. 1 ... PC, 2 ... control unit, 3 ... LBP memory,
4 ... writing means, 5 ... reading means, 6 ... transfer rate control means, 7 ... LBP, 8 ... CPU, 9 ... data bus, 10 ...
… Address bus, 11 …… Control line, 12 …… Main memory,
13 …… Character generator, 14 …… CRT controller, 15 …… DMAC, 16 …… Buffer, 17 …… FIFO memory,
18 ... Oscillation circuit, 19 ... Counter, 20 ... RS flip-flop, 21 ... AND circuit, 22 ... Counter, 23 ... Parallel / serial conversion circuit, 24 ... Buffer, 25 ... Interface circuit, 26 ...... RAM memory, 27 …… Switching circuit, 2
8 …… Address decoder.
Claims (5)
パーソナルコンピュータシステムの印刷制御システムに
おいて、 パーソナルコンピュータシステムの内部バスに接続さ
れ、少なくともページプリンタ1ページ分以上の印刷情
報をイメージとして記憶する印刷用フレームメモリと、 上記内部バスに接続され、印刷情報をイメージとして展
開し、該イメージデータを上記内部バスを介して上記印
刷用フレームメモリに書き込む印刷イメージ書込手段
と、 上記内部バスに接続され、上記印刷用フレームメモリか
らイメージデータを、上記内部バスを介してプリンタの
印刷速度以上の速度で読みだす印刷イメージ読出手段
と、 パーソナルコンピュータシステムの内部に設けられ、読
み出されたイメージデータを、ページプリンタの印刷速
度に合致させて出力する転送速度制御手段と を備えたことを特徴とするパーソナルコンピュータの印
刷制御システム。1. A print control system for a personal computer system in which a page printer is connected as a printing device. The print frame is connected to an internal bus of the personal computer system and stores print information of at least one page of the page printer as an image. A memory and a print image writing unit connected to the internal bus to develop print information as an image and write the image data to the print frame memory via the internal bus; A print image reading means for reading image data from the frame memory for printing at a speed higher than the printing speed of the printer through the internal bus, and a page printer which is provided inside the personal computer system and which reads the image data. Printing speed A print control system for a personal computer, comprising: a transfer speed control means for matching and outputting.
分のラインバッファを有し、上記ページプリンタからの
水平同期信号に同期して上記ラインバッファから上記イ
メージデータを1行分毎に出力する特許請求の範囲第1
項記載のパーソナルコンピュータの印刷制御システム。2. The transfer speed control means has a line buffer for at least one line, and outputs the image data for each line from the line buffer in synchronization with a horizontal synchronizing signal from the page printer. Claims No. 1
A print control system for a personal computer according to the item.
ータ内のキャラクタジェネレータを用いて作成した文字
を上記印刷用フレームメモリにイメージ展開する特許請
求の範囲第1項記載のパーソナルコンピュータの印刷制
御システム。3. The print control system for a personal computer according to claim 1, wherein said writing means develops an image of a character created by using a character generator in said personal computer in said frame memory for printing.
ータ内のCRTコントローラにより作成したグラフィック
画像を上記印刷用フレームメモリに書き込む特許請求の
範囲第1項記載のパーソナルコンピュータの印刷制御シ
ステム。4. The print control system for a personal computer according to claim 1, wherein the writing means writes a graphic image created by a CRT controller in the personal computer in the print frame memory.
ーソナルコンピュータ内のフレームバッファを共用する
特許請求の範囲第1項記載のパーソナルコンピュータの
印刷制御システム。5. The print control system for a personal computer according to claim 1, wherein a frame buffer in the personal computer is shared as the print frame memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102624A JPH0784073B2 (en) | 1987-04-24 | 1987-04-24 | Printing control system for personal computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102624A JPH0784073B2 (en) | 1987-04-24 | 1987-04-24 | Printing control system for personal computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63267556A JPS63267556A (en) | 1988-11-04 |
| JPH0784073B2 true JPH0784073B2 (en) | 1995-09-13 |
Family
ID=14332395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62102624A Expired - Lifetime JPH0784073B2 (en) | 1987-04-24 | 1987-04-24 | Printing control system for personal computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0784073B2 (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513468A (en) * | 1978-07-17 | 1980-01-30 | Toshiba Corp | Display unit |
| JPS5599641A (en) * | 1979-01-24 | 1980-07-29 | Toshiba Corp | Control system for printer |
| JPS56156876A (en) * | 1980-05-08 | 1981-12-03 | Fujitsu Ltd | Character pattern output device |
| JPS57142687A (en) * | 1981-02-27 | 1982-09-03 | Casio Computer Co Ltd | Crt display unit |
| JPS58128879A (en) * | 1982-01-26 | 1983-08-01 | Toshiba Corp | Form overlay controlling system for page printer |
| JPS58198962A (en) * | 1982-05-17 | 1983-11-19 | Fuji Xerox Co Ltd | Scanner for light beam |
| JPS59180627A (en) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | Data output system |
| JPH0729449B2 (en) * | 1984-10-22 | 1995-04-05 | 富士ゼロックス株式会社 | Printer controller |
| JPS61204732A (en) * | 1985-03-07 | 1986-09-10 | Ricoh Co Ltd | Printer control device with built-in host |
-
1987
- 1987-04-24 JP JP62102624A patent/JPH0784073B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63267556A (en) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5671445A (en) | Interface for transmitting graphics data to a printer from a host computer system in rasterized form | |
| US5615314A (en) | Interface for providing rasterized data to an imaging device | |
| US4476542A (en) | Printing system | |
| JP2004048372A (en) | Image processing device, image input / output device, scaling process method, and memory control method | |
| US4809215A (en) | Information processing system having decode, write and read means | |
| US6483604B1 (en) | Disk-based image storage system and method with prioritized loading and retrieval operations | |
| GB2238640A (en) | Multiple-bus controller for printer | |
| US4520455A (en) | Printing system | |
| JPH0784073B2 (en) | Printing control system for personal computer | |
| US6801332B1 (en) | Composite apparatus and printer sharing method | |
| JP2502753B2 (en) | Image output device | |
| JP2752821B2 (en) | Image recording device | |
| JP3304769B2 (en) | Address translation device | |
| KR100228788B1 (en) | Dynamic Configuration Method and Circuit of Memory in Color Printing System | |
| US6577313B1 (en) | Image data control apparatus | |
| JPH047965A (en) | Printer controller | |
| JPH047966A (en) | Printer controller | |
| JP3799011B2 (en) | How to generate print data for all pages | |
| KR100186226B1 (en) | White line expressivity improving circuit of image forming apparatus | |
| JP2598125B2 (en) | Output control device | |
| JPS60245362A (en) | printer control device | |
| Caul et al. | A Canon laser printer controller | |
| JPS60178528A (en) | Buffer control system | |
| JPS6161860A (en) | printer control device | |
| JPS61100473A (en) | Printer-controlling system |