JPH0785104B2

JPH0785104B2 - 超伝導量子干渉素子

Info

Publication number: JPH0785104B2
Application number: JP62125469A
Authority: JP
Inventors: 則夫藤巻
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-05-22
Filing date: 1987-05-22
Publication date: 1995-09-13
Anticipated expiration: 2010-09-13
Also published as: JPS63290979A

Description

【発明の詳細な説明】〔概要〕 SQUIDのバイアスと磁界結合線にパルスと３角波あるい
は鋸波を加え、磁束あるいは被測定電流の値をパルス数
として取り出す。超伝導回路による処理、帰還が可能に
なり、ワンチップ化が可能。

〔産業上の利用分野〕

本発明は、電流あるいは電流に換算できる磁束、電圧、
抵抗などを測定するために用いられる超伝導量子干渉素
子（SQUIDという）に関する。

〔従来の技術〕

SQUIDは高密度の検出器であり、特にSQUID磁束計は他の
あらゆる磁束計より高密度である。従来のDC SQUIDと呼
ばれる磁束計を第15図に示す。（ａ）は２接合超伝導量
子干渉素子（DC SQUID）の等価回路であり、J₁,J₂はジ
ョセフソン接合、l₁はJ₁,J₂を含む超伝導ループにバイ
アス電流Ｉを供給する回路である。l₂は信号電流I_Xを流
す信号線であり、磁束計の場合この電流I_Xは測定すべき
磁束と鎖交するピックアップコイルにより供給される。
接合J₁,J₂を含む超伝導ループと信号線l₂とは相互イン
ダクタンスＭにより結合する。ジョセフソン接合J₁,J₂
にはブリッジ接合などのＩ−Ｖ特性に本来ヒステリシス
のない接合か、あるいはＩ−Ｖ特性にヒステリシスのあ
るトンネル型接合に並列に抵抗を接続してヒステリシス
をなくしたもの（図示の例）がよく用いられる。Ｉ−Ｖ
特性は第15図（ｂ）に示す如くで、曲線C₁はMI_X＝ｎφ
_０の場合、曲線C₂はの場合である。

超伝導回路はインダクタンスが支配的であり、（ａ）で
はこれを図示のようにコイルシンボルで表わしている。
バイアス電流Ｉが供給されると、接合J₁側とJ₂側が同じ
インダクタンスなら各々にI/2が流れる。この電流I/2が
臨界値以下であるとジョセフソン接合は無電圧状態であ
り、出力端Outの電圧Ｖは０である。臨界値は信号電流I
_Xにより変わり、I_X＝０ならI_C0である。I_Xが０から次第
に大きくなると臨界値I_Cは次第に下り、MI_X＝φ₀/2でI
_C1になる。I_Xが更に大きくなると臨界値は上り始め、MI
_X＝φ_０でI_C0になる。更に大きくなるとまた下り始め、
以下同様変化を繰り返す。結局MI_X＝ｎφ_０（ｎ＝0,1,
2,……）でI_C＝I_C0、MI_X＝（ｎ＋１）φ_０でI_C＝I_C1で
あり、この間を周期的に変化する。こゝでφ_０は磁束量
子であり、ｎ＝０は０モード、ｎ＝１は１モード、……
と呼ばれ、超伝導ループにφ_０が0,1,2,……入った状態
を示す。ジョセフソン接合に流れるバイアス電流が臨界
値を越えると該接合は電圧状態になり、電圧ＶはI_Xによ
り曲線C₁,C₂,またはこれらの中間の曲線（図示せず）に
沿って、Ｉに応じて増大する。MI_XとＶとの関係は第15
図（ｃ）の如くなり、周期的な変化を示す。

この第15図（ｃ）ではMI_X＝０でＶはある０でない値V₁
を持っており、従ってＩはI_Cを越えて（ｂ）のI_Bの如き
値をしている。この状態でI_Xを増大すると曲線は下って
Ｖは大になり、C₂で最大で以後曲線は上ってＶは下り、
（ｃ）はこの繰り返しを示している。I_Xは信号電流、磁
束計ならピックアップコイルに鎖交する磁束の変化であ
り、（ｃ）よりＶを知ればI_Xが求まるから、結局（ａ）
図の出力端Outの電圧Ｖを測定して磁束計ならピックア
ップコイルに鎖交する磁束を知ることができる。しか
し、第15図（ａ）に示されるようにＶは周期的な変化を
するので、ある値V₃が得られたとしてもMI_XがMI_X1なの
か、MI_X2なのか、……は分らない。またバイアス電流源
や、出力電圧Ｖを測定する直流増幅器のドリフトが出力
に影響する等の問題があるので、実際の測定回路として
は第16図に示すように、動作点が常にＶ−MI_X特性の最
小点になるように帰還電流を流すやり方が行なわれてい
る。

この第16図でPCは前記のピックアップコイルで、信号線
l₂に信号電流I_X0を流す。l₃は帰還電流Ifを流す信号線
で、本回路ではこれらの電流の和I_X0＋Ifが第15図の信
号電流I_Xになる。バイアス電流Ｉとしては（ｂ）のI_Bを
用い、従ってＶ−I_X特性は第15図（ｃ）の如くなる。OS
Cは発振器で、その出力k sinω tがロックインアンプA₃
に対する基準信号Refになる。A₁,A₂は増幅器で、A₁は出
力端Outの電圧Ｖを増幅し、ロックインアンプA₃に加え
る。ロックインアンプA₃は入力電圧のうち基準信号Ref
と同じ周波数成分のものの、振幅及び位相に応じた出力
を直流で生じ（積の出力で、同相なら＋v₁,逆相なら−v
₂、1/4周期ずれなら０）、増幅器A₂はこれを増幅し、抵
抗R_Fを通して信号線l₃へ出力する。発振器OSCの出力は
コンデンサＣを介して信号線l₃へも加わり、従って帰還
電流IfはI₀＋k sinω tの形をしている。

信号電流に発振器OSCのsinω tの成分があるので、出力
電圧Ｖにもsinω tの成分がある。ロックインアンプA₃
はこれが同相なら正の、逆相なら負の電圧を出力し、こ
れはA₂の出力I₀を増加、減少することになり、結局動作
点を第15図（ｃ）のMinで示す最小電圧点にする。これ
は簡単には次のように説明できる。即ち、増幅器A₂から
供給される電流I₀がI_O1のときIfは第15図（ｂ）のI_f1と
なり、増加するときＶは減少し、これはA₁で反転されて
増加となり、Refと同相になる。従ってロックインアン
プA₃の出力は正で、I_O1は増加する。またI₀がI_O2のとき
Ifは第15図（ｃ）のI_f2となり、増加するときＶは増加
し、A₁で反転されて減少し、Refと逆相になる。従ってA
₃の出力は負になり、I_O2は減少し、こうして結局Min点
に落着く。

信号電流I_X0を０として本回路をMin点に落ち着かせ、そ
の時の増幅器A₂の出力電流（I₀₀とする）を求めてお
き、今度はI_X0を流し、増幅器A₂の出力電流はI₀になっ
たとすると、I_X0＝I₀₀−I₀として信号電流I_X0が求ま
る。

〔発明が解決しようとする問題点〕

従来のSQUIDは第16図に示されるように出力Ｖがアナロ
グであり、アナログ電圧Ｖを用いて動作点を定めたりす
るために低雑音増幅器A₁,A₂、ロックインアンプA₃など
のアナログ回路を必要とする。通常これらは室温で動作
するため、液体ヘリウム温度のSQUID素子に比べて熱雑
音が大きく、感度低下の原因になる。

液体ヘリウム温度で動作するGaAs FETを初段増幅器に用
いた例もあるが、ジョセフソン接合等からなるSQUIDと
は製作プロセスが異なるため、これらを一体化した集積
回路を作ることは容易でない。

本発明は付属回路も、ジョセフソン接合を含む超伝導回
路で動作可能にして、同一チップ上に構成できるSQUID
を提供しようとするものである。

〔問題点を解決するための手段〕

本発明では、ジョセフソン接合を含む超伝導回路などに
より容易に扱えるようにするため、SQUIDのバイアスを
パルスで与え、その出力がパルス（ディジタル）になる
ようにした。原理図を第１図に示す。

第１図の等価回路は第15図（ａ）と余り変らないが、バ
イアス電流は図示の如きパルス電流I_B（ｔ）とし、信号
線はl₂,l₄としてl₂に被測定電流I_Xを流し、l₄に３角波
電流I_C（ｔ）を流す。出力端Outにはパルス電圧が現わ
れ、これをカウンタCTRで計数する。この回路でのジョ
セフソン接合J₁,J₂は第15図（ａ）と異なり、ヒステリ
シスのある方が望ましい。３角波電流I_C（ｔ）の周波数
f_Cはバイアスパルス電流I_B（ｔ）の周波数f_Bより充分小
さくしておく。第２図に閾値特性と動作点を示す。

〔作用〕バイアス電流が閾値を越えるとジョセフソン接合は電圧
状態になるが、この閾値は信号電流により変る。第１図
では信号電流はI_X＋I_Cであり、これが正，負方向で大に
なるとバイアス電流I_Bは小さくても電圧状態になる。曲
線Ｃは電圧／無電圧状態の境界を示し、曲線Ｃより上は
電圧状態、曲線Ｃより下は無電圧状態である。バイアス
電流I_Bの振幅を閾値特性Ｃに対して図示の如く選んでお
くと、直線Ｄの右側では（I_C＋I_XがIth以上なら）バイ
アスパルスが有るとき電圧状態、無いとき無電圧であ
り、出力端Outからはバイアスパルスと同様なパルス電
圧Ｖが得られ、また直線Ｄの左側では（I_C＋I_XがIth以
下では）バイアスパルスの有無に関係なく無電圧状態
で、出力端Outにはパルス電圧が現われない。

出力端Outにパルス電圧が現われる期間Ｔ、I_C（ｔ）の
振幅をI_C0とすると、この期間Ｔに現われるパルス電圧の数ｍはｍ＝f_B・Ｔ、
従ってである。f_B,f_c,I_C0,Ithは分っているから、ｍを測ると
被測定電流I_Xが分る。パルス数ｍはカウンタで計数すれ
ばよく、カウンタのようなディジタル素子はジョセフソ
ン接合を含む超伝導回路で容易に構成でき、従ってSQUI
Dと同一チップに付属回路を組込むことが簡単にでき
る。

（変形例）閾値特性は非対称にしてもよく、またバイアス電流の一
部を分流して信号線に流してもよく、このようにしても
同様な動作が得られる。バイアスパルス数I_B（ｔ）は矩
形波に限らず、またI_B（ｔ）、I_C（ｔ）ともオフセット
がかかっていてもよい。制御電流I_C（ｔ）は閾値を振っ
て、一定ピーク値のバイアスパルスI_B（ｔ）で閾値を越
える点を探すものと言える。従って漸増する部分を持つ
なら３角波に限らず、鋸歯、台形波などでもよく、また
もっと一般に時間に対し線形の領域がないような波形例
えば正弦波形であってもよい。正弦波などのように非線
形性が既知なら、出力カウント数ｍから被測定電流を算
出することができる。

第３図は、I_B（ｔ）、I_C（ｔ）とも正負に対称な波形と
し、閾値特性を非対称とした例を示す。本例の閾値特性
Ｃはジョセフソン接合J₁,J₂の各臨界電流の比をほゞ1:3
にして得られる。一般にこの比と、ループインダクタン
スの値、ループへのバイアス電流注入点を変えることに
より、種々の形の閾値特性Ｃが得られる。また本例では
バイアス電流I_B（ｔ）を矩形波でなく、図示のように段
をつけて、ピーク値に達している時間を短くしている。
このようにすると、動作点が閾値に接近する場合に生じ
得る熱雑音等による誤動作を受けにくゝなる。

この第３図でも、I_Bのピークレベルが閾値特性Ｃと交わ
る点IthをI_C（ｔ）＋I_Xが越える部分で出力端Outにパル
スが生じ、その数m₁,m₂を計数することによりI_Xが求ま
る。即ち、I_C（ｔ）＋I_Xの正側ではが成立し、従ってまたI_C（ｔ）＋I_Xの負側ではが成立し、従ってこれら（２），（３）式からI_Xはとなる。この第３図ではIthの値を知らなくても被測定
電流I_Xが求まる利点がある。

パルス数m,m₁,m₂は第２図、第３図では数個としたが、
実際は100個など多数とし、精度を上げる。

第３図で閾値特性を非対称にしたのは、閾値特性の右側
ではバイアスパルスの正波による出力のみが現われ、同
左側では同負波による出力のみが現われるようにするた
めである。対称的にすると左，右側でそれぞれ正，負波
が現われ、その処理をしなければならず、厄介である。

〔実施例〕

第４図に超伝導回路からなる帰還回路を付けた磁束計と
しての回路構成を示す。10は周波数f_Bの正弦波を発生す
る発振器、12はJJパルサで、周波数f_Bの正弦波を同じ周
波数の図示波形のパルス（ピーク期間が短いパルス）に
し、これをバイアスパルスI_B（ｔ）としてSQUIDに供給
する。発振器10の出力周波数f_Bは分周器14で分周し、ロ
ーパスフィルタLPFに通して周波数f_Cの三角波I_C（ｔ）
にし、信号線l₄へ供給する。また出力端Outの出力パル
スはアップダウンカウンタCTRに供給し、また極性検出
回路18で正，負波を判別し、カウンタCTRに正波のとき
アップカウントｕ、負波のときダウンカウントｄさせ
る。従ってカウンタCTRの計数値は前記のm₁−m₂であ
り、これが本磁束計回路の出力になる。この出力はまた
PID制御回路22に加えられて、帰還制御のＰ（比例）成
分、Ｄ（微分）成分、およびＩ（積分）成分となり、こ
れらの和が変換器24によりD/A変換され、帰還電流Ifと
して信号線l₃に加えられて、第15図で説明した出力電圧
Ｖを最小点Minにする制御を行なう。

この第４図のSQUID磁束計もカウンタCTR、PID制御回路2
2など付属回路が必要であるが、これらは超伝導回路な
どで構成でき、SQUID本体とワンチップ化可能である。
次に各部の構成例を示す。

アップダウンカウンタCTRの構成例を第５図、第６図に
示す。カウンタCTRは第５図に示すように同じ構成の１
段分の回路C1,C2……を必要段数縦続接続してなり、初
段C1はクロックCK,▲▼を入力され、計数値の第１
位ビット（LSB）A₁を出力する。２段目C2はC1のキャリ
ーを入力され、第２位ビットA₂を出力する。以下同様で
ある。第６図は１段分の回路構成を示す。

第６図はデュアルレール方式のカウンタ１段分を示し、
ラッチ回路30と、＋印で示すオアゲートG_a1等および・
印で示すアンドゲートG_b1等からなる論理回路で構成さ
れる。初段C1の場合、入力X_n-1,▲▼はクロッ
クCK,▲▼であり、この段の出力AnはA₁である。次
段への出力Xn,▲▼はである。アップカウントのときｕ＝1,d＝０となり、ダ
ウンカウントのときｄ＝1,u＝０になる。

第７図にラッチ回路30の例を示す。ラッチ回路には種々
のものがあるが、こゝでは３層電源＃1,＃2,＃３と３個
のオアゲートGaおよびタイムドインバータTIからなる回
路を用いる。アンドゲートG_b2の出力を３相電源＃1,＃
2,＃３の位相で各オアゲートへ逐次取込み、２π/3の遅
延後に出力Anを生じる。出力▲▼は２番目のオアゲ
ートからタイムドインバータTIを通して出力される。ヒ
ステリシスを持つジョセフソン接合では、バイアス電流
が閾値を越えると電圧状態になり、この電圧状態はバイ
アス電流が０になるまで維持される。ラッチ回路30の各
オアゲートGaはこのような動作をしており、入力が１で
＃１電源が立上ると１番目のオアゲートは閾値を越える
とき電圧状態になり（ラッチし）、＃１電源が０になる
迄この状態を維持する。２番目,3番目のオアゲートも同
様に動作する。タイムドインバータTIは要するにインバ
ータであり３番のオアゲートの出力Anとは逆の出力▲
▼を生じるものであるが、ジョセフソン接合利用のイ
ンバータでは最初の反転出力を生じにくいのでこのため
の特別の付加回路を備えている。これには２種の回路が
既知であるが、そのいずれを用いてもよい。

第６図の回路の動作をアップカウントの場合につき、そ
して初段C1につき説明すると、この場合出力XnはX_n-1 A
n従ってCK・A₁,▲▼はである。第１クロックが入る前はX_n-1＝0, An＝0,Xn＝0,▲▼＝１である。

第１クロックが入るとX_n-1＝1, この第１クロック入力時点ではAn＝０であるからアンド
ゲートG_b2の出力は１、これがラッチ30に取込まれ、前記遅延後にAn＝１
になる。なおオアゲートG_a2などは＃１電源で動作す
る。また第１クロック入力時点ではAn＝０であるから初
段出力X₁は０、▲▼は１である。

第２クロックが入ると、今度はAn＝１であるからアンド
ゲートG_b2の出力は０になり、これがラッチ30に取込ま
れ、前記遅延後にAn＝０になる。また第２クロック入力
時点ではAn＝１であるから出力X₁は１、になる。

第３クロックが入力すると、An＝０であるからアンドゲ
ートG_b2の出力は１、これがラッチ30に取込まれ、前記
遅延後にAn＝１になる。出力X₁は０、▲▼は１であ
る。

以下同様で、初段の出力Anは0,1,0,1,……となり、次段
へのキャリー出力Xnは0,0,1,0,1……となる。２段目C₂
はこのキャリー出力Xnを計数し、A₂を0,0,1,1,0,0,……
とし、次段へキャリー出力を生じる。他の段C3,C4,……
の動作も同様である。ダウンカウントのときはｕ＝0,d
＝１であるから次段へのボロー出力はになる。

JJパルサ12は別途出願の明細書に記載したようにジョセ
フソン接合１個と抵抗を直列に接続し、これらに並列に
２個直列のジョセフソン接合を接続し、これらに正弦波
を加え、上記直列接続点を出力端とした回路などにより
発生することができる。

第８図にD/A変換器24の例を示す。本体は周知のＲ−2R
梯子形回路であるが、この各ノードへ供給する電流をジ
ョセフソン素子利用のオアゲートGaで制御する。A₁,A₂,
……Anはディジタル入力の各ビットである。Anが０のと
き当該ゲートは無電圧状態で、バイアス電流I_Bは全て該
ゲートを流れ、グランドへ落される。Anが１なら当該ゲ
ートは電圧状態になり、バイアス電流I_BはノードNnへも
流れる。他のビットのゲートにおいても同様である。各
ノードは３個の2Rでグランドへ接続された形をしてお
り、各ノードへI_Bが供給されるとすると各2RへはI_B/3が
流れる。従ってAn＝１のとき出力線l₅へ流れる電流はである。A_n-1についてはNn側へ流れたI_B/3の1/2がl₅に
流れ、以下これに準ずるので結局出力線l₅に流れる電流
Ｉはになる。これはA₁をLSB、AnをMSBとするｎビット２値数
のD/A変換出力に他ならない。これらの抵抗は第９図に
示すように超伝導インダクタンスL,2Lに置き換えること
ができる。出力線l₅に流れる電流はやはり（５）式で表
わされる。また第10図に示すように、相互インダクタン
スＭを用いてもよい。この場合出力線l₅に流れる電流Ｉ
はである。PID制御はD/A変換後のアナログ量に対して行な
うことも可能であるが、第11図に示すようにカウンタCT
Rの出力をレジスタ32,34,36、減算器38、加算器40、お
よび重み付け回路42の組み合せで行なうことができる。
即ち比例（Ｐ）成分はレジスタ32の出力をそのまゝ、微
分（Ｄ）成分はレジスタ34の前の値との差を減算器38で
求めて、積分（Ｉ）成分はレジスタ36の前回までの和を
加算器40で今回の値と加算して重み付け加算器42に入力
すれば、該加算器42の出力はPID制御出力になる。これ
らの加算器および減算器はジョセフソン論理回路で実現
でき、ワンチップ化可能である。

周波数f_Cの３角波を作るための分周器14は前記アップダ
ウンカウンタCTRをｕ＝1,d＝０として用いればよい。勿
論、常にｕ＝1,d＝０であるから、第６図は第13図のよ
うに簡素化することができる。第12図はカウンタ段C1,C
2,……をＮ段縦続接続して、最終段C_Nから入力周期Ｔの
2^Nの周期の出力A_Nを得る状態を示す。第13図はカウンタ
の第ｉ段を示し、入力ローパスフィルタLPFは第14図に示すように超伝導トラ
ンスTRと、抵抗Ｒ、インダクタンスＬからなる回路で構
成できる。この回路ではRLの時定数を充分大にしておく
と、入力端INに矩形波が入るとき出力線l₆には三角波電
流が流れる。

なお第４図〜第14図では各回路を超伝導回路により実現
するが、SQUIDと１チップ化可能なら、同様な機能を果
す他の回路であってもよい。また第４図で帰還回路を取
り除いて、パルス数差から被測定電流I_Xを得るようにし
てもよい。周波数f_Cの３角波あるいは鋸歯I_C（ｔ）はI_B
（ｔ）と同じ発振器の出力を用いず、別途発生するよう
にしてもよい（非同期でよい）。第４図のカウンタCTR
の出力を更に超伝導回路等により記憶、処理するように
してもよく、D/A変換して出力することも可能である。

〔発明の効果〕

以上説明したように本発明では、SQUIDの出力をパルス
数として取り出すので、ディジタル処理の得意なジョセ
フソン素子等からなる超伝導回路によりこれを処理し、
また帰還回路などを構成することができ、同一プロセス
により同じチップ上に集積化することが可能になり、小
型、高感度なSQUIDを提供することができる。

【図面の簡単な説明】

第１図は本発明の原理図、第２図、第３図は第１図の動作説明図、第４図は本発明の実施例を示すブロック図、第５図はアップダウンカウンタのブロック図、第６図はカウンタ１段分の回路図、第７図はラッチの回路図及び波形図、第８図〜第10図はD/A変換器の回路図、第11図はPID制御回路のブロック図、第12図は分周器のブロック図、第13図は分周器の１段分の回路図、第14図はLPFの回路図、第15図は従来のSQUIDの説明図、第16図は従来の磁束計の回路図である。第１図でJ₁,J₂はジョセフソン接合、I_B（ｔ）はバイア
ス電流、I_Xは被測定電流、I_C（ｔ）は制御電流、Outは
出力端、CTRはカウンタである。

Claims

【特許請求の範囲】

【請求項１】２以上のジョセフソン接合（J₁,J₂）を含
む超伝導ループからなる超伝導量子干渉素子において、該超伝導ループに繰返しパルス電流よりなるバイアス電
流（I_B（ｔ））を供給するとともに、該バイアス電流の
繰返し周波数より低い周波数の制御電流（I_C（ｔ））と
信号電流（I_X）とにより前記超伝導ループを励磁し、前記バイアス電流が前記ジョセフソン接合の閾値を越え
ることによって発生するパルス電圧のパルス数（ｍ）を
計数することを特徴とする超伝導量子干渉素子。
【請求項２】前記バイアス電流を供給するための手段
（12）と、前記制御電流を供給するための手段（14,LP
F）と、及び前記パルス電圧のパルス数を計数するため
の手段（CTR）とを備え、これらの手段の一部または全
部が超伝導回路で構成されることを特徴とする特許請求
の範囲第１項記載の超伝導量子干渉素子。
【請求項３】前記パルス電圧のパルス数を計数した結果
に基づいて発生された帰還電流により前記超伝導ループ
を励磁することを特徴とする特許請求の範囲第１項また
は第２項記載の超伝導量子干渉素子。