Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0786963B2 - ディスク装置の再生回路 - Google Patents
[go: Go Back, main page]

JPH0786963B2 - ディスク装置の再生回路 - Google Patents

ディスク装置の再生回路

Info

Publication number
JPH0786963B2
JPH0786963B2 JP2131489A JP2131489A JPH0786963B2 JP H0786963 B2 JPH0786963 B2 JP H0786963B2 JP 2131489 A JP2131489 A JP 2131489A JP 2131489 A JP2131489 A JP 2131489A JP H0786963 B2 JPH0786963 B2 JP H0786963B2
Authority
JP
Japan
Prior art keywords
output
signal
circuit
delay line
buffer amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2131489A
Other languages
English (en)
Other versions
JPH02201707A (ja
Inventor
俊樹 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2131489A priority Critical patent/JPH0786963B2/ja
Priority to US07/468,541 priority patent/US5120985A/en
Priority to DE69018107T priority patent/DE69018107T2/de
Priority to EP90101682A priority patent/EP0381095B1/en
Priority to AU48914/90A priority patent/AU611604B2/en
Priority to KR9001097A priority patent/KR930001148B1/ko
Publication of JPH02201707A publication Critical patent/JPH02201707A/ja
Publication of JPH0786963B2 publication Critical patent/JPH0786963B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

【発明の詳細な説明】 [概要] デレィライン及び減衰器を備えた2つの等化回路を使用
してヘッド出力信号のピークシフト及び振幅変動を個別
に等化補正した後に矩形波リード信号に変換するディス
ク装置の再生回路に関し、 2つの等化回路間の遅延特性の一致と回路構成の簡略化
を目的とし、 ピークシフトを補正する等化回路のデレィラインと振幅
変動を補正する等化回路のデレィラインとを共通化し、
デレィラインの数を低減すると共に各等化回路の遅延特
性のバラ付きを防ぐように構成する。
[産業上の利用分野] 本発明は、ヘッドから読出された再生信号にピークシフ
ト及び振幅変動の等化補正を施した後に矩形波信号に変
換するディスク装置の再生回路に関する。
磁気ディスク装置の再生回路にあっては、ヘッドから読
出された再生信号のピーク位置を検出すると共に所定ス
ライスレベルを越える振幅幅を検出し、検出されたピー
ク位置及び振幅幅に基づいて原信号にを忠実に表わす矩
形波信号を作り出すようにしている。
このようなディスク装置の再生回路にあっては、再生信
号のピーク位置が前後に隣接する他のピーク位置との相
関(時間間隔の大小)によりシフトすることから、この
ピークシフトを補正する等化回路が必要となる。また再
生周波数が相違すると再生信号の振幅が変動することか
ら、振幅変動を補正する等化回路が必要となる。
更に、ピークシフトを補正する等化回路と振幅変動を補
正する等化回路の最適値は一致しないことから、各等化
補正のための回路を個別に設ける必要があり、2つの等
化回路を設けた場合には各等化回路の遅延特性を一致さ
せると共に可能な限り回路構成を簡略化することが望ま
れる。
「従来技術] 第5図は本願発明者等が既に提案しているピークシフト
と振幅変動の補正を個別に行なう等化回路を備えた再生
回路の構成図である。
第5図において、10はヘッドであり、ヘッド10から読出
された再生信号は一定ゲインをもつプリアンプ34で増幅
される。プリアンプ34の出力は2分岐された後に抵抗3
6,38を介して電源電圧Vccにプルアップされ、ピークシ
フトを補正する第1の等化回路100と、振幅変動を補正
する第2の等化回路200に入力される。
第1の等化回路100の出力はピーク位置検出回路40に入
力され、再生信号を微分した後にゼロクロスコンパレー
タに入力することで再生信号のピーク位置でHレベルに
立上って所定時間Hレベルを維持するピーク位置検出信
号(矩形波信号)を発生する。
また第2の等化回路200の出力は振幅検出回路42に入力
され、振幅検出回路42で基準電圧発生回路44からの基準
電圧±Vrをスライスレベルとした振幅幅を示す振幅検出
信号(矩形波信号)を発生する。そして最終的に分別回
路46でピーク位置検出回路40と振幅検出回路42の出力と
の論理積(AND)等を取ることにより矩形波信号に波形
整形された再生信号を作り出す。
第1の等化回路100は遅延時間τ1を有するデレィライ
ン12−1,遅延時間τ2を有するデレィライン14−1、減
衰器22,26、及び加減算アンプ30を備え、第2の等化回
路200も同様に、異なる遅延時間τ1,τ2を有するデレ
ィライン12−2,14−2、減衰器24,28、及び加減算アン
プ32を備える。
このようにヘッド10の出力を2分岐して2つの等化回路
100,200に個別に入力した回路構成とする理由は、ピー
クシフトと振幅変動を補正する減衰器の最適値が異なる
ことに起因しており、各等化回路100,200で個別に減衰
器の最適値を設定できるようにしている。
ここでヘッド10からの再生信号は第6図に示すように、
メインの信号波形48の前後に逆極性の振幅成分となるネ
ガティブエッジ50をもっている。そこで第5図の等化回
路100,200にあっては、減衰器22,24により主にメインの
信号波形48のピークシフトと振幅変動を補正するための
減衰量を設定し、減衰器26,28によりネガティブエッジ5
0によるピークシフトと振幅変動を補正するための減衰
量を設定している。
[発明が解決しようとする課題] しかしながら、このような再生回路にあっては、等化回
路100,200のそれぞれに遅延時間τ1,τ2をもった2つ
のデレィラインを設けており、デレィライン12−1と12
−2の間、及びデレィライン14−1と14−2との間で遅
延時間を正確に一致させることは困難であり、遅延時間
のバラ付きにより等化補正が正確にできず、またデレィ
ラインの数が多いために回路構成が複雑化してコストア
ップになる問題があった。
本発明は、このような問題点に鑑みてなされたもので、
2つの等化回路間の遅延特性を一致させると同時に回路
構成の簡略化を図るようにしたディスク装置の再生回路
を提供することを目的とする。
[課題を解決するための手段] 第1図は本発明の原理説明図である。
第1図において、まず本発明は、ヘッド10から読出され
た再生信号にピークシフト及び振幅変動の等化補正を施
した後に矩形波リード信号に変換するディスク装置の再
生回路を対象とする。
このような再生回路について本発明にあっては、ヘッド
10からの再生信号を所定時間τ1遅延する第1のデレィ
ライン12と;第1のデレィライン12の出力を更に所定時
間τ2遅延する第2のデレィライン14と;第2のデレィ
ライン14の出力を入力した高入力インピーダンスを有す
る第1のバッファアンプ16と;第1のデレィライン12の
出力を入力した高入力インピーダンスを有する第2のバ
ッファアンプ18と;ヘッド10からの再生信号を直接入力
した高入力インピーダンスを有する第3のバッファアン
プ20と;第2のバッファアンプ18の出力を入力した第1
及び第2の減衰器22,24と;第3のバッファアンプ20の
出力を入力した第3及び第4の減衰器26,28と;を備え
る。
そして最終的に、第1の加減算アンプ30により第1のバ
ッファアンプ16の出力から第1の減衰器22の出力を減算
すると共に第3の減衰器26の出力を加算することでピー
クシフトに等化補正が施された再生信号を出力し、また
第2の加減算アンプ32により第1のバッファアンプ16の
出力から第2の減衰器24の出力を減算すると共に第4の
減衰器28の出力を加算するこで振幅変動の等化補正が施
された再生信号を出力するように構成する。
[作用] このような構成を備えた本発明によるディスク装置の再
生回路にあっては、ピークシフト補正用の等化回路と振
幅変動補正用の等化回路に設けていたデレィラインを共
通化することで、4つのデレィラインから2つのデレィ
ラインに低減して回路構成を簡略化することができ、2
つの等化回路に同じデレィラインが使用されることから
遅延特性のバラ付きがなく、正確にヘッド信号に対し等
化補正を行なうことができ、信号再生時の信頼性を大幅
に向上できる。
[実施例] 第2図は本発明の一実施例を示した実施例構成図であ
る。
第2図において、10はヘッドであり、ヘッド10で読み取
られた磁気ディスクからの再生信号は一定ゲインをもつ
プリアンプ34により増幅される。プリアンプ34に続いて
はヘッド10から読出された再生信号にピークシフト及び
振幅変動の等化補正を施す等化回路が設けられる。
この等化回路はプリアンプ34の出力ラインを抵抗36を介
して電源電圧Vccにプルアップし、プリアンプ34からの
再生信号を遅延時間τ1を有する第1のデレィライン12
に入力する。第1のデレィライン12に続いては、遅延時
間τ2を有する第2のデレィライン14が設けられ、第2
のデレィライン14の出力は高入力インピーダンスを有す
る第1のバッファアンプ16に入力される。
第1のデレィライン12の出力は更に分岐されて第2のバ
ッファアンプ18に入力され、第2のバッファアンプ18も
第1のバッファアンプ16と同様、高入力インピーダンス
を有する。
更に、プリアンプ34からの再生信号は直接、高入力イン
ピーダンスを有する第3のバッファアンプ20に入力され
る。
第1のデレィライン12の出力を入力した第2のバッファ
アンプ18の出力は2分岐されてそれぞれ第1の減衰器22
及び第2の減衰器24に入力される。第1の減衰器22はピ
ークシフト補正のために設けられ、減衰器22より主に再
生信号波形のメインの部分に対するピークシフトを施
す。また、第2の減衰器24は振幅変動を補正するために
設けられ、再生信号波形のメインの部分に対する補正を
行なうために設けられる。
プリアンプ34の出力を直接入力した第3のバッファアン
プ20の出力も2分岐され、それぞれ第3の減衰器26と第
4の減衰器28に入力される。第3の減衰器26はピークシ
フトを補正するために設けられ、再生信号波形のネガテ
ィブエッジの影響によるピークシフトを補正する。ま
た、第4の減衰器28は振幅変動を補正するために設けら
れ、再生信号波形のネガティブエッジによる振幅変動の
影響を補正する。
等化回路の最終段にはピークシフトを補正するための加
減算を行なう第1の加減算アンプ30と、振幅変動を補正
するための加減算を行なう第2の加減算アンプ32が設け
られる。
即ち、第1の加減算アンプ30は第1のバッファアンプ16
の出力から第1の減算器22の出力を減算すると共に第3
の減衰値26の出力を加算し、これら加減算の結果として
ピークシフトに等化補正が施された再生信号を出力す
る。
また、第2の加減算アンプ32は第1のバッファアンプ16
の出力から第2の減衰器24の出力を減算すると共に第4
の減衰器28の出力を加算し、これらの加減算により振幅
変動に等化補正が施された再生信号を出力する。
このような本発明の等化回路にあっては、ピークシフト
を補正する等化回路と振幅変動を補正する等化回路につ
き、デレィライン12,14が共通化されており、従来4つ
のデレィラインを必要としたものが本発明にあっては2
つのデレィラインで済み、回路構成を簡略化できると同
時に、デレィラインの共通により2つの等化回路での遅
延特性を完全に一致させることができる。
また、デレィライン12,14を通過した再生信号はバッフ
ァアンプ16に入力されるが、バッファアンプ16の入力イ
ンピーダンスは十分に高いため、デレィライン14からの
再生信号がバッファアンプ16の入力で反射され、デレィ
ライン14を戻ってバッファアンプ18の入力に反射信号が
加わり、更にデレィランイン12を戻ってバッファアンプ
20の入力に反射信号が加わる。
即ち、バッファアンプ18にはデレィライン12を通過した
再生信号とデレィライン14から戻ってきた反射信号との
合成信号が入力する。
また、バッファアンプ20にはプリアンプ34からの再生信
号とバッファアンプ16の入力で反射されてデレィライン
14,12を通過して戻ってきた反射信号との合成信号が入
力されるようになる。
ここで、等化回路に設けたピークシフト補正用の減衰器
22,26の減衰量の決定方法としては、ピーク位置検出回
路40に設けたゼロクロスコンパレータ54の出力信号の立
ち上がりの時間幅が予め定めた所定値となるように決定
する。
また、等化回路に設けた振幅変動補正用の減衰器24,28
の減衰量の決定方法としては、ヘッド10からの読出し信
号の最高周波数fmax信号の振幅と最低周波数fminの再
生信号の振幅が加減算アンプ32の出力において等しくな
るように設定する。
次に、第3,4図の信号波形図を参照して第2図の実施例
の動作を説明する。
第3図(A)はプリアンプ34の出力となるヘッド10から
の出力信号波形を示し、このヘッド出力信号にあっては
ピーク位置P1〜P6をもち、ピーク位置P1の後ろ、ピーク
位置P3,P4の前後、更にピーク位置P5の前にネガティブ
エッジ50をもつ連続的な再生信号波形を示している。
第3図(A)に示すヘッド10からの再生信号は、デレィ
ライン12,14、バッファアンプ16〜20、減衰器22〜28、
加減算アンプ30,32でなる等化回路に入力され、ピーク
シフト及び振幅変動に対する等化補正が個別に施され、
第3図(B)に示す加減算アンプ30,32の出力が得られ
る。即ち加減算アンプ30,32の出力波形からは同図
(A)に示したヘッド出力波形のネガティブエッジ50が
除去され、かつピーク位置が(τ1+τ2)だけ遅延し
た位置となる再生信号波形が得られる。
尚、第3図にあっては、説明を簡単にするために減衰器
22と26及び24と28の減衰量を同一とした場合を示してお
り、従って、ピークシフト補正のための加減算アンプ30
の出力波形と振幅変動を補正する加減算アンプ32の出力
波形を同一波形として示している。勿論、実際の等化回
路にあっては減衰器22,26はピークシフト固有の最適値
に設定され、また減衰器24,28は振幅変動固有の最適値
に設定され、時間遅延は同じであるが波形そのものは必
ずしも一致しない。
加減算アンプ30の出力はピーク位置検出回路40に与えら
れ、微分回路52により微分され、ピーク位置でゼロクロ
スとなる微分信号が得られる。積分回路52の微分出力は
ゼロクロスコンパレータ54に入力され、ゼロクロス位置
でHレベルに立ち上がって所定時間の間Hレベルを保つ
第3図(C)に示す信号波形となるピーク位置検出信号
を発生する。
一方、加減算アンプ32の出力は振幅検出回路42に与えら
れ、コンパレータ56,58に対する基準電圧発生回路44か
らの基準電圧+Vr,−Vrと比較され、この基準電圧をス
ライスレベルとした時間幅を表わす矩形波信号としての
第3図(D)に示す振幅検出信号を発生する。
ピーク位置検出回路40及び振幅検出回路42の出力は分別
回路46に与えられ、ANDゲート64により両入力信号の論
理積をとることにより、第3図(E)に示す分別回路出
力、即ちリード信号PDを発生する。
第4図は第3図(A)のヘッド10からの出力信号におけ
るネガティブエッジ50を有するピーク位置P3の信号波形
を孤立波形として示した第2図の等化回路における動作
信号波形図である。
第4図において、同図(A)に示すヘッド10からの出力
信号は、まずデレィライン12でτ1時間遅延され、同図
(B)に示す信号波形となる。更に、デレィライン14で
τ2時間遅延され、第4図(C)に示す信号波形とな
り、バッファアンプ16を介して加減算アンプ30,32に与
えられる。
一方、バッファアンプ18に対してデレィライン12を通過
した第4図(B)の信号と、バッファアンプ16の入力で
反射されてデレィライン14を通過して戻てきた信号との
合成信号が入力し、その結果、バッファアンプ18の出力
を受けた減衰器22,24からは第4図(D)に示す出力波
形が加減算アンプ30,32に与えられる。
更に、バッファアンプ20には第4図(A)に示すヘッド
10の出力と、バッファアンプ16で反射され、デレィライ
ン14,12を通過して戻ってきた反射信号との合成信号が
与えられ、バッファアンプ20の出力を受けた減衰器26,2
8からは第4図(E)に示す出力が加減算アンプ30,32に
与えられる。
その結果、加減算アンプ30,32にあっては、第4図
(C)に示すデレィライン14の出力から同図(D)に示
す減衰器22の出力を減算すると共に、更に同図(E)に
示す減衰器26の出力を加えた同図(D)に示す出力を各
々生ずる。
この第4図に示すピーク位置P3をもつ孤立波形と同様の
処理を第3図(A)に示した連続的な再生信号波形に対
し行なうことで、第3図(B)に示すピークシフト及び
振幅変動のそれぞれについて等化補正が施された再生信
号を個別に得ることができる。
[発明の効果] 以上説明したきたように本発明によれば、ヘッド再生信
号に対しピークシフトのための等化補正と振幅変動のた
めの等化補正を行なう等化回路を個別に設けても2つの
等化回路に使用されるデレィラインを共通化できるた
め、デレィラインの共通化により2つの等化回路の遅延
特性を完全に一致させて正確な波形等化を行なうことが
でき、また、デレィラインの数を半減できるため、回路
構成を簡略化してコストダウンを図ることができる。
【図面の簡単な説明】
第1図は本発明の原理説明図; 第2図は本発明の実施例構成図; 第3,4図は本発明の動作信号波形図; 第5図は先行技術の構成図; 第6図はネガティブエッジをもつヘッド再生波形図であ
る。 図中、 10:ヘッド 12:第1のデレィライン(τ1) 14:第2のデレィライン(τ2) 16:第1のバッファアンプ 18:第2のバッファアンプ 20:第3のバッファアンプ 22:第1の減衰器(ピークシフト補正用) 24:第2の減衰器(振幅変動補正用) 26:第3の減衰器(ピークシフト補正用) 28:第4の減衰器(振幅変動補正用) 30:第1の加減算アンプ(ピークシフト補正用) 32:第2の加減算アンプ(振幅変動補正用) 34:プリアンプ 40:ピーク位置検出回路 42:振幅検出回路 44:基準電圧発生回路 46:分別回路 48:メインの波形 50:ネガティブエッジ 52:微分回路 54:ゼロクロスコンパレータ 56,58:コンパレータ 60,62:基準電圧源 64:ANDゲート

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ヘッド(10)から読出された再生信号にピ
    ークシフト及び振幅変動の等化補正を施した後に矩形波
    信号に変換するディスク装置の再生回路に於いて、 前記ヘッド(10)からの再生信号を所定時間(τ1)遅
    延する第1のデレィライン(12)と; 該第1のデレィライン(12)の出力を所定時間(τ2)
    遅延する第2のデレィライン(14)と; 該第2のデレィライン(14)の出力を入力した高入力イ
    ンピーダンスを有する第1のバッファフンプ(16)と; 前記第1のデレィライン(12)の出力を入力した高入力
    インピーダンスを有する第2のバッファアンプ(18)
    と; 前記ヘッド(10)からの再生信号を直接入力した高入力
    インピーダンスを有する第3のバッファアンプ(20)
    と; 前記第2のバッファアンプ(18)の出力を入力して減衰
    させる第1及び第2の減衰器(22,24)と; 前記第3のバッファアンプ(20)の出力を入力して減衰
    させる第3及び第4の減衰器(26,28)と; 前記第1のバッファアンプ(16)の出力から前記第1の
    減衰器(22)の出力を減算すると共に前記第3の減衰器
    (26)の出力を加算することによりピークシフトに等化
    補正を施した再生信号を出力する第1の加減算アンプ
    (30)と; 前記第1のバッファアンプ(16)の出力から前記第2の
    減衰器(24)の出力を減算すると共に前記第4の減衰器
    (28)の出力を加算することにより振幅変動に等化補正
    を施した再生信号を出力する第2の加減算アンプ(32)
    と; を備えたことを特徴とするディスク装置の再生回路。
JP2131489A 1989-01-31 1989-01-31 ディスク装置の再生回路 Expired - Lifetime JPH0786963B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2131489A JPH0786963B2 (ja) 1989-01-31 1989-01-31 ディスク装置の再生回路
US07/468,541 US5120985A (en) 1989-01-31 1990-01-23 Data reproducing circuit for correcting amplitude variation and peak shift
DE69018107T DE69018107T2 (de) 1989-01-31 1990-01-28 Daten-Wiedergabeschaltung für ein Speichersystem.
EP90101682A EP0381095B1 (en) 1989-01-31 1990-01-28 Data reproducing circuit for memory system
AU48914/90A AU611604B2 (en) 1989-01-31 1990-01-30 Data reproducing circuit for memory system
KR9001097A KR930001148B1 (en) 1989-01-31 1990-01-31 Data producing circuit for memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2131489A JPH0786963B2 (ja) 1989-01-31 1989-01-31 ディスク装置の再生回路

Publications (2)

Publication Number Publication Date
JPH02201707A JPH02201707A (ja) 1990-08-09
JPH0786963B2 true JPH0786963B2 (ja) 1995-09-20

Family

ID=12051692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2131489A Expired - Lifetime JPH0786963B2 (ja) 1989-01-31 1989-01-31 ディスク装置の再生回路

Country Status (1)

Country Link
JP (1) JPH0786963B2 (ja)

Also Published As

Publication number Publication date
JPH02201707A (ja) 1990-08-09

Similar Documents

Publication Publication Date Title
US4637036A (en) Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern
JP3467041B2 (ja) Mrヘッド読み取り信号前処理回路
JPH05217290A (ja) ディジタル磁気記録再生装置のピックアップ信号補正装置
US5120985A (en) Data reproducing circuit for correcting amplitude variation and peak shift
US4122502A (en) Playback system for a magnetic tape recorder
JPH0786963B2 (ja) ディスク装置の再生回路
US4591939A (en) Waveform equivalent circuit
JPH07118049B2 (ja) ディスク装置の再生回路
EP0077631A1 (en) Signal phase and amplitude equalising circuit
JPH02201708A (ja) ディスク装置の再生回路
JPS59165209A (ja) 波形等化回路
JPH02201705A (ja) ディスク装置の再生回路
US6256161B1 (en) Echo cancellation for disk drive read circuit
JPS63287267A (ja) 波形歪検出方式
US5689493A (en) A super-resolution optical head with signal corrective circuit
KR0141131B1 (ko) 데이타 재생방법 및 장치
JPH02201706A (ja) ディスク装置の再生回路
JP2957400B2 (ja) 光ディスクのトラッキング誤差信号検出装置
JP3364935B2 (ja) 磁気記録装置
JP2770886B2 (ja) 磁気記録再生装置
KR0148184B1 (ko) 비대칭 개선을 위한 기록재생시스템의 재생신호 등화방법 및 그 장치
JPS61261917A (ja) 直流再生回路
SU1086454A1 (ru) Способ коррекции сигнала воспроизведени с магнитного носител
JPS63209005A (ja) 再生波形等化回路
JPH0434707A (ja) 磁気記録再生装置