JPH0787221B2 - Semiconductor mounting board - Google Patents
Semiconductor mounting boardInfo
- Publication number
- JPH0787221B2 JPH0787221B2 JP62046171A JP4617187A JPH0787221B2 JP H0787221 B2 JPH0787221 B2 JP H0787221B2 JP 62046171 A JP62046171 A JP 62046171A JP 4617187 A JP4617187 A JP 4617187A JP H0787221 B2 JPH0787221 B2 JP H0787221B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor mounting
- substrate
- peripheral edge
- conductor
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、高密度実装が要求される半導体搭載用基板と
して、ピングリッドアレイ及びハイブリッドIC基板等の
パッケージ用基板に関するものである。Description: TECHNICAL FIELD The present invention relates to a package substrate such as a pin grid array and a hybrid IC substrate as a semiconductor mounting substrate that requires high-density mounting.
（従来の技術） この種の半導体搭載用基板においては、その半導体搭載
部に半導体素子を載置して固定するとともに、この半導
体素子と基板上に形成した導体回路とをボンディングワ
イヤ等を使用して電気的に接続して、半導体装置として
利用されるものである。(Prior Art) In this type of semiconductor mounting substrate, a semiconductor element is mounted and fixed on the semiconductor mounting portion, and the semiconductor element and the conductor circuit formed on the substrate are bonded using a bonding wire or the like. And are electrically connected to each other to be used as a semiconductor device.
ところで、この種の半導体搭載用基板上の導体回路の形
成は、まず第３図に示すように、一枚の大きな基板材料
の上に半導体搭載用基板のための複数の導体回路及び半
導体搭載部を形成しておき、各導体回路と接続され、半
導体搭載用基板となる部分の外に通じる多数のメッキリ
ードを形成しておく。そして、このように形成したメッ
キリードを通じて各導体回路のめっきを同時に行ない、
最終外形加工において、基板をその外形周縁上にて切断
して形成されるのである。このような製造工程にあって
は、基板の切断と同時にメッキリードも切断されるた
め、半導体素子搭載面側の外形周縁部上にメッキリード
の周端部が当該基板の外周に露出した状態で残るのであ
る。By the way, as shown in FIG. 3, formation of a conductor circuit on a semiconductor mounting substrate is performed by first forming a plurality of conductor circuits and semiconductor mounting portions for the semiconductor mounting substrate on one large substrate material. Is formed in advance, and a large number of plating leads connected to each conductor circuit and communicating to the outside of the portion to be the semiconductor mounting substrate are formed. Then, the conductor leads are plated at the same time through the plating leads formed in this way,
In the final outer shape processing, the substrate is cut along the outer edge of the outer shape. In such a manufacturing process, since the plating lead is cut at the same time as the cutting of the substrate, the peripheral edge of the plating lead is exposed on the outer periphery of the substrate on the outer peripheral edge of the semiconductor element mounting surface side. It remains.
しかるに、近年、半導体素子と称される電子部品は、そ
の集積度が非常に密になってきており、そのためこれを
実装するための半導体搭載用基板も高密度化しなければ
ならなくなってきている。すなわち、このような半導体
搭載用基板に形成される上記のようなメッキリード（1
3）は、第２図の従来図に示すように、スルーホールの
ランド（14）間に複数本形成されるのである。従って、
上記のような外形加工を行なった半導体搭載用基板で
は、半導体素子搭載側の外形周端部上にメッキリード終
端部が当該基板の外形周縁部分に密接かつ露出した状態
で残るのである。However, in recent years, the degree of integration of electronic components called semiconductor elements has become extremely dense, and therefore, the semiconductor mounting substrate for mounting the electronic components must also be highly densified. That is, the plating leads (1
As shown in the conventional view of FIG. 2, a plurality of 3) are formed between the lands (14) of the through holes. Therefore,
In the semiconductor mounting substrate that has been subjected to the above-described outer shape processing, the plating lead terminal end portion remains on the outer peripheral edge portion on the semiconductor element mounting side in a state of being intimately and exposed to the outer peripheral edge portion of the substrate.
ところで、このような半導体搭載用基板にあっては、リ
ードピンの固定あるいはマザーボードへの実装を行うた
め、後工程において溶融半田に浸漬されるが、この場合
半田が導体回路の一部であるメッキリードの表面だけで
なく、メッキリード間の空間部分にも付着することがあ
る。すなわち、メッキリード間の間隔が狭い場合に、両
メッキリードの表面の半田が互いに付着し合って、両者
間に橋を架けたような状態となるのである。このような
状態になると、両メッキリード間に電気的短絡を発生し
て、半導体搭載用基板としては不良品となるのである。
さらにまた、この問題は、スルーホールのランド間に位
置する導体回路の線間が狭すぎる場合にも生じるもので
ある。By the way, in such a semiconductor mounting board, the lead pins are fixed or mounted on a mother board, so that they are immersed in molten solder in a later step. In this case, the solder is a part of the conductor circuit. It may adhere not only to the surface of, but also to the space between the plating leads. That is, when the spacing between the plating leads is narrow, the solders on the surfaces of both plating leads adhere to each other, resulting in a bridge-like state. In such a state, an electrical short circuit occurs between the plated leads, and the semiconductor mounting board becomes defective.
Furthermore, this problem also occurs when the distance between the conductor circuits located between the lands of the through holes is too small.
また、上記のように、メッキリードが互いに密接してい
ると、基板の多形加工時においてメッキリードに浮きが
生じた時に、メッキリード間で電気的短絡を発生した
り、放電破壊を起こし易く、半導体装置としての機能を
停止させる場合がある。Further, as described above, when the plating leads are in close contact with each other, when the plating leads float during the polymorphic processing of the substrate, an electrical short circuit may occur between the plating leads, or a discharge breakdown may easily occur. The function as a semiconductor device may be stopped.
上記いずれの問題も、要するに各メッキリード間の間隔
が当該基板の外形周縁部分において狭すぎたり、スルー
ホールのランド間における導体回路の間隔が狭すぎるこ
とから生じたものである。All of the above problems are caused by the fact that the spacing between the plating leads is too narrow in the outer peripheral edge portion of the substrate, or the spacing between the conductor circuits between the lands of the through holes is too narrow.
（発明が解決しようとする問題点） 本発明は、以上のような実状に鑑みなされたもので、そ
の解決しようとする問題点は、導体回路を形成した基板
の外形周縁上のメッキリード周端部とスルーホールのラ
ンド間の導体回路が密接状態にあることである。(Problems to be Solved by the Invention) The present invention has been made in view of the above circumstances, and the problem to be solved is that the plating lead peripheral edge on the outer peripheral edge of the substrate on which the conductor circuit is formed. That is, the conductor circuit between the part and the land of the through hole is in a close contact state.
そして、本発明の目的とするところは、半導体搭載用基
板の外形周縁上における導体回路の一部であるメッキリ
ードの線間を拡大させてメッキリードの線間を積極的に
広げると共に、スルーホールのランド間における導体回
路の線間を積極的に広げ、半導体装置としての機能を劣
化させる電気的短絡等を防ぐことの可能な半導体搭載用
基板を提供することにある。The object of the present invention is to increase the distance between the plating leads, which is a part of the conductor circuit on the outer peripheral edge of the semiconductor mounting substrate, to positively increase the distance between the plating leads, and to increase the through hole. Another object of the present invention is to provide a semiconductor mounting substrate capable of positively expanding the distance between the conductor circuits between the lands and preventing an electrical short circuit that deteriorates the function of the semiconductor device.
（問題点を解決するための手段） 以上の問題点を解決するための本発明が採った手段は、
実施例に対応する第１図を参照して説明すると、 「半導体搭載用基板（10）上の半導体搭載部（12）から
スルーホールのランド（14）（14）間を経由して当該基
板（10）の外形周縁（11）上に向かつ互いに近接した導
体回路（13）の内、外形周縁（11）近傍に位置する導体
回路（13）（13）の線間及びスルーホールのランド（1
4）（14）間に位置する導体回路（13）（13）の線間
を、それまでの両者（13）（13）の間隔よりも広げて形
成したことを特徴とする半導体搭載用基板（10）」であ
る。(Means for Solving Problems) Means adopted by the present invention for solving the above problems are
The explanation will be given with reference to FIG. 1 corresponding to the embodiment, “The substrate (10) on the semiconductor mounting substrate (10) is passed through between the land (14) and (14) of the through hole. Among the conductor circuits (13) facing the outer peripheral edge (11) of the outer peripheral edge (11) and located close to the outer peripheral edge (11), between the lines of the conductor circuits (13) and (13) and through-hole land (1).
4) A semiconductor mounting substrate, characterized in that the lines of the conductor circuits (13) and (13) located between the (14) and (14) are formed so as to be wider than the distance between them (13) and (13) up to that point. 10) ”.
すなわち、本発明に係る半導体搭載用基板（10）にあっ
ては、互いに近接した導体回路（13）（13）の外形周縁
（11）近傍に位置する部分（これが上記説明中のメッキ
リードである）の線間及びスルーホールのランド（14）
（14）間に位置する部分の線間を、それまでの両者（1
3）（13）の間隔よりも広げることによって、本発明の
目的を達成するものである。That is, in the semiconductor mounting substrate (10) according to the present invention, the portions located near the outer peripheral edges (11) of the conductor circuits (13) and (13) that are close to each other (this is the plating lead in the above description). ) Lines and through-hole lands (14)
(14) Between the lines of the part located between
3) The object of the present invention is achieved by increasing the distance from (13).
（発明の作用） 以上のように構成した本発明に係る半導体搭載用基板
（10）にあっては、次のような作用がある。すなわち、
半導体搭載用基板（10）の外形周縁（11）上におけるメ
ッキリード（13）、換言すれば導体回路（13）の外形周
縁（11）近傍に位置する部分の線間が大きく形成されて
いるから、当該メッキリード（13）の線間を大きくとる
ことが可能となり、さらに、スルーホールのランド（1
4）（14）間における導体回路（13）（13）の線間も大
きく形成されている。従って、この半導体搭載用基板
（10）は、その外形加工時、または当該半導体搭載用基
板（10）の溶融半田への浸漬時に、メッキリード（1
3）、すなわち導体回路（13）の外形周縁（11）近傍に
位置する部分やスルーホールのランド（14）と導体回路
（13）との電気的短絡の発生が抑えられている。また、
メッキリード間や導体回路間あるいはランド間の線間が
広いため、線間やランドとの電気的絶縁性が向上してい
るものである。(Operation of the Invention) The semiconductor mounting substrate (10) according to the present invention configured as described above has the following operation. That is,
Since the plating lead (13) on the outer peripheral edge (11) of the semiconductor mounting board (10), in other words, the portion located near the outer peripheral edge (11) of the conductor circuit (13) is formed to have a large space. , It is possible to increase the distance between the plated leads (13), and the land (1
The lines between the conductor circuits (13) and (13) between the lines (4) and (14) are also large. Therefore, the semiconductor mounting substrate (10) is provided with a plating lead (1) when its outer shape is processed or when the semiconductor mounting substrate (10) is immersed in molten solder.
3) That is, the occurrence of an electrical short circuit between the conductor circuit (13) and the portion of the conductor circuit (13) located near the outer peripheral edge (11) or the through hole land (14) is suppressed. Also,
Since there is a wide space between the plated leads, between the conductor circuits, or between the lands, the electrical insulation between the lines and the lands is improved.
次に、本発明を実施例によって説明する。Next, the present invention will be described with reference to examples.
（実施例） 第３図に示したごとく、ガラス−エポキシ基板上に複数
の半導体搭載部（12）と導体回路（13）を形成する。こ
の導体回路（13）の形成は、第１図に示したように、半
導体搭載部（12）から複数のスルーホールのランド（1
4）（14）間を経由して当該基板（10）の外形周縁（1
1）上に向かう互いに近接した導体回路（13）（13）の
内、前記外形周縁（11）近傍に位置する導体回路（13）
（13）の線間及びスルーホールのランド（14）（14）間
に位置する導体回路（13）（13）の線間を、それまでの
両者（13）（13）の間隔よりも広げて行なった。(Embodiment) As shown in FIG. 3, a plurality of semiconductor mounting portions (12) and conductor circuits (13) are formed on a glass-epoxy substrate. As shown in FIG. 1, the conductor circuit (13) is formed by forming a plurality of through-hole lands (1) from the semiconductor mounting portion (12).
4) The outer peripheral edge (1
1) Conductor circuits (13) (13) located close to the outer peripheral edge (11) of the conductor circuits (13) (13) that are close to each other
Make the distance between the conductor circuits (13) (13) located between the lines (13) and between the through-hole lands (14) (14) wider than the distance between them (13) (13). I did.
以上のように半導体搭載部（12）と導体回路（13）を形
成したガラス−エポキシ基板を切断線（ｌ）にて切断す
ることにより、単片としての半導体搭載用基板（10）を
形成する。このとき、この単片としての導体回路（13）
にあっては、基板（10）の外形周縁（11）上において、
互いに近接した導体回路（13）（13）の外形周縁（11）
近傍に位置する部分（これが上記説明中のメッキリード
である）の線間を、それまでの両者（13）（13）の間隔
よりも広げることによって、また、スルーホールのラン
ド（14）（14）間における導体回路（13）（13）の線間
も広げることにより、リード間の電気的短絡が当該部分
への溶融半田の余剰の付着を防止すべくなされている。The glass-epoxy substrate on which the semiconductor mounting portion (12) and the conductor circuit (13) are formed as described above is cut along the cutting line (l) to form the semiconductor mounting substrate (10) as a single piece. . At this time, the conductor circuit as a single piece (13)
Then, on the outer peripheral edge (11) of the substrate (10),
Outer peripheral edge (11) of the conductor circuits (13) (13) close to each other
By widening the distance between the neighboring parts (this is the plating lead in the above description) from the distance between them (13) (13) up to that point, the through hole land (14) (14) is also formed. By widening the lines of the conductor circuits (13) and (13) between them, an electrical short circuit between the leads is made to prevent the excessive adhesion of the molten solder to the relevant portion.
なお、第１図に示した実施例にあっては、図示左側の一
対のランド（14）間における導体回路（13）は二本であ
り、図示右側の一対のランド（14）間における導体回路
（13）は三本であるものとして形成した。In the embodiment shown in FIG. 1, the conductor circuit (13) between the pair of lands (14) on the left side of the figure is two, and the conductor circuit (13) between the pair of lands (14) on the right side of the figure. (13) was formed as if it were three.
本例は、以上のように形成した単片としての基板（10）
の各ランド（14）に、外部入力端子として導体ピン（1
5）をもうけ、第４図に示したようなプラスチック製の
ピングリッドアレイ用基板（10）を形成したものであ
り、第５図はプラスチック製のピングリッドアレイ用基
板（10）の外形周縁部の部分拡大図である。この場合、
基板（10）の外形周縁（11）における導体回路（13）
は、線間を最大限にとってあるため、外形加工時あるい
は溶融半田に浸漬した時に、電気的短絡を起こすことは
なく、また導体回路（13）間の電気的絶縁性が向上した
ものとなった。This example shows a substrate (10) as a single piece formed as described above.
On each land (14) of the conductor pin (1
5) is formed to form a plastic pin grid array substrate (10) as shown in FIG. 4, and FIG. 5 is a peripheral edge portion of the plastic pin grid array substrate (10). FIG. in this case,
Conductor circuit (13) on the outer peripheral edge (11) of the substrate (10)
Since the space between the wires is maximized, no electrical short circuit occurs during external processing or when immersed in molten solder, and the electrical insulation between conductor circuits (13) is improved. .
（発明の効果） 以上詳述した通り、本発明によれば、上記実施例にて例
示した如く、「半導体搭載用基板（10）上の半導体搭載
部（12）からスルーホールのランド（14）（14）間を経
由して当該基板（10）の外形周縁（11）上に向かう互い
に近接した導体回路（13）の内、外形周縁（11）近傍に
位置する導体回路（13）（13）の線間及びスルーホール
のランド（14）（14）間に位置する導体回路（13）（1
3）の線間を、それまでの両者（13）（13）の間隔より
も広げて形成したこと」 にその構成上の特徴があり、これにより、この半導体搭
載用基板（10）の外形周縁（11）上にある導体回路（1
3）の線間及びスルーホールのランド（14）間にある導
体回路（13）の線間を積極的に拡大させたことによっ
て、当該基板（10）の外形加工時あるいは溶融半田浸せ
き時に、外形周縁（11）近傍に位置する導体回路（13）
（13）同士やスルーホールのランド（14）と導体回路
（13）との電気的短絡の発生が抑えられており、また、
メッキリード間や導体回路（13）間あるいはランド（1
4）間の線間が広いため、導体回路（13）やランド（1
4）との電気的絶縁性が向上している。これにより、半
導体素子を搭載した半導体装置としての機能を劣化させ
る電気的短絡等を防ぐことの可能な半導体搭載用基板
（10）が提供できのである。(Effects of the Invention) As described in detail above, according to the present invention, as illustrated in the above-described embodiment, "from the semiconductor mounting portion (12) on the semiconductor mounting substrate (10) to the through hole land (14)." Conductor circuits (13) (13) located in the vicinity of the outer peripheral edge (11) among the conductor circuits (13) that are close to each other and are located above the outer peripheral edge (11) of the substrate (10) via the space (14). Conductor circuits (13) (1) located between the lines of and through holes (14) (14)
The line of 3) is formed so as to be wider than the space between the two (13) and (13) up to that point. " (11) Conductor circuit above (1
3) and between the conductor circuit (13) lines between the through-hole lands (14) are actively expanded, so that the outside shape of the board (10) during external processing or molten solder dipping Conductor circuit (13) located near the periphery (11)
(13) The occurrence of an electrical short circuit between the land (14) of the through holes and the conductor circuit (13) is suppressed, and
Between plated leads, between conductor circuits (13), or land (1
4) Due to the wide space between the lines, conductor circuits (13) and lands (1
4) It has improved electrical insulation with. This makes it possible to provide a semiconductor mounting substrate (10) capable of preventing an electrical short circuit or the like that deteriorates the function of a semiconductor device having a semiconductor element mounted thereon.
第１図は本発明に係る半導体搭載用基板の部分拡大平面
図、第２図は従来の半導体搭載用基板の部分拡大平面
図、第３図は本発明に係る半導体搭載用基板を単片とし
て切断する前の状態を示す部分平面図、第４図はプラス
チック製のピングリッドアレイ用基板の斜視図、第５図
は第４図の部分拡大図である。 符号の説明 10……半導体搭載用基板、11……外形周縁、12……半導
体搭載部、13……導体回路（メッキリード）、14……ラ
ンド。FIG. 1 is a partially enlarged plan view of a semiconductor mounting substrate according to the present invention, FIG. 2 is a partially enlarged plan view of a conventional semiconductor mounting substrate, and FIG. 3 is a semiconductor mounting substrate according to the present invention as a single piece. 4 is a partial plan view showing a state before cutting, FIG. 4 is a perspective view of a plastic pin grid array substrate, and FIG. 5 is a partially enlarged view of FIG. Explanation of symbols 10 …… Semiconductor mounting board, 11 …… Outer rim, 12 …… Semiconductor mounting part, 13 …… Conductor circuit (plating lead), 14 …… Land.
Claims (1)
ルーホールが形成された半導体搭載用基板において、 この半導体搭載用基板上の前記半導体搭載部から前記ス
ルーホールのランド間を経由して当該基板の外形周縁上
に向かう互いに近接した導体回路の内、前記外形周縁近
傍に位置する導体回路の線間及びスルーホールのランド
間に位置する導体回路の線間を、それまでの両者の間隔
よりも広げて形成したことを特徴とする半導体搭載基
板。1. A semiconductor mounting substrate having a semiconductor mounting portion, a conductor circuit, and a plurality of through holes formed therein, the substrate being mounted on the semiconductor mounting substrate via the land of the through hole. Of the conductor circuits that are close to each other toward the outer peripheral edge of the conductor circuit, between the conductor circuit lines located near the outer peripheral edge and between the conductor circuit lines located between the lands of the through holes more than the distance between them. A semiconductor mounting substrate, which is formed by unfolding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046171A JPH0787221B2 (en) | 1987-02-27 | 1987-02-27 | Semiconductor mounting board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046171A JPH0787221B2 (en) | 1987-02-27 | 1987-02-27 | Semiconductor mounting board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233607A Division JP2755255B2 (en) | 1996-08-14 | 1996-08-14 | Semiconductor mounting substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63213364A JPS63213364A (en) | 1988-09-06 |
| JPH0787221B2 true JPH0787221B2 (en) | 1995-09-20 |
Family
ID=12739577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046171A Expired - Lifetime JPH0787221B2 (en) | 1987-02-27 | 1987-02-27 | Semiconductor mounting board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787221B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2682685B2 (en) * | 1988-12-23 | 1997-11-26 | 株式会社日立製作所 | Semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
| JPS58190045A (en) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | Semiconductor device package |
| US4561006A (en) * | 1982-07-06 | 1985-12-24 | Sperry Corporation | Integrated circuit package with integral heating circuit |
| JPS5987143U (en) * | 1982-12-03 | 1984-06-13 | 日本電気株式会社 | IC chip package |
| JPS59109150U (en) * | 1983-01-12 | 1984-07-23 | 日本電気株式会社 | IC chip package |
| JPS6235654A (en) * | 1985-08-09 | 1987-02-16 | Asaka Denshi Kk | Element parts for printed substrate and their manufacture |
| JPS6240754A (en) * | 1985-08-16 | 1987-02-21 | Daiichi Seiko Kk | Pin mounting structure of pin grid array |
| JPH0787221A (en) * | 1993-09-14 | 1995-03-31 | Sony Corp | Telephone device, information processing device and information communication terminal |
-
1987
- 1987-02-27 JP JP62046171A patent/JPH0787221B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63213364A (en) | 1988-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| JP3038553B2 (en) | Substrate for semiconductor package, semiconductor package, and method of manufacturing the same | |
| US5177863A (en) | Method of forming integrated leadouts for a chip carrier | |
| JPH08321671A (en) | Bump electrode structure and method of manufacturing the same | |
| KR100967565B1 (en) | Semiconductor components | |
| JPH01261849A (en) | Semiconductor device | |
| CN100499960C (en) | Print substrate with tab terminal, electronic equipment and method of manufacture the same | |
| JPH0219635B2 (en) | ||
| JPH0787221B2 (en) | Semiconductor mounting board | |
| JP2755255B2 (en) | Semiconductor mounting substrate | |
| JP3008146B2 (en) | Ceramic package for housing semiconductor element and method of manufacturing the same | |
| JPH1070211A (en) | Tape carrier and manufacturing method thereof | |
| JPH05102621A (en) | Conductive pattern | |
| JP2002334953A (en) | Wiring board processing method | |
| JP2007329327A (en) | Semiconductor device and its manufacturing method | |
| US20040046243A1 (en) | Methods of split cavity wall plating for an integrated circuit package | |
| JP2739123B2 (en) | Manufacturing method of electronic component mounting board | |
| JPH07122831A (en) | Circuit board and manufacture thereof | |
| JP2018088442A (en) | Printed wiring board and manufacturing method thereof | |
| JPH05102619A (en) | Substrate for mounting electronic parts | |
| JPS6038291Y2 (en) | Printed wiring board for chip mounting | |
| JPS60201692A (en) | Wiring circuit device | |
| KR100226782B1 (en) | Structure of Semiconductor Package | |
| JPH0427131A (en) | Electronic component mounting board | |
| JPH04243187A (en) | Printed circuit board |