JPH078757B2 - Compound semiconductor thin film formation method - Google Patents
Compound semiconductor thin film formation methodInfo
- Publication number
- JPH078757B2 JPH078757B2 JP61176611A JP17661186A JPH078757B2 JP H078757 B2 JPH078757 B2 JP H078757B2 JP 61176611 A JP61176611 A JP 61176611A JP 17661186 A JP17661186 A JP 17661186A JP H078757 B2 JPH078757 B2 JP H078757B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- concentration
- thin film
- compound semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は化合物半導体薄膜の形成法に関し、特に制御さ
れた高不純物濃度を有するIII−V族化合物半導体薄膜
の形成法に関するものである。TECHNICAL FIELD The present invention relates to a method for forming a compound semiconductor thin film, and more particularly to a method for forming a III-V group compound semiconductor thin film having a controlled high impurity concentration.
GaAs MESFET等GaAs集積回路のプロセス技術として低抵
抗のオーミック電極を形成する技術が要求されている。
そのために高濃度n+層を導入する方法が取られている。
高濃度n+層はイオン注入法またはエピタキシャル成長で
形成される。イオン注入法は微細加工に適した方法であ
るが注入による欠陥導入、アニール過程が必要となるな
ど問題が多い。As a process technology for GaAs integrated circuits such as GaAs MESFET, a technology for forming a low resistance ohmic electrode is required.
Therefore, a method of introducing a high concentration n + layer is adopted.
The high-concentration n + layer is formed by ion implantation or epitaxial growth. The ion implantation method is suitable for fine processing, but has many problems such as defect introduction by implantation and an annealing process.
高濃度に不純物をドープしたIII−V族化合物半導体薄
膜を形成するための、膜厚制御性、量産性に優れた方法
として、エピタキシャル法の一種である有機金属気相熱
分解成長(Metal-Organic Chemical Vapor Deposition;
MOCVD)法がある。代表的なIII−V族化合物半導体であ
るGaAsへのSiドーピングを例にとって説明する。高温
(650〜750℃)に加熱された基板上にトリメチルガリウ
ムなどの有機ガリウム化合物と、V族水素化物であるア
ルシン(AsH3)とIV族水素化物であるシラン(SiH4)を、
水素キャリアガスとともに供給し、熱分解によって生成
したSiをドープしたn形GaAs層を形成していた。しかし
5×1018cm-3以上ドープされた報告はない(Duchemin e
t al:J.Electrochem.Soc.126,1134(1979))。同様にI
V族水素化物であるゲルマン(GeH4)(Duchemin et al
前掲)、VI族水素化物であるセレン化水素(H2Se)、硫
化水素(H2S)を用いた場合でも5×1018cm-3以上のn
型ドーピングは不可能であった(Bass and Oliver:Inte
rnational Symposium on GaAs and Related Compounds,
St.Louis,1976,edited by L.F.Eastman(Inst.Phys.Con
f.Ser.No.33b,London,1977),P.1)。一方II族有機金属
化合物であるジメチル亜鉛,ジエチル亜鉛を用いてp型
ドーピングを試みた場合においても1019cm-3以上のドー
ピングは不可能であった(Aebi et al:J.Cryst.Growth
55 (1981)517)。Metal-organic vapor phase pyrolysis growth (Metal-Organic Growth), which is a type of epitaxial method, is a method for forming a high-concentration impurity-doped III-V group compound semiconductor thin film with excellent film thickness controllability and mass productivity. Chemical Vapor Deposition;
MOCVD) method. Si doping of GaAs which is a typical III-V group compound semiconductor will be described as an example. Organic gallium compounds such as trimethylgallium, arsine (AsH 3 ) which is a group V hydride, and silane (SiH 4 ) which is a group IV hydride are placed on a substrate heated to a high temperature (650 to 750 ° C.).
It was supplied together with a hydrogen carrier gas to form an n-type GaAs layer doped with Si produced by thermal decomposition. However, there are no reports of doping above 5 × 10 18 cm -3 (Duchemine e
t al: J. Electrochem. Soc. 126, 1134 (1979)). Similarly I
Germanium (GeH 4 ) which is a group V hydride (Duchemin et al
N) of 5 × 10 18 cm −3 or more even when hydrogen selenide (H 2 Se) and hydrogen sulfide (H 2 S) which are group VI hydrides are used.
Type doping was not possible (Bass and Oliver: Inte
rnational Symposium on GaAs and Related Compounds,
St.Louis, 1976, edited by LFEastman (Inst.Phys.Con
f.Ser.No.33b, London, 1977), P.1). On the other hand, when p-type doping was attempted using group II organometallic compounds dimethylzinc and diethylzinc, it was impossible to dope more than 10 19 cm -3 (Aebi et al: J. Cryst.Growth).
55 (1981) 517).
不純物を1原子層だけドープしたIII−V族化合物半導
体薄膜を形成する方法として、分子線エピタキシャル
(MBE)法および有機金属熱分解気相成長(MOCVD)法を
利用した原子層ドーピング法が挙げられる。ここでは代
表的なIII−V族化合物半導体であるGaAsへSiを1原子
層ドープした場合を例にとって説明する。As a method for forming a group III-V compound semiconductor thin film in which only one atomic layer of impurities is doped, an atomic layer doping method utilizing a molecular beam epitaxial (MBE) method and a metalorganic pyrolysis vapor phase epitaxy (MOCVD) method can be mentioned. . Here, a case where GaAs, which is a typical III-V group compound semiconductor, is doped with Si by one atomic layer will be described as an example.
MBE法では、まず高真空中でGaおよびAsを加熱したGaAs
基板上に蒸着する。次にGaのフラックスを止め、GaAs結
晶成長を停止し、As原子面上にAsおよびSi原子を蒸着さ
せる。そして再びGaおよびAsを蒸着することにより、Ga
As結晶へSiを1原子層ドープした構造が得られる。この
方法における面密度の最大値は現在のところ5×1012cm
-2である(S.Sasa,S.Muto,K.Kondo,H.Ishikawa and S.H
iyamizu:Jpn.J.Appl.Phys.24(1985)L602)。この面密
度を得るためにはAsとSi原子を蒸着する時間が300秒以
上も必要であり、Si原子の取り込まれる効率は極めて悪
い。In the MBE method, first, GaAs obtained by heating Ga and As in a high vacuum is used.
Evaporate on the substrate. Then, the Ga flux is stopped, the GaAs crystal growth is stopped, and As and Si atoms are vapor-deposited on the As atomic plane. Then, by depositing Ga and As again,
It is possible to obtain a structure in which As crystal is doped with one atomic layer of Si. The maximum surface density in this method is currently 5 × 10 12 cm
-2 (S.Sasa, S.Muto, K.Kondo, H.Ishikawa and SH
iyamizu: Jpn.J.Appl.Phys.24 (1985) L602). In order to obtain this surface density, it takes 300 seconds or more to deposit As and Si atoms, and the efficiency of Si atom incorporation is extremely poor.
MOCVD法においては、まず水素キャリアガスとともに有
機ガリウム化合物とアルシンを加熱されたGaAs基板上に
供給する。次に有機ガリウム化合物の供給を停止し、ア
ルシンとシランを供給した後、再びアルシンおよび有機
ガリウム化合物を供給することによりGaAs結晶にSiを1
原子層ドープした構造を形成される。この方法での面密
度の最大値は1012cm-2(H.Ohno,E.Ikeda and H.Hasegaw
a:Jpn.J.Appl.Phys.23(1984)L369)以下と極めて低
い。In the MOCVD method, first, an organic gallium compound and arsine are supplied onto a heated GaAs substrate together with a hydrogen carrier gas. Then, the supply of the organic gallium compound is stopped, arsine and silane are supplied, and then the arsine and the organic gallium compound are supplied again, whereby Si is added to the GaAs crystal.
An atomic layer doped structure is formed. The maximum areal density of this method is 10 12 cm -2 (H. Ohno, E. Ikeda and H. Hasegaw
a: Jpn.J.Appl.Phys.23 (1984) L369) and very low.
MBE法においてはGeを1原子層だけドープした構造が作
製されているが、高い面密度は得られていない(C.E.C.
Wood,G.Metze,J.Berry and L.F.Eastwan:J.Appl.Phys.5
1(1980)383)。In the MBE method, a structure in which Ge is doped by only one atomic layer has been produced, but a high areal density has not been obtained (CEC
Wood, G.Metze, J.Berry and LF Eastwan: J.Appl.Phys.5
1 (1980) 383).
従来の方法でGaAsにSiをドーピングする場合、AsH過剰
の状態、すなわち常にAs安定化面でドーピングが行われ
ていた。従来法でGa面でSiドーピングを行うとすると、
Ga面の下面の蒸気圧の高いAs原子が飛んで薄膜表面が非
常に荒れてしまうので、Ga面でのSiドーピングはできな
かったのである。When Si is doped into GaAs by the conventional method, the AsH excess state, that is, the As stabilizing surface is always used for doping. If Si doping is performed on the Ga surface by the conventional method,
Since the high vapor pressure As atoms on the lower surface of the Ga plane fly and the thin film surface becomes very rough, Si doping on the Ga plane could not be performed.
また、T.F.Kuechらの報告(Appl.Phys.Lett 44(1984)
986)にあるように、SiH4のドーピング効率は強く成長
温度に依存し、温度が高い程高いキャリア濃度が得られ
る。この実験結果は、成長基板面内に温度分布がある
と、ドーピングの面内均一性が損なわれることを意味
し、実際Kuechらはドーピング濃度の不均一を報告して
いる。さらに、高濃度にドーピングしようとする場合、
どうしても成長温度を高くする必要があった。このこと
は、ドーピング原子の拡散によりプロファイルにぼけが
生じることを意味する。In addition, the report of TF Kuech et al. (Appl.Phys.Lett 44 (1984)
986), the doping efficiency of SiH 4 strongly depends on the growth temperature, and the higher the temperature, the higher the carrier concentration obtained. The experimental results indicate that the temperature distribution in the growth substrate plane impairs the in-plane uniformity of doping, and in fact, Kuech et al. Reported a non-uniform doping concentration. Furthermore, when trying to dope at a high concentration,
It was necessary to raise the growth temperature. This means that the diffusion of doping atoms causes a blur in the profile.
このように、As安定化面上のドーピングはドーピング分
子の吸着力が弱く、脱着が起こるために、ドーピング濃
度に限界があった。As described above, the doping on the As-stabilized surface had a weak adsorbing power of the doping molecule and desorption, so that the doping concentration was limited.
本発明は上述した従来の欠点を克服して、化合物半導体
に比較的低温度で高濃度のドーピングが可能で、ドーピ
ング層と非ドーピング層との間でのドーパントの拡散が
少なく、しかも結晶表面および結晶内のドーピング界面
またはヘテロ界面における欠陥の少ない化合物半導体薄
膜の形成法を提供することを目的とする。The present invention overcomes the above-mentioned conventional drawbacks and enables high concentration doping of a compound semiconductor at a relatively low temperature, a small diffusion of a dopant between a doped layer and an undoped layer, and a crystal surface and An object of the present invention is to provide a method for forming a compound semiconductor thin film having few defects at a doping interface or a hetero interface in a crystal.
このような目的を達成するために、本発明の化合物半導
体薄膜形成法は基板上に水素キャリアガスと共に、有機
金属化合物と反応してIII−V族化合物を形成しない第
1の濃度に希釈されたアルシン(AsH3)を常時流しなが
ら水素キャリアガスによって第1の濃度より高い第2の
濃度に希釈されたアルシンを基板上に導入する過程と、
第2の濃度に希釈されたアルシンの導入を停止する過程
と、水素キャリアガスで希釈されたIII族元素を含む有
機金属化合物を基板上に導入する過程とを繰返して基板
上に化合物半導体薄膜を形成する方法において、III族
元素を含む有機金属化合物と共にシラン(SiH4)を導入
して化合物半導体をドーピングすることを特徴とする。In order to achieve such an object, the compound semiconductor thin film forming method of the present invention is diluted with a hydrogen carrier gas on a substrate to a first concentration which does not react with an organometallic compound to form a III-V group compound. A process of introducing arsine diluted to a second concentration higher than the first concentration by a hydrogen carrier gas onto a substrate while constantly flowing arsine (AsH 3 );
The step of stopping the introduction of the arsine diluted to the second concentration and the step of introducing the organometallic compound containing the group III element diluted with the hydrogen carrier gas onto the substrate are repeated to form the compound semiconductor thin film on the substrate. In the forming method, silane (SiH 4 ) is introduced together with an organometallic compound containing a group III element to dope the compound semiconductor.
また、本発明の化合物半導体薄膜形成法は基板上に水素
キャリアガスと共に、有機金属化合物と反応してIII−
V族化合物を形成しない第1の濃度に希釈されたV族元
素を含む水素化物を常時流しながら、水素キャリアガス
によって第1の濃度より高い第2の濃度に希釈された水
素化物を基板上に導入する過程と、第2の濃度に希釈さ
れた水素化物の導入を停止する過程と、水素キャリアガ
スで希釈されたIII族元素を含む有機金属化合物を基板
上に導入する過程と、有機金属化合物の導入を低下し、
水素キャリアガスによって希釈されたハロゲン化水素を
導入し、停止する過程とを繰返して基板上に化合物半導
体薄膜を形成する方法において、水素キャリアガスと共
にIV族またはVI族またはII族元素を含む化合物を基板上
に導入して化合物半導体をドーピングすることを特徴と
する。Further, the compound semiconductor thin film forming method of the present invention reacts with an organometallic compound together with a hydrogen carrier gas on a substrate to form a III-
While constantly flowing a hydride containing a group V element diluted to a first concentration that does not form a group V compound, the hydride diluted to a second concentration higher than the first concentration by the hydrogen carrier gas is placed on the substrate. A step of introducing, a step of stopping the introduction of a hydride diluted to a second concentration, a step of introducing an organometallic compound containing a Group III element diluted with a hydrogen carrier gas onto a substrate, and an organometallic compound The introduction of
In the method of forming a compound semiconductor thin film on a substrate by repeating the process of introducing hydrogen halide diluted with a hydrogen carrier gas and stopping it, a compound containing a group IV element, a group VI element, or a group II element is formed together with the hydrogen carrier gas. It is characterized in that it is introduced onto a substrate to dope a compound semiconductor.
本発明によれば、III−V族化合物半導体に対して高い
濃度のドーピングが可能である。またドーピングが低温
の結晶成長によって行われるのでドープ層と非ドープ層
の界面におけるドーパントの拡散が少ない。さらに結晶
成長時にIII族元素の原子面形成後にハロゲン化水素を
導入して表面欠陥と深い準位を除去する方法を併用する
ことにより、欠陥の少ない結晶を得ることができる。According to the present invention, it is possible to dope a III-V compound semiconductor at a high concentration. Further, since the doping is performed by low temperature crystal growth, the diffusion of the dopant at the interface between the doped layer and the undoped layer is small. Further, a crystal having few defects can be obtained by using a method of introducing a hydrogen halide after forming an atomic plane of a group III element during crystal growth to remove surface defects and deep levels.
以下に図面を参照し、本発明を実施例によって詳細に説
明する。Hereinafter, the present invention will be described in detail by way of examples with reference to the drawings.
第1図に本発明に用いる装置の概要を示す。図において
1は基板、2は反応槽、3は基板支持台、4は高周波コ
イルなどによる加熱装置、5は配管、V1ないしV12はバ
ルブである。バルブV1,V2を調整し、反応槽2には常時
キャリアガスと、キャリアガスによって希釈された微量
のV族元素の水素化物を流しておく。V3ないしV12は化
合物半導体形成のための原料ガス、ドーピング用の不純
物ガスおよび後に詳述するハロゲン化水素を反応槽2に
導入するためのバルブである。図に示されたガスはそれ
らの一例である。バルブV3ないしV12は制御装置6によ
って定められた時間間隔でかつ定められた量のガスを導
入できるようになっている。7は排気のための配管であ
る。反応槽2は縦型のものを示したが、横型反応槽を使
用できることは言うまでもない。FIG. 1 shows an outline of an apparatus used in the present invention. In the figure, 1 is a substrate, 2 is a reaction tank, 3 is a substrate support, 4 is a heating device such as a high frequency coil, 5 is piping, and V 1 to V 12 are valves. The valves V 1 and V 2 are adjusted so that a carrier gas and a small amount of a hydride of a Group V element diluted with the carrier gas are always flown into the reaction tank 2. V 3 to V 12 are valves for introducing a raw material gas for forming a compound semiconductor, an impurity gas for doping, and hydrogen halide, which will be described later, into the reaction tank 2. The gases shown in the figure are examples of them. The valves V 3 to V 12 are adapted to allow the introduction of a defined quantity of gas by the control device 6 at a defined time interval. Reference numeral 7 is a pipe for exhaust. The reaction tank 2 is shown as a vertical type, but it goes without saying that a horizontal type reaction tank can be used.
実施例1 高SiドープGaAlAs規則混晶薄膜を作成した。GaAs単結晶
の(100)面を基板として用い、原料ガスとしてトリエ
チルガリウ(TEG)、トリエチルアルミニウム(TEA)お
よびアルシン(AsH3)を、不純物原料ガスとしてシラン
(SiH4)を、キャリアガスとして水素(H2)を用いた。
原料ガスおよび不純物ガスを第2図のタイミングチャー
トに従って基板上に導入する。すなわち、H2流量を10l/
分とし、常時1×10-5モル分率のアルシンを流しながら
1×10-3モル分率のアルシンと1×10-4モル分率のTEG
を1秒間隔で3サイクル導入してGaAs層を3分子層形成
し、ついで1×10-3モル分率のアルシンと1×10-4モル
分率のTEAをそれぞれ1秒間隔で導入して1分子層のAlA
s層を形成する。このように3層のGaAs層と1層のA1As
層を交互に積層させるとGa0.75Al0.25Asの規則混晶が形
成される。形成された薄膜が単分子層成長を行っている
ことは層数と膜厚の反応から、また規制混晶であること
はX線回折の結果から確められた。Siをドープするに
は、3層のGaAs層の中間層を形成する際に、TEGにSiH4
を混合した。SiH4の流量を2.5×10-7モル分率一定と
し、成長温度をかえて形成された薄膜中のSi濃度を2次
イオン質量分析計によって測定した。その結果を第3図
に示す。図中にはTEGまたはTEAから混入する不純物であ
る炭素の濃度も示してある。図示のように本方法によれ
ば基板温度500℃以上でSi濃度約1018cm-3という高いド
ーピング濃度が達成される。一方この成長温度範囲では
形成された薄膜中には炭素は検出されない。Example 1 A highly Si-doped GaAlAs ordered mixed crystal thin film was prepared. Using the (100) plane of GaAs single crystal as a substrate, triethylgaliu (TEG), triethylaluminum (TEA) and arsine (AsH 3 ) as source gases, silane (SiH 4 ) as an impurity source gas, and carrier gas Hydrogen (H 2 ) was used.
The source gas and the impurity gas are introduced onto the substrate according to the timing chart of FIG. That is, the H 2 flow rate is 10 l /
Minutes, while constantly flowing 1 × 10 -5 mole fraction arsine, 1 × 10 -3 mole fraction arsine and 1 × 10 -4 mole fraction TEG
Was introduced for 3 cycles at 1 second intervals to form three GaAs layers, and then 1 × 10 −3 mole fraction of arsine and 1 × 10 −4 mole fraction of TEA were introduced at 1 second intervals. 1 molecular layer of AlA
s layer is formed. Thus three layers of GaAs and one layer of A1As
An ordered mixed crystal of Ga 0.75 Al 0.25 As is formed when the layers are stacked alternately. It was confirmed from the reaction of the number of layers and the film thickness that the formed thin film was performing monomolecular layer growth, and from the result of X-ray diffraction that it was a controlled mixed crystal. To dope Si, when forming the intermediate layer of the three GaAs layers, SiH 4 was added to the TEG.
Were mixed. The flow rate of SiH 4 was kept constant at 2.5 × 10 −7 mole fraction, and the Si concentration in the thin film formed was measured by a secondary ion mass spectrometer while changing the growth temperature. The results are shown in FIG. In the figure, the concentration of carbon, which is an impurity mixed from TEG or TEA, is also shown. As shown in the figure, according to this method, a high Si doping concentration of about 10 18 cm −3 is achieved at a substrate temperature of 500 ° C. or higher. On the other hand, carbon is not detected in the formed thin film in this growth temperature range.
第4図に室温におけるキャリア濃度を、第5図に成長温
度によるシートキャリア濃度と電子移動度の変化を示
す。第3図ないし第5図に示すように、本発明の方法に
よれば、500〜650℃という比較的低温度の処理によっ
て、規則混晶半導体GaAlAsに実用に供し得る高い濃度で
Siをドーピングすることができる。FIG. 4 shows the carrier concentration at room temperature, and FIG. 5 shows changes in the sheet carrier concentration and electron mobility depending on the growth temperature. As shown in FIGS. 3 to 5, according to the method of the present invention, by treatment at a relatively low temperature of 500 to 650 ° C., the ordered mixed crystal semiconductor GaAlAs can be used at a high concentration for practical use.
It can be doped with Si.
このような高いキャリア濃度が得られた理由を第6図
(A)〜(C)を参照して説明する。成長に寄与しない
微量アルシンの流れている状態で、トリエチルガリウム
とシランを同時に流すと、成長表面に到達したトリエチ
ルガリウムはAs面に吸着後分解してGa原子となり、無数
のGa単原子ステップを形成する(同図(A))。同時に
シランを流しているのでシラン分子はGa原子面に吸着さ
れ分解し(同図(B))、Si原子はステップのあるとこ
ろまで移動し、Gaサイトにとりこまれドナーとなる(第
6図(C))。すなわち、SiH4はAs面よりもGa面に強く
吸着される性質を持っており、しかもトリエチルガリウ
ムと同時に流すことにより、Ga単原子ステップの数が減
少しないうちに、SiがGaサイトに取り込まれるため高濃
度ドーピングが実現したと考えられる。The reason why such a high carrier concentration is obtained will be described with reference to FIGS. 6 (A) to 6 (C). When triethylgallium and silane are allowed to flow at the same time with a trace amount of arsine that does not contribute to growth, triethylgallium that reaches the growth surface is adsorbed on the As surface and decomposed into Ga atoms, forming innumerable Ga monatomic steps. (Fig. (A)). Simultaneously with the flow of silane, the silane molecule is adsorbed and decomposed on the Ga atom surface (Fig. 6 (B)), and the Si atom moves to the place where there is a step and is incorporated into the Ga site to serve as a donor (Fig. 6 ( C)). That is, SiH 4 has a property of being more strongly adsorbed to the Ga surface than to the As surface, and moreover, by flowing simultaneously with triethylgallium, Si is incorporated into the Ga site before the number of Ga monatomic steps decreases. Therefore, it is considered that high-concentration doping was realized.
実施例2 GaAs単結晶基板の(100)面上にSiをドープしたGaAs薄
膜を形成した。V族元素の水素化物としてアルシン(As
H3)、III族元素を含む有機金属化合物としてトリメチ
ルガリウム((CH3)3Ga)、IV族元素を含む水素化物とし
てシラン(SiH4)を用いた。第7図のタイムチャートに
示すように、水素流量10l/分一定とし、常時1×10-5モ
ル分率のアルシンを水素キャリアガスと共に流してお
く。水素ガスと共に常時流しておくアルシンは、形成さ
れたGaAsからのAs抜けを防止するためのもので、TMGと
反応してGaAs形成しない濃度にしてある。そして、それ
ぞれモル分率1×10-4のトリメチルガリウム(TMG)と
シランを1秒間導入した後1×10-4モル分率の塩化水素
(HCl)を1秒間導入し、その後で1×10-3モル分率の
アルシンを1秒間導入する。これを1サイクルとして36
00サイクル繰り返した。この場合成長膜厚は1μmであ
った。Example 2 A Si-doped GaAs thin film was formed on the (100) plane of a GaAs single crystal substrate. Arsine (As
H 3), was used trimethyl gallium as the organometallic compound containing a Group III element ((CH 3) 3 Ga) , silane as a hydride containing a group IV element (SiH 4). As shown in the time chart of FIG. 7, the hydrogen flow rate is kept constant at 10 l / min, and arsine in a 1 × 10 −5 mole fraction is constantly flown together with the hydrogen carrier gas. Arsine, which is constantly flown with the hydrogen gas, is used to prevent the release of As from the formed GaAs, and has a concentration that does not form GaAs by reacting with TMG. Then, after introducing trimethylgallium (TMG) and silane each having a mole fraction of 1 × 10 -4 for 1 second, hydrogen chloride (HCl) having a mole fraction of 1 × 10 -4 was introduced for 1 second, and thereafter 1 × 10 4 -Introduce a 3 mole fraction of arsine for 1 second. 36 as one cycle
Repeated 00 cycles. In this case, the grown film thickness was 1 μm.
第8図に基板温度を550℃とし、シランのモル分率を10
-8から10-3まで変化させた時に得られた成長層のキャリ
ア濃度を示す。Figure 8 shows the substrate temperature at 550 ℃ and the silane mole fraction at 10
The carrier concentration of the growth layer obtained when changing from -8 to 10 -3 is shown.
得られた成長層はすべてn形で、モル分率10-8から10-4
までキャリア濃度と比較関係にあり、モル分率2×10-4
の時、最高のキャリア濃度として3×1020cm-3が得られ
た。第9図はシランのモル分率を1×10-4とし、基板温
度を450℃から650℃まで変化させた時のキャリア濃度を
示した図である。500℃から650℃まで2×1020cm-3と成
長濃度に依存しないキャリア濃度が得られた。このよう
な高いキャリア濃度が得られた理由は、実施例1におい
て説明したとおりである。The obtained growth layers are all n-type and have a molar fraction of 10 -8 to 10 -4.
Has a comparative relationship with carrier concentration up to a molar fraction of 2 × 10 -4
At that time, the highest carrier concentration was 3 × 10 20 cm −3 . FIG. 9 shows the carrier concentration when the silane mole fraction is set to 1 × 10 −4 and the substrate temperature is changed from 450 ° C. to 650 ° C. A carrier concentration of 2 × 10 20 cm −3, which is independent of the growth concentration, was obtained from 500 ° C. to 650 ° C. The reason why such a high carrier concentration is obtained is as described in the first embodiment.
HCl導入の効果について説明する。TMGとシランを導入し
てSiドープGa層を形成する際、Ga原子の一部は第10図に
示すように2層構造を形成する。塩化水素を流さずにこ
の上にアルシンを流してAs層を形成すると、第2層のGa
はAsの位置にあるので、逆位置欠陥(anti-site detec
t)となり、深い準位を形成する。またこの欠陥から異
常欠陥が生じ、表面欠陥として観察される。トリメチル
ガリウムの導入後に、塩化水素を導入するとGa-Gaの2
層構造の第2層のGaが塩素と結合し、2層構造が断たれ
るので、表面欠陥数および深い準位は1/10以下に減少す
る。塩化水素のモル分率と表面欠陥密度との関係を調べ
た結果、効果ある塩化水素濃度は1×10-4モル分率以上
であることが判明した。第11図にTMG導入後にHClを流し
た場合(曲線A)と流さない場合(曲線B)の表面欠陥
密度を示す。なお常時流すアルシンの濃度はTMGと反応
を起こさないために4×10-5モル分率以下が望ましく、
結晶成長のためのTMGおよびアルシンの濃度は単分子層
成長を行わせるためにはそれぞれ1×10-4モル分率以上
および1×10-3モル分率以上が望ましい。The effect of introducing HCl will be described. When TMG and silane are introduced to form a Si-doped Ga layer, some of Ga atoms form a two-layer structure as shown in FIG. If Arsine is flown on top of this without flowing hydrogen chloride, the Ga of the second layer
Is in the As position, so it is an anti-site detec
t), forming a deep level. An abnormal defect is generated from this defect and is observed as a surface defect. If hydrogen chloride is introduced after the introduction of trimethylgallium, Ga-Ga 2
Since Ga of the second layer of the layered structure is bonded to chlorine and the two-layered structure is broken, the number of surface defects and the deep level are reduced to 1/10 or less. As a result of investigating the relationship between the mole fraction of hydrogen chloride and the surface defect density, it was found that the effective hydrogen chloride concentration was 1 × 10 −4 mole fraction or more. FIG. 11 shows the surface defect densities when HCl was flowed after introducing TMG (curve A) and when HCl was not flown (curve B). The concentration of arsine, which is constantly flown, is preferably 4 × 10 -5 mole fraction or less in order not to react with TMG,
The concentrations of TMG and arsine for crystal growth are preferably 1 × 10 −4 mole fraction or more and 1 × 10 −3 mole fraction or more, respectively, in order to perform monolayer growth.
次にシランの導入時期をかえた場合のドーピング量を調
べた。すなわちシランの導入を、(A)TMG導入の直後
1秒間、(B)アルシンの導入の直後1秒間、(C)微
量のアルシンと共に常時流す、の3通りに変化させた。
TMG、アルシンおよび塩化水素の濃度および導入サイク
ルは上述したとおりとし、基板温度は550℃一定とし
た。シランのモル分率を変化させて、それぞれの場合に
得られたキャリア濃度を第12図に示す。曲線Aはシラン
をTMGの後に流した場合、曲線Bはシランをアルシンの
後に流した場合、曲線Cはシランを通常流した場合のキ
ャリア濃度である。曲線Dは第8図に示したTMGとシラ
ンを同時に流した場合のキャリア濃度を比較のために再
掲したものである。まず全ての場合について、キャリア
濃度がシランのモル分率と広い範囲にわたって直線関係
にあることが特徴である。これはキャリア濃度の制御性
の良いことを示している。各曲線AないしDを比較する
と、TMGとシランを同時に流した場合(曲線D)が最も
高いキャリア濃度が得られ、次にTMG導入直後にシラン
を導入した場合(曲線A)のキャリア密度が高く、常時
シランを流した場合(曲線C)、アルシン導入直後にシ
ランを流した場合(曲線B)の順にキャリア濃度が下
る。曲線Aの場合にはGa層が形成された後にシランを流
すので、曲線Dの場合と比べてGa面にステップが少な
く、それだけSiが入り難く、同じシランモル分率ではキ
ャリア濃度は曲線Dより低い。曲線Cの場合にはAs層に
入ったSiがアクセプタとして働くので、Gs層に入ったド
ナーとしてのSiと相殺し、全体としてのキャリア濃度が
下がる。SiはもともとAsサイトには入り難いのである
が、As面形成時にAsの単原子面ステップが生じ、そのた
めにSiがAsサイトに入る確率が増加し、アクセプタ量が
増えると考えられる。しかしこの場合でもGa面にSiが多
量に入るので、キャリア濃度は従来より1桁高い5×10
19cm-3が得られる。アルシンの導入直後にシランを導入
し、As面にSiをドープさせた曲線Bの最高キャリア濃度
は5×1018cm-3程度である。Next, the doping amount was examined when the introduction timing of silane was changed. That is, the introduction of silane was changed into three ways: (A) 1 second immediately after the introduction of TMG, (B) 1 second immediately after the introduction of arsine, and (C) a constant flow with a small amount of arsine.
The concentrations of TMG, arsine, and hydrogen chloride and the introduction cycle were as described above, and the substrate temperature was constant at 550 ° C. The carrier concentration obtained in each case by changing the silane mole fraction is shown in FIG. Curve A is a carrier concentration when silane is flown after TMG, curve B is a carrier concentration when silane is flown after arsine, and curve C is a carrier concentration when silane is normally flowed. Curve D shows the carrier concentration shown in FIG. 8 when TMG and silane were simultaneously flown for comparison. In all cases, the carrier concentration is linearly related to the silane mole fraction over a wide range. This shows that the controllability of the carrier concentration is good. Comparing each curve A to D, the highest carrier concentration was obtained when TMG and silane were simultaneously passed (curve D), and the carrier density was high when silane was introduced immediately after TMG introduction (curve A). The carrier concentration decreases in the order of continuous silane flow (curve C) and silane flow immediately after the introduction of arsine (curve B). In the case of the curve A, since the silane is flown after the Ga layer is formed, there are fewer steps on the Ga surface than in the case of the curve D, and Si is less likely to enter, and the carrier concentration is lower than that of the curve D at the same silane mole fraction. . In the case of the curve C, Si in the As layer acts as an acceptor, which cancels out with Si as a donor in the Gs layer to lower the overall carrier concentration. Originally, it is difficult for Si to enter the As site, but it is considered that a monoatomic plane step of As occurs during the formation of the As plane, which increases the probability that Si enters the As site and increases the acceptor amount. However, even in this case, since a large amount of Si enters the Ga surface, the carrier concentration is 5 × 10, which is one digit higher than the conventional one.
19 cm -3 is obtained. The maximum carrier concentration of the curve B in which silane was introduced immediately after the introduction of arsine and the As surface was doped with Si is about 5 × 10 18 cm −3 .
実施例3 Siドープ層を1原子層だけ含むGaAs結晶を成長させた。Example 3 A GaAs crystal containing only one atomic layer of Si-doped layer was grown.
V族元素の水素化物としてアルシンAsH3、III族元素を
含む有機金属化合物としてトリメチルガリウム(TMG)
(CH3)3Ga、IV族元素を含む水素化物としてシランSiH4を
用いた。原料ガスのフローチャートを第13図に示す。キ
ャリアガスである水素の流量は10l/分と一定としてお
き、常時1×10-5モル分率の微量のアルシンを流す。こ
の微量のアルシンは、Ga層を形成する際に、GaAs結晶か
らAsが蒸発するのを防ぐためであり、トリメチルガリウ
ムと反応してGaAsを形成しない濃度にしてある。Arsine AsH 3 as hydride of group V element, trimethylgallium (TMG) as organometallic compound containing group III element
Silane SiH 4 was used as a hydride containing (CH 3 ) 3 Ga and a group IV element. A flow chart of the source gas is shown in FIG. The flow rate of hydrogen, which is a carrier gas, is kept constant at 10 l / min, and a small amount of arsine of 1 × 10 −5 mole fraction is constantly flowed. This small amount of arsine is for preventing As from evaporating from the GaAs crystal when forming the Ga layer, and has a concentration that does not react with trimethylgallium to form GaAs.
まず、モル分率1×10-4のTMG,1×10-4モル分率のHClお
よび1×10-3モル分率のアルシンを1秒間ずつ順次900
サイクル流し、ノンドープGaAs層を形成する。次に1秒
間TMGの供給を止めAs安定化面とし、その上にTMGとシラ
ンを1秒間流すことにより、Siドープ層を1原子層形成
する。そして再びHCl,アルシンおよびTMGを順次供給し
てノンドープGaAs層を形成する。第14図に成長温度を55
0℃とし、シランの濃度を変化させた時に得られたシー
トキャリア濃度の変化を示す。シートキャリア濃度は、
室温のホール測定により得られた。得られたシートドー
プ層は、すべてn形であり、シランのモル分率が2×10
-4の時、シートキャリア濃度の最大値1×1013cm-2が得
られた。ノンドープGaAs層は高純度であり、Siを原子層
ドープして高い濃度が得られることとなる。第15図はシ
ランのモル分率を1×10-4に固定し、成長温度を450℃
から650℃まで変化させた時のキャリア濃度を示した図
である。500℃から650℃まで、5×1012cm-2と成長温度
に依存しないシートキャリア濃度が得られた。これは、
従来の方法に比べ、1桁以上も少ないシランの量で同じ
シートキャリア濃度が得られたことを示している。First, turn 900 the arsine mole fraction 1 × 10 -4 of TMG, 1 × 10 -4 mole fraction of HCl and 1 × 10 -3 mole fraction by 1 sec
Cyclical flow is performed to form a non-doped GaAs layer. Then, the supply of TMG is stopped for 1 second to form an As-stabilized surface, on which TMG and silane are flown for 1 second to form one atomic layer of a Si-doped layer. Then, HCl, arsine and TMG are sequentially supplied again to form a non-doped GaAs layer. Figure 14 shows the growth temperature of 55.
The change in the sheet carrier concentration obtained when the silane concentration was changed to 0 ° C. is shown. The sheet carrier concentration is
Obtained by room temperature Hall measurement. The obtained sheet dope layers are all n-type and have a silane mole fraction of 2 × 10 5.
At the time of -4 , the maximum value of the sheet carrier concentration was 1 × 10 13 cm -2 . The non-doped GaAs layer has high purity, and a high concentration can be obtained by atomically doping Si. Figure 15 shows that the silane mole fraction is fixed at 1 × 10 -4 and the growth temperature is 450 ° C.
It is the figure which showed the carrier density when changing from 650 degrees Celsius to 650 degrees Celsius. From 500 ° C. to 650 ° C., a sheet carrier concentration of 5 × 10 12 cm −2 independent of the growth temperature was obtained. this is,
It is shown that the same sheet carrier concentration was obtained with the amount of silane smaller by one digit or more as compared with the conventional method.
1原子面にSiをドープした時のキャリア濃度をショット
キ法によって測定した。原料ガスとしてTMGとアルシン
を用い、GaAs(100)面上に、水素によって希釈された
微量のアルシンを常時流しながら、TMG,HCl,高濃度のア
ルシンをそれぞれ1秒ずつ交互に流してGaAs薄膜を形成
する。あるサイクル繰返して薄膜を形成した後のアルシ
ン導入過程後、1秒間シランを導入してAs面にSiをドー
プし、その後通常の過程を繰返して薄膜を形成し、ある
サイクル繰返した後のTMG導入,HCl導入過程後シランを
導入してGa面にSiをドープして以後再び薄膜形成を続け
る。アルシンの濃度1×10-5モル分率および1×10-3モ
ル分率、TMGおよびHClの濃度はそれぞれ1×10-4モル分
率、それらの導入時間はそれぞれ1秒、基板温度550
℃、シランの濃度1×10-4モル分率として、6000サイク
ル繰返して得られた薄膜結晶のキャリア濃度をショット
キ法によって薄膜の深さ方向に沿って測定した結果を第
16図に示す。Siはそれが導入された特定の面に集中して
いる。各ピークの広がりは熱振動によるもので、その半
値幅の大きさは、薄膜が単原子層成長によるものである
ことを裏づけている。図示されるように、SiはAs面より
もGa面内に多くとりこまれる。第17図は特定の1Ga面にS
iをドープする方法として、シランをTMGと共に流す方法
と、TMG導入後シランを導入し、HClを導入する方法とを
比較して示したもので、低いピークはTMG導入の後にシ
ランを導入してSiをドープした面、高いピークはTMGと
シランを同時に導入してSiをドープした面に相当する。
このように単原子面内のSiのドープ量がAs面よりGa面が
高く、Ga面についてはTMGとシランを同時に流しながらG
a面を形成する方がGa面形成後にシランを導入するよ
り、高いキャリア濃度が得られる。この結果は第12図に
示したキャリア濃度曲線の基礎をなすものである。The carrier concentration when Si was doped on one atomic plane was measured by the Schottky method. Using TMG and arsine as the source gas, a small amount of arsine diluted with hydrogen is constantly flowed on the GaAs (100) surface, while TMG, HCl and high concentration arsine are alternately flowed for 1 second each to form a GaAs thin film. Form. After the arsine introduction process after forming a thin film by repeating a certain cycle, silane is introduced for 1 second to dope Si on the As surface, then the normal process is repeated to form a thin film, and TMG introduction after repeating a certain cycle After the process of introducing HCl, silane is introduced and the Ga surface is doped with Si, and thereafter thin film formation is continued. Arsine concentration of 1 × 10 -5 mole fraction and 1 × 10 -3 mole fraction, TMG and HCl concentration of 1 × 10 -4 mole fraction, respectively, introduction time of 1 second, substrate temperature of 550
℃, the concentration of silane is 1 × 10 -4 mole fraction, the carrier concentration of the thin film crystal obtained by repeating 6000 cycles was measured by the Schottky method along the depth direction of the thin film.
Shown in Figure 16. Si concentrates on the particular side where it was introduced. The broadening of each peak is due to thermal vibration, and the magnitude of the half-width confirms that the thin film is due to monoatomic layer growth. As shown in the figure, Si is trapped in the Ga plane more than the As plane. Figure 17 shows S on a specific 1Ga plane.
As a method of doping i, a method of flowing silane together with TMG and a method of introducing silane after introducing TMG and introducing HCl are shown in comparison, and a low peak is obtained by introducing silane after introducing TMG. The Si-doped surface and the high peak correspond to the Si-doped surface where TMG and silane were simultaneously introduced.
In this way, the doping amount of Si in the monoatomic plane is higher in the Ga plane than in the As plane, and for the Ga plane, G
Higher carrier concentration can be obtained by forming the a-face than by introducing silane after forming the Ga-face. This result is the basis of the carrier concentration curve shown in FIG.
このように、薄膜形成に際して、HClを導入してGaの層
における部分的な2層構造のGaを除去し、Ga層にSiをド
ーピングすることによって、表面欠陥密度の低い高濃度
ドープ層が得られる。GaAs集積回路に応用する場合、表
面欠陥密度が高いと致命的であるので本発明の方法を適
用することによって歩留りを向上させることができる。Thus, when forming a thin film, HCl is introduced to partially remove Ga in the Ga layer and the Ga layer is doped with Si to obtain a high-concentration doped layer with a low surface defect density. To be When applied to a GaAs integrated circuit, it is fatal that the surface defect density is high. Therefore, the yield can be improved by applying the method of the present invention.
ドーピングガスとしてはシランを例示したが、第1表に
示すように、各種のガスを用いて、高いキャリア濃度を
得ることができる。Although silane is exemplified as the doping gas, as shown in Table 1, various gases can be used to obtain a high carrier concentration.
本発明は、他のIII−V族化合物半導体である、AlAs,In
As,AlP,GaP,InP,AlSb,GaSb,InSb,AlGaAs,InGaAs,AlInA
s,AlGaP,InGaP,AlGaSb,InGaSb,InGaAsP,InGaAsSb,AlGaA
sP,AlGaAsSbにも適用可能である。 The present invention is directed to another III-V compound semiconductor, AlAs, In.
As, AlP, GaP, InP, AlSb, GaSb, InSb, AlGaAs, InGaAs, AlInA
s, AlGaP, InGaP, AlGaSb, InGaSb, InGaAsP, InGaAsSb, AlGaA
It can also be applied to sP and AlGaAsSb.
実施例4 第18図に示す構造の化合物半導体を作成した。Siをドー
プしたn−GaAs基板11(キャリア濃度5×1015cm-3)の
上に250Å厚さのSiドープGaAs層12を以下の方法によっ
て作成した。成長温度を450℃とし、水素で希釈した1
×10-5モル分率のアルシンを常時流しながら、1×10-4
モル分率のTMGと1×10-4モル分率のシランを同時に1
秒流し、次に1×10-4モル分率のHClを1秒間流す。つ
いで1×10-3モル分率のアルシンを1秒間流す。これを
交互に繰返すことによってキャリア濃度2×1020cm-3の
n−GaAs膜12を成長させた。第18図に示すようにその上
にAu13を蒸着し、一方基板の下面にAuGeNi合金電極層14
を蒸着して電流電圧特性を測定した。その結果、このコ
ンタクト抵抗率は5×10-8Ω・cm2以下とこれまで報告
されている最も低い値が得られる。Example 4 A compound semiconductor having the structure shown in FIG. 18 was prepared. A 250 Å-thick Si-doped GaAs layer 12 was formed on a Si-doped n-GaAs substrate 11 (carrier concentration 5 × 10 15 cm -3 ) by the following method. Growth temperature was 450 ℃ and diluted with hydrogen 1
1 × 10 -4 while constantly flowing × 10 -5 mole fraction of arsine
1 mole of TMG and 1 × 10 -4 mole fraction of silane are simultaneously added.
Second flow followed by 1 × 10 −4 mole fraction of HCl for 1 second. Then, 1 × 10 −3 mole fraction of arsine is flown for 1 second. By repeating this alternately, an n-GaAs film 12 having a carrier concentration of 2 × 10 20 cm -3 was grown. Au13 is vapor-deposited on it as shown in FIG. 18, while the AuGeNi alloy electrode layer 14 is formed on the lower surface of the substrate.
Was deposited and the current-voltage characteristics were measured. As a result, this contact resistivity is 5 × 10 −8 Ω · cm 2 or less, which is the lowest value ever reported.
実施例5 本発明をGaAs FETの作製に適用した。第19図に示すよう
に半絶縁性GaAs基板21上に実施例4で説明したのと同じ
方法で厚さ0.1μmのn+GaAs層22を形成した。以後通常
のリソグラフ技術によってソース電極23,ゲート電極24,
ドレイン電極25を設け、第19図に示す構造のGaAs FETを
作製した。従来法がn+層をイオン注入で行っているのに
対して、本方法では結晶成長法を用い、しかも成長時に
HClを導入してGaの2層構造を除去しているので、n+層
中の結晶欠陥が少ない。さらに高濃度のn+層を形成でき
るので、表面の影響によって空乏化が少なく、ソース直
列抵抗が低い。また集積化した時、個々のFETの特性の
ばらつきが少なく、FETのピンチオフ電圧の標準偏差が1
00mV以下と小さく、ウエハ内の歩留りが著しく向上し
た。Example 5 The present invention was applied to the fabrication of GaAs FET. As shown in FIG. 19, an n + GaAs layer 22 having a thickness of 0.1 μm was formed on the semi-insulating GaAs substrate 21 by the same method as described in Example 4. After that, by the usual lithographic technique, the source electrode 23, the gate electrode 24,
A drain electrode 25 was provided and a GaAs FET having the structure shown in FIG. 19 was produced. While the conventional method uses ion implantation for the n + layer, this method uses the crystal growth method and
Since HCl has been introduced to remove the Ga bilayer structure, there are few crystal defects in the n + layer. Further, since a high-concentration n + layer can be formed, depletion due to the influence of the surface is small and the source series resistance is low. When integrated, there is little variation in the characteristics of individual FETs, and the standard deviation of the FET pinch-off voltage is 1
It was as small as 00 mV or less, and the yield in the wafer was significantly improved.
実施例6 本発明の方法を用いてヘテロ構造の化合物半導体を作製
した。Example 6 A compound semiconductor having a hetero structure was produced using the method of the present invention.
半絶縁性GaAs基板の(100)面に、第20図(A)に示す
ように、常時水素で希釈された1×10-5モル分率のアル
シンを流しながら、1×10-4モル分率のTMG,1×10-4モ
ル分率のHCl,1×10-3モル分率のアルシンを各1秒間交
互に流して厚さ5000ÅのGaAs層を形成する。このGaAs層
のキャリア濃度は5×1014cm-3である。ついでその上に
第20図(B)に示すように、(トリメチルアルミニウム
(TMA)+シラン)→HCl→アルシン→(TMG+シラン)
→HCl→アルシン→(TMG+シラン)→HCl→アルシン→
(TMA+シラン)→の順に原料ガスを導入してGaAs2層と
AlAs1層が交互に配列しているSiドープAl0.33Ga0.67As
規則混晶層を500Å成長させる。シランの濃度を1×10
-5モル分率とし、この規則混晶層のキャリア濃度を1×
1019cm-3にする。その上に第20図(C)に示すように
(TMG+シラン)→HCl→アルシンの順に原料ガスを流し
て50Å層のSiドープGaAs層を形成する。シランの濃度を
1×10-4モル分率としてこのGaAs層のキャリア濃度を1
×1020cm-3とする。成長温度は550℃である。このよう
にして、第21図に示すような半絶縁性GaAs基板31の上に
順次非ドープGaAs層32,SiドープAl0.33Ga0.67As層33,Si
ドープGaAs層34をもつテヘロ構造の化合物半導体が形成
される。SiドープAl0.33Ga0.67As層33は2次元電子供給
層であり、その非ドープGaAs層32との界面35は2次元電
子ガスの走行面となる。SiドープGaAs層34は電極層であ
る。As shown in FIG. 20 (A), a 1 × 10 −5 mole fraction of arsine, which was always diluted with hydrogen, was flowed on the (100) plane of a semi-insulating GaAs substrate, and 1 × 10 −4 mole fraction was added . TMG, 1 × 10 −4 mole fraction of HCl, and 1 × 10 −3 mole fraction of arsine are alternately flowed for 1 second to form a 5000 Å thick GaAs layer. The carrier concentration of this GaAs layer is 5 × 10 14 cm -3 . Then, as shown in Fig. 20 (B), (trimethylaluminum (TMA) + silane) → HCl → arsine → (TMG + silane).
→ HCl → arsine → (TMG + silane) → HCl → arsine →
(TMA + silane) → Introduce source gas in this order to form GaAs2 layer
Si-doped Al 0.33 Ga 0.67 As with alternating AlAs 1 layers
Grow an ordered mixed crystal layer of 500Å. Silane concentration is 1 × 10
-5 mol fraction, carrier concentration of this ordered mixed crystal layer is 1 ×
10 19 cm -3 . Then, as shown in FIG. 20 (C), a source gas is flowed in the order of (TMG + silane) → HCl → arsine to form a 50Å-layer Si-doped GaAs layer. The carrier concentration of this GaAs layer is 1 with the concentration of silane being 1 × 10 -4 mole fraction.
× 10 20 cm -3 . The growth temperature is 550 ° C. Thus, on the semi-insulating GaAs substrate 31 as shown in FIG. 21, an undoped GaAs layer 32, Si-doped Al 0.33 Ga 0.67 As layer 33, Si are sequentially formed.
A compound semiconductor with a Tehro structure having a doped GaAs layer 34 is formed. The Si-doped Al 0.33 Ga 0.67 As layer 33 is a two-dimensional electron supply layer, and the interface 35 with the undoped GaAs layer 32 is a traveling surface of the two-dimensional electron gas. The Si-doped GaAs layer 34 is an electrode layer.
このようにして成長させたヘテロ構造の化合物半導体か
ら作製したFETはGa層形成後にHClを導入してGaの2層構
造を除くので、表面および各界面の欠陥が少ない。その
ためにICの歩留りが向上し、またヘテロ界面に欠陥が少
ないので2次元電子ガスの走行が高速に行われる。さら
に本方法は従来法にくらべて低温で結晶成長を行わせる
ので、ヘテロ界面におけるSiの拡散が少なく、ヘテロ界
面とドーピング界面が一致し、GaAs層の電子移動度を低
下させることがなく、高速FETが実現できる。さらにSi
を高濃度にドーピングできるので、結晶成長によって電
極を成長することができる。In the FET manufactured from the hetero-structured compound semiconductor grown in this manner, HCl is introduced after the Ga layer is formed to remove the Ga double layer structure, so that the number of defects on the surface and each interface is small. Therefore, the yield of the IC is improved and the hetero interface has few defects, so that the two-dimensional electron gas travels at high speed. Furthermore, since this method allows crystal growth to be performed at a lower temperature than the conventional method, the diffusion of Si at the hetero interface is small, the hetero interface and the doping interface are aligned, and the electron mobility of the GaAs layer is not reduced, resulting in high speed. FET can be realized. Furthermore Si
Can be doped at a high concentration, so that the electrode can be grown by crystal growth.
SiドープAl0.33Ga0.67As層を形成する際、第20図(B)
に示した方法でなく、第22図に示すように、TMGとその1
/2の量のTMAを同時に流してもよい。この方法による
と、一原子面内にGa原子とその半分のAl原子が混在する
Al0.33Ga0.67As混晶が得られる。AlGaAs混晶の作成に際
し、規則混晶を作る場合にはAl面とGa面の数を、不規則
混晶の場合は同時に流すTMAとTMGの比をかえることによ
り、AlとGaの比を自由にかえることができる。またSiを
ドーピングするには、第20図(B),(C)および第22
図に示したようにシランをパルス状に流すのでなく、ド
ーピングの全期間にわたって流しておいてもよい。When forming a Si-doped Al 0.33 Ga 0.67 As layer, FIG. 20 (B)
As shown in Fig. 22, instead of the method shown in Fig. 22, TMG and its 1
/ 2 amount of TMA may be flowed simultaneously. According to this method, Ga atoms and half of Al atoms are mixed in one atomic plane.
Al 0.33 Ga 0.67 As mixed crystal is obtained. When making an AlGaAs mixed crystal, the ratio of Al and Ga can be freely changed by changing the number of Al planes and Ga planes when making an ordered mixed crystal, and changing the ratio of TMA and TMG that flow simultaneously when making an irregular mixed crystal. You can change In addition, for doping Si, as shown in FIGS. 20 (B), (C) and 22
Instead of pulsing the silane as shown, the silane may be allowed to flow for the entire duration of the doping.
実施例7 第23図に示す構造のヘテロ構造化合物半導体を作成し
た。Example 7 A heterostructure compound semiconductor having the structure shown in FIG. 23 was prepared.
キャリア濃度2×1018cm-3のn−GaAs基板41の(100)
面上に厚さ5000Åのキャリア濃度2×1018cm-3のSiドー
プAl0.5Ga0.5As混晶42を形成した。これは第22図に示し
た方法をTMG,TMAのモル分率をともに1×10-4モル分
率、シランの濃度を1×10-6モル分率に変更することに
よって可能である。次にシランを導入せずにその他の条
件は第20図(B)または第22図と同じ方法で厚さ100Å
の非ドープAl0.33Ga0.67As層43を、さらにその上に第20
図(A)と同じ方法で厚さ100Åの非ドープGaAs層44を
形成する。非ドープAl0.33Ga0.67As層と非ドープGaAs層
を各5層交互に形成して多量子井戸層45とする。その上
にキャリア濃度5×1019cm-3のZnドープAl0.5Ga0.5As層
46を5000Å厚に形成し、さらにその上に電極層として厚
さ100Åキャリア濃度5×1019cm-3のZnドープGaAs層47
を形成する。Znドープにはジメチル亜鉛(CH3)2ZnをTMG
と共に導入すればよく、(CH3)2Znの濃度を2×107モル
分率とすれば5×1019cm-3の、10-8モル分率とすれば2
×1018cm-3のそれぞれp形のキャリア濃度が得られる。
成長温度は550℃である。(100) of n-GaAs substrate 41 with carrier concentration 2 × 10 18 cm -3
A Si-doped Al 0.5 Ga 0.5 As mixed crystal 42 having a carrier concentration of 2 × 10 18 cm −3 and a thickness of 5000 Å was formed on the surface. This can be achieved by changing the method shown in FIG. 22 so that both the TMG and TMA mole fractions are changed to 1 × 10 −4 mole fraction and the silane concentration is changed to 1 × 10 −6 mole fraction. Next, without introducing silane, the other conditions are the same as in FIG. 20 (B) or FIG.
An undoped Al 0.33 Ga 0.67 As layer 43, and a 20th layer
An undoped GaAs layer 44 having a thickness of 100Å is formed by the same method as shown in FIG. An undoped Al 0.33 Ga 0.67 As layer and an undoped GaAs layer are alternately formed in five layers to form a multi-quantum well layer 45. Zn-doped Al 0.5 Ga 0.5 As layer with a carrier concentration of 5 × 10 19 cm -3
46 is formed to a thickness of 5000 Å, and a Zn-doped GaAs layer 47 having a carrier concentration of 5 × 10 19 cm -3 is formed on the electrode as an electrode layer
To form. Dimethylzinc (CH 3 ) 2 Zn was added to TMG as Zn doping.
If the concentration of (CH 3 ) 2 Zn is 2 × 10 7 mole fraction, it is 5 × 10 19 cm −3 , and if it is 10 −8 mole fraction, it is 2
A p-type carrier concentration of x10 18 cm -3 is obtained.
The growth temperature is 550 ° C.
このような構造の化合物半導体を用いると良好な多量子
井戸レーザを作成できる。すなわち、Ga面形成後にHCl
を導入しているので表面欠陥および深い準位が少なく、
そのために作製の歩留りが向上するばかりでなく、発光
効率の良いレーザが得られる。またヘテロ界面が鋭く、
界面に欠陥が少ない。さらに550℃という比較的低温で
結晶を成長させるので、Si,Znの拡散が少ない。このよ
うな欠陥がなく、組成的に鋭い界面は、発光効率の良さ
と相まって多量子井戸レーザの発振しきい値電流を低め
るのに役立つ。A good multi-quantum well laser can be produced by using a compound semiconductor having such a structure. That is, after forming the Ga surface, HCl
Since it introduces, there are few surface defects and deep levels,
Therefore, not only the production yield is improved, but also a laser with good light emission efficiency can be obtained. In addition, the hetero interface is sharp,
There are few defects at the interface. Furthermore, since the crystal is grown at a relatively low temperature of 550 ° C, the diffusion of Si and Zn is small. The interface having no such defects and being sharp in composition is useful for lowering the oscillation threshold current of the multi-quantum well laser in combination with good emission efficiency.
実施例2ないし実施例7において、Gaの原料ガスとして
トリメチルガリウムを用いた例を述べたが、トリエチル
ガリウム(C2H5)3Gaを使用すれば、結晶中への炭素の混
入をより少なくできいる。また塩化水素にかえ、沃化水
素、フッ化水素などのハロゲン化水素を用いることも可
能である。In Examples 2 to 7, the example in which trimethylgallium was used as the source gas of Ga was described, but if triethylgallium (C 2 H 5 ) 3 Ga is used, the inclusion of carbon in the crystal is reduced. It's done. It is also possible to use hydrogen halide such as hydrogen iodide and hydrogen fluoride instead of hydrogen chloride.
以上説明したように、本発明によれば、III−V族化合
物半導体に対して高い濃度のドーピングが可能である。
またドーピングが低温の結晶成長によって行われるので
ドープ層と非ドープ層の界面におけるドーパントの拡散
が少ない。さらに結晶成長時にIII族元素の原子面形成
後にハロゲン化水素を導入して表面欠陥と深い準位を除
去する方法を併用することにより、欠陥の少ない結晶を
得ることができる。従って本発明の方法はIII−V族化
合物半導体を使用した高速FET,多量子井戸レーザの作製
のために有効である。As described above, according to the present invention, it is possible to dope a III-V compound semiconductor at a high concentration.
Further, since the doping is performed by low temperature crystal growth, the diffusion of the dopant at the interface between the doped layer and the undoped layer is small. Further, a crystal having few defects can be obtained by using a method of introducing a hydrogen halide after forming an atomic plane of a group III element during crystal growth to remove surface defects and deep levels. Therefore, the method of the present invention is effective for producing high-speed FETs and multi-quantum well lasers using III-V group compound semiconductors.
第1図は本発明に用いる装置の概要図、 第2図は本発明における原料ガス導入法の一例を示すタ
イムチャート、 第3図は成長温度とSi濃度との関係を示す線図、 第4図は成長温度と電子濃度との関係を示す線図、 第5図は温度と電子移動度およびシートキャリア濃度と
の関係を示す線図、 第6(A),(B),(C)は本発明の原理を説明する
図、 第7図は原料ガス導入法の例を示すタイムチャート、 第8図はシランのモル分率とキャリア濃度との関係を示
す線図、 第9図は基板温度とキャリア濃度との関係を示す線図、 第10図はHCl導入の効果を説明する図、 第11図は成長温度と表面欠陥密度との関係を示す線図、 第12図はシランのモル分率とキャリア濃度との関係を示
す線図、 第13図は原料ガス導入法の例を示すタイムチャート、 第14図はシランのモル分率とシートキャリア濃度との関
係を示す線図、 第15図は成長温度とシートキャリア濃度との関係を示す
線図、 第16図および第17図はそれぞれドープ面のシートキャリ
ア濃度を示す線図、 第18図は高濃度ドープ層を成長させたGaAs結晶の構造を
示す断面図、 第19図は高濃度ドープ層を有するGaAs FETの構造を示す
断面図、 第20図(A),(B),(C)はドープされた混晶ヘテ
ロ構造化合物半導体作製のための原料ガス導入法の例を
示すタイムチャート、 第21図は本発明の方法で作製したヘテロ構造化合物半導
体の構造を示す断面図、 第22図は混晶化合物半導体作製のための原料ガス導入法
の例を示すタイムチャート、 第23図は本発明の方法で作製した多量子井戸レーザに適
するヘテロ構造化合物半導体の構造を示す断面図であ
る。 1……基板、2……反応槽、3……基板支持台、4……
加熱装置、5,7……配管、6……制御装置、11……n−G
aAs基板、12……Siドープ層、13……Au層、14……AuGeN
i層、21……半絶縁性GaAs基板、22……n+層、23……ソ
ース電極、24……ゲート電極、25……ドレイン電極、31
……半絶縁性基板、32……非ドープGaAs層、33……Siド
ープAl0.33Ga0.67As層、34……SiドープGaAs電極層、35
……ヘテロ界面、41……n−GaAs基板、42……Siドープ
Al0.5Ga0.5As層、43……非ドープAl0.33Ga0.67As層、44
……非ドープGaAs層、45……多量子井戸層、46……Znド
ープAl0.5Ga0.5As層、47……ZnドープGaAs電極層。FIG. 1 is a schematic diagram of an apparatus used in the present invention, FIG. 2 is a time chart showing an example of a raw material gas introduction method in the present invention, FIG. 3 is a diagram showing a relationship between growth temperature and Si concentration, and FIG. FIG. 5 is a diagram showing the relationship between growth temperature and electron concentration, FIG. 5 is a diagram showing relationship between temperature, electron mobility and sheet carrier concentration, and 6 (A), (B) and (C) are FIG. 7 is a diagram illustrating the principle of the present invention, FIG. 7 is a time chart showing an example of a raw material gas introduction method, FIG. 8 is a diagram showing the relationship between the molar fraction of silane and carrier concentration, and FIG. 9 is substrate temperature. And the carrier concentration, Fig. 10 is a diagram for explaining the effect of HCl introduction, Fig. 11 is a diagram showing the relationship between growth temperature and surface defect density, and Fig. 12 is the molar content of silane. Diagram showing the relationship between the rate and carrier concentration, Fig. 13 is a time chart showing an example of the raw material gas introduction method, Fig. 14 The figure is a diagram showing the relationship between the mole fraction of silane and the sheet carrier concentration, Fig. 15 is the diagram showing the relationship between growth temperature and the sheet carrier concentration, and Figs. 16 and 17 are respectively the sheet on the doped surface. Fig. 18 is a diagram showing the carrier concentration, Fig. 18 is a sectional view showing the structure of a GaAs crystal in which a heavily doped layer is grown, and Fig. 19 is a sectional view showing the structure of a GaAs FET having a heavily doped layer, Fig. 20. (A), (B), (C) are time charts showing an example of a raw material gas introduction method for producing a doped mixed crystal hetero structure compound semiconductor, and FIG. 21 is a hetero structure compound prepared by the method of the present invention. FIG. 22 is a sectional view showing the structure of a semiconductor, FIG. 22 is a time chart showing an example of a raw material gas introduction method for manufacturing a mixed crystal compound semiconductor, and FIG. 23 is a heterostructure suitable for a multi-quantum well laser manufactured by the method of the present invention. It is a sectional view showing the structure of a compound semiconductor. . 1 ... Substrate, 2 ... Reaction tank, 3 ... Substrate support, 4 ...
Heating device, 5, 7 ... Piping, 6 ... Control device, 11 ... n-G
aAs substrate, 12 …… Si doped layer, 13 …… Au layer, 14 …… AuGeN
i layer, 21 ... Semi-insulating GaAs substrate, 22 ... n + layer, 23 ... Source electrode, 24 ... Gate electrode, 25 ... Drain electrode, 31
...... Semi-insulating substrate, 32 …… Undoped GaAs layer, 33 …… Si-doped Al 0.33 Ga 0.67 As layer, 34 …… Si-doped GaAs electrode layer, 35
...... Hetero interface, 41 …… n-GaAs substrate, 42 …… Si-doped
Al 0.5 Ga 0.5 As layer, 43 ... Undoped Al 0.33 Ga 0.67 As layer, 44
…… Undoped GaAs layer, 45 …… Multi quantum well layer, 46 …… Zn-doped Al 0.5 Ga 0.5 As layer, 47 …… Zn-doped GaAs electrode layer.
Claims (8)
属化合物と反応してIII−V族化合物を形成しない第1
の濃度に希釈されたアルシン(AsH3)を常時流しなが
ら、水素キャリアガスによって前記第1の濃度より高い
第2の濃度に希釈された前記アルシンを前記基板上に導
入する過程と、前記第2の濃度に希釈されたアルシンの
導入を停止する過程と、水素キャリアガスで希釈された
III族元素を含む有機金属化合物を前記基板上に導入す
る過程とを繰返して前記基板上に化合物半導体薄膜を形
成する方法において、前記III族元素を含む有機金属化
合物と共にシラン(SiH4)を導入して前記化合物半導体
をドーピングすることを特徴とする化合物半導体薄膜形
成法。1. A first carrier which does not react with an organometallic compound together with a hydrogen carrier gas to form a III-V group compound on a substrate.
The step of introducing the arsine diluted to a second concentration higher than the first concentration by a hydrogen carrier gas onto the substrate while constantly flowing arsine (AsH 3 ) diluted to a concentration of The process of stopping the introduction of arsine diluted to the concentration of, and diluted with hydrogen carrier gas
In the method of forming a compound semiconductor thin film on the substrate by repeating the step of introducing an organometallic compound containing a Group III element onto the substrate, silane (SiH 4 ) is introduced together with the organometallic compound containing the Group III element. And forming the compound semiconductor thin film by doping the compound semiconductor.
属化合物と反応してIII−V族化合物を形成しない第1
の濃度に希釈されたV族元素を含む水素化物を常時流し
ながら、水素キャリアガスによって前記第1の濃度より
高い第2の濃度に希釈された前記水素化物を前記基板上
に導入する過程と、前記第2の濃度に希釈された水素化
物の導入を停止する過程と、水素キャリアガスで希釈さ
れたIII族元素を含む有機金属化合物を前記基板上に導
入する過程と、前記有機金属化合物の導入を停止し、水
素キャリアガスによって希釈されたハロゲン化水素を導
入し、停止する過程とを繰返して前記基板上に化合物半
導体薄膜を形成する方法において、水素キャリアガスと
共にIV族またはVI族またはII族元素を含む化合物を前記
基板上に導入して前記化合物半導体をドーピングするこ
とを特徴とする化合物半導体薄膜形成法。2. A first carrier which does not react with an organometallic compound together with a hydrogen carrier gas to form a III-V group compound on a substrate.
A step of introducing the hydride diluted to a second concentration higher than the first concentration by a hydrogen carrier gas onto the substrate while constantly flowing a hydride containing a group V element diluted to a concentration of A step of stopping the introduction of the hydride diluted to the second concentration, a step of introducing an organometallic compound containing a Group III element diluted with a hydrogen carrier gas onto the substrate, and an introduction of the organometallic compound In the method of forming a compound semiconductor thin film on the substrate by repeating the process of stopping the step of introducing hydrogen halide diluted with a hydrogen carrier gas, and stopping the step, a group IV or group VI or group II together with the hydrogen carrier gas. A method of forming a compound semiconductor thin film, comprising introducing a compound containing an element onto the substrate to dope the compound semiconductor.
化合物を前記III族元素を含む有機金属化合物と同時に
導入することを特徴とする特許請求の範囲第2項記載の
化合物半導体薄膜形成法。3. The compound semiconductor thin film formation according to claim 2, wherein the compound containing the group IV element, the group VI element or the group II element is introduced simultaneously with the organometallic compound containing the group III element. Law.
化合物を前記III族元素の停止過程に続いて導入するこ
とを特徴とする特許請求の範囲第2項記載の化合物半導
体薄膜形成法。4. The method for forming a compound semiconductor thin film according to claim 2, wherein the compound containing the group IV element, the group VI element, or the group II element is introduced after the termination process of the group III element. .
化合物を前記第2の濃度に希釈された水素化物の停止過
程に続いて導入することを特徴とする特許請求の範囲第
2項記載の化合物半導体薄膜形成法。5. The method according to claim 2, wherein the compound containing the group IV element, the group VI element, or the group II element is introduced subsequent to the termination process of the hydride diluted to the second concentration. A method for forming a compound semiconductor thin film as described.
化合物を前記各過程の全期間にわたり導入することを特
徴とする特許請求の範囲第2項記載の化合物半導体薄膜
形成法。6. The method for forming a compound semiconductor thin film according to claim 2, wherein the compound containing a group IV element, a group VI element, or a group II element is introduced over the entire period of each step.
H4)であることを特徴とする特許請求の範囲第2項ない
し第6項のいずれかに記載の化合物半導体薄膜形成法。7. The compound containing a group IV element is silane (Si
H 4 ). The method for forming a compound semiconductor thin film according to any one of claims 2 to 6, wherein H 4 ).
-3モル分率であることを特徴とする特許請求の範囲第7
項記載の化合物半導体薄膜形成法。8. The concentration of the silane is 10 −7 mole fraction to 10
-3 mole fraction, Claim 7
A method for forming a compound semiconductor thin film according to the item.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61176611A JPH078757B2 (en) | 1986-07-29 | 1986-07-29 | Compound semiconductor thin film formation method |
| US06/909,287 US4767494A (en) | 1986-07-04 | 1986-09-19 | Preparation process of compound semiconductor |
| GB8715206A GB2192198B (en) | 1986-07-04 | 1987-06-29 | Preparation process of compound semiconductor |
| FR878709504A FR2604296B1 (en) | 1986-07-04 | 1987-07-03 | METHOD FOR DEPOSITING III-V OR II-VI SEMICONDUCTOR THIN FILMS ONTO A SUBSTRATE BY THERMAL DECOMPOSITION |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61176611A JPH078757B2 (en) | 1986-07-29 | 1986-07-29 | Compound semiconductor thin film formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6335494A JPS6335494A (en) | 1988-02-16 |
| JPH078757B2 true JPH078757B2 (en) | 1995-02-01 |
Family
ID=16016593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61176611A Expired - Fee Related JPH078757B2 (en) | 1986-07-04 | 1986-07-29 | Compound semiconductor thin film formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH078757B2 (en) |
-
1986
- 1986-07-29 JP JP61176611A patent/JPH078757B2/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| JAPANESE JOURNAL OF APPLIED PHYSICS=1984 * |
| JAPANESE TOURNAL OF APPLIED PHYSICS=1984 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6335494A (en) | 1988-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4767494A (en) | Preparation process of compound semiconductor | |
| JP3124861B2 (en) | Thin film growth method and semiconductor device manufacturing method | |
| US5082798A (en) | Crystal growth method | |
| CN101311380B (en) | Method for manufacturing semiconductor of iii-v group compounds | |
| EP0523917A2 (en) | Atomic layer epitaxy of compound semiconductor | |
| JPS63240012A (en) | Iii-v compound semiconductor and formation thereof | |
| JP3224437B2 (en) | III-V compound semiconductor device | |
| US20180277639A1 (en) | Nucleation layer for growth of iii-nitride structures | |
| Buchan et al. | The growth of Ga0. 52In0. 48P and Al0. 18Ga0. 34In0. 48P on lens-shaped GaAs substrates by metalorganic vapor phase epitaxy | |
| WO1998056091A9 (en) | LONG WAVELENGTH DH, SCH AND MQW LASERS BASED ON Sb | |
| US20180342392A1 (en) | Reducing Autodoping of III-V Semiconductors By Atomic Layer Epitaxy (ALE) | |
| JPH078757B2 (en) | Compound semiconductor thin film formation method | |
| JP3155007B2 (en) | Compound semiconductor and manufacturing method thereof | |
| JP3013992B2 (en) | Method for growing compound semiconductor crystal | |
| KR960004591B1 (en) | Doped Crystal Growth Method | |
| JP3109149B2 (en) | Compound semiconductor crystal growth method | |
| JPH0777200B2 (en) | Method for manufacturing compound semiconductor device | |
| JP3159788B2 (en) | Compound semiconductor crystal growth method | |
| JPH07201761A (en) | Method for growing compound semiconductor | |
| Bedair | Indium-based nitride compounds | |
| JPH0714785A (en) | Semiconductor epitaxial substrate and method for manufacturing the same | |
| Horikoshi et al. | Application of migration-enhanced epitaxy to novel semiconductor structures | |
| JPH078756B2 (en) | Compound semiconductor thin film formation method | |
| JPH0590160A (en) | Crystal growth method | |
| JP3047523B2 (en) | Selective epitaxial growth method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |