JPH0789574B2 - Pellet mounting board manufacturing method - Google Patents
Pellet mounting board manufacturing methodInfo
- Publication number
- JPH0789574B2 JPH0789574B2 JP60005758A JP575885A JPH0789574B2 JP H0789574 B2 JPH0789574 B2 JP H0789574B2 JP 60005758 A JP60005758 A JP 60005758A JP 575885 A JP575885 A JP 575885A JP H0789574 B2 JPH0789574 B2 JP H0789574B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- glass
- substrate
- pellet
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/656—Fan-in layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は配線形成技術、特に、半導体装置のペレット取
付基板に適用して有効な技術に関する。Description: TECHNICAL FIELD The present invention relates to a wiring forming technique, and particularly to a technique effectively applied to a pellet mounting substrate of a semiconductor device.
半導体装置には、そのペレット取付基板が多層セラミッ
ク基板で形成されている、たとえばガラス封止型のいわ
ゆるピングリットアレイ型半導体装置がある。As a semiconductor device, there is a so-called pin grid array type semiconductor device of glass sealing type, for example, whose pellet mounting substrate is formed of a multilayer ceramic substrate.
前記のペレット取付基板には、ペレット取付用のメタラ
イズ層が被着形成され、その周囲には同じくメタライズ
層からなる配線が延長形成されている。On the pellet mounting substrate, a metallization layer for pellet mounting is adhered and formed, and a wiring also made of the metallization layer is extendedly formed around the metallization layer.
ところで、セラミック基板は、通常粉末原料を焼結して
製造するため、その表面には原料や製法に起因する凹凸
が存在している。それ故、蒸着等で前記のメタライズ配
線層を形成する場合、そのメタライズ層の厚さにむらが
生じ、その配線層の微細化を進めるとその電気抵抗が非
常に大きくなる。さらには導通のとれない配線が形成さ
れるという問題があることが本発明者により見い出され
た。By the way, since a ceramic substrate is usually manufactured by sintering a powder raw material, irregularities due to the raw material and the manufacturing method are present on the surface thereof. Therefore, when the metallized wiring layer is formed by vapor deposition or the like, the thickness of the metallized layer becomes uneven, and if the wiring layer is miniaturized, its electric resistance becomes very large. Further, the present inventor has found that there is a problem that a wiring that does not have continuity is formed.
なお、ガラス封止したピングリッドアレイ型半導体装置
については、昭和58年11月28日、サイエンスフォーラム
社発行、「超LSIデバイスハンドブック」P228〜229に説
明されている。The glass-sealed pin grid array type semiconductor device is described in "VLSI Device Handbook", P228-229, published on November 28, 1983, by Science Forum.
本発明の目的は、セラミックからなるスルーホール配線
を有するペレット取付基板の上に被着形成する配線の微
細化に適用して有効な技術を提供することにある。An object of the present invention is to provide a technique effective when applied to the miniaturization of the wiring to be formed on the pellet mounting substrate having the through hole wiring made of ceramic.
本発明の他の目的は、前記微細化された配線の多層化に
適用して有効な技術を提供することにある。Another object of the present invention is to provide a technique effective when applied to the multi-layering of the miniaturized wiring.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.
すなわち、上面に端部を有するスルーホール配線層が形
成されているセラミックからなるペレット取付基板上面
にメタライズ層形成用の1または2層以上のガラス層を
形成することにより、メタライズ形成される配線層を平
滑面に形成することができることにより、該配線層を一
様な厚さに安定して形成できるものであり、それによっ
て前記目的が達成されるものである。That is, a wiring layer formed by metallization is formed by forming one or more glass layers for forming a metallized layer on the upper surface of a pellet mounting substrate made of ceramic in which a through-hole wiring layer having an end portion on the upper surface is formed. Since the wiring layer can be formed on a smooth surface, the wiring layer can be stably formed to have a uniform thickness, thereby achieving the above object.
〔実施例1〕 第1図は本発明による実施例1である半導体装置の部分
拡大断面図であり、第2図は本実施例1の半導体装置
を、そのほぼ中心を切る面における断面図で示すもので
ある。[Embodiment 1] FIG. 1 is a partially enlarged cross-sectional view of a semiconductor device according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view of a semiconductor device of the present embodiment 1 taken along a plane substantially cutting the center thereof. It is shown.
本実施例1の半導体装置は、いわゆるピングリッドアレ
イ型半導体装置であり、裏面に外部端子1が取り付けら
れたセラミックからなるペレット取付基板2の上面に半
導体ペレット3が結合されている。このペレット3は、
金もしくはアルミニウムからなるワイヤ4を介して基板
2上面の配線層(前記外部端子1と電気的に接続されて
いる。)に電気的に接続されている。さらに該ペレット
3は第2図に示すように、前記基板2の周囲に低融点ガ
ラス5で熔着された断面コ字状のセラミックキャップ6
で封止されているものである。The semiconductor device according to the first embodiment is a so-called pin grid array type semiconductor device, and a semiconductor pellet 3 is bonded to the upper surface of a pellet mounting substrate 2 made of ceramic with a back surface to which external terminals 1 are mounted. This pellet 3
It is electrically connected to a wiring layer (which is electrically connected to the external terminal 1) on the upper surface of the substrate 2 via a wire 4 made of gold or aluminum. Further, the pellet 3 is, as shown in FIG. 2, a ceramic cap 6 having a U-shaped cross section, which is welded around the substrate 2 with a low melting point glass 5.
It is sealed with.
ペレット取付基板2は、特に制限されないが、予めメタ
ライズ層を印刷形成した2枚のセラミックグリーンシー
トを加圧積層し、それを焼結する公知の方法によって製
造される。焼結された状態の基板2は、予めの2枚のグ
リーンシートにかかわらず一体化される。The pellet mounting substrate 2 is not particularly limited, but is manufactured by a known method in which two ceramic green sheets on which a metallized layer has been printed and formed in advance are pressure-laminated and are sintered. The substrate 2 in the sintered state is integrated regardless of the two green sheets in advance.
第1図においては、予めのグリーンシートに対応して、
便宜上、ペレット取付基板2が図示の破線を境界とする
ような2層のセラミック基板からなる如く表示されてい
るものである。そして、第1層基板2aの上面には、たと
えばタングステンからなるメタライズ層7が形成されて
おり、該メタライズ層7は前記第1層基板2aに貫通形成
されたスルーホール配線体8の上端に接続されていると
ともに、第2層基板2bに貫通形成されたスルーホール配
線体8aの下端に接続されている。両スルーホール配線体
8,8aはメタライズ層7と同一材料で形成されている。In FIG. 1, corresponding to the green sheet in advance,
For the sake of convenience, the pellet mounting substrate 2 is shown as being composed of a two-layer ceramic substrate with the dashed line shown as the boundary. A metallization layer 7 made of, for example, tungsten is formed on the upper surface of the first layer substrate 2a, and the metallization layer 7 is connected to the upper end of a through hole wiring body 8 penetratingly formed in the first layer substrate 2a. In addition, it is connected to the lower end of a through-hole wiring body 8a formed through the second layer substrate 2b. Both through-hole wiring body
8, 8a are formed of the same material as the metallized layer 7.
また、前記第1層基板2aのスルーホール配線体8の下端
は外部端子1と銀ろう等で接続されている。第2層基板
2bのスルーホール配線8aの上端は該基板2bの上面に露出
され、さらにその上にめっき等で被着形成されたニッケ
ル層からなるようなガラスとのぬれ性の悪い導体層9が
形成されている。The lower end of the through-hole wiring body 8 of the first layer substrate 2a is connected to the external terminal 1 by silver solder or the like. Second layer substrate
The upper end of the through-hole wiring 8a of 2b is exposed on the upper surface of the substrate 2b, and a conductor layer 9 having poor wettability with glass such as a nickel layer formed by plating or the like is formed thereon. There is.
上記導体層9上を除く上記第2層基板2b上面にはガラス
層10が被着され、該ガラス層10の上面には蒸着アルミニ
ウムからなるメタライズ層11,12が被着形成されてい
る。メタライズ層11上には、半導体ペレット3が金−シ
リコン共晶合金層を介して接合されている。このペレッ
ト3はその周囲のガラス層10の上面に形成されたアルミ
ニウムからなるメタライズ配線層12にボンディングワイ
ヤ4を介して接続されている。該配線層12は前記スルー
ホール配線体8aと電気的に接続されている。A glass layer 10 is deposited on the upper surface of the second layer substrate 2b except on the conductor layer 9, and metallized layers 11 and 12 made of evaporated aluminum are deposited on the upper surface of the glass layer 10. The semiconductor pellet 3 is bonded onto the metallized layer 11 via a gold-silicon eutectic alloy layer. The pellet 3 is connected to a metallized wiring layer 12 made of aluminum formed on the upper surface of the glass layer 10 around the pellet 3 via a bonding wire 4. The wiring layer 12 is electrically connected to the through hole wiring body 8a.
本実施例1の半導体装置では、セラミック基板にガラス
層10を被着し、該ガラス層10上面に配線12を形成してい
ることにより、表面が極めて滑らかなので、一様な厚さ
のメタライズ層を蒸着等で被着することができる。それ
故に、配線層12を微細化しても、メタライズ層の厚さむ
らに起因する抵抗上昇、配線切断等の発生は防止でき
る。In the semiconductor device of Example 1, since the glass layer 10 is adhered to the ceramic substrate and the wiring 12 is formed on the upper surface of the glass layer 10, the surface is extremely smooth, so that the metallized layer having a uniform thickness is formed. Can be deposited by vapor deposition or the like. Therefore, even if the wiring layer 12 is miniaturized, it is possible to prevent the increase in resistance, the disconnection of wiring, and the like due to the uneven thickness of the metallized layer.
したがって、配線層12を一定の巾で形成することによ
り、ほぼ同一の電気特性を有する微細配線を安定して提
供できるものである。Therefore, by forming the wiring layer 12 with a constant width, it is possible to stably provide fine wiring having substantially the same electrical characteristics.
なお、前記ペレット取付基板2は次のようにして形成す
ることができる。まず、前記のような通常の方法でセラ
ミックの多層基板を形成した後、ニッケルをめっきして
スルーホール配線8aの上端面(導体層)9を形成する。
次いで、ガラスペーストを全面に被着してそれを所定温
度に加熱熔融することにより、ガラス層10を形成する。
このとき、スルーホール部8aの上端面9がガラスにぬれ
ないニッケルで形成されているため、ガラスがはじかれ
該上端面9の部位にはガラスは被着されることはない。
したがって、本実施例1については、ガラス層10を形成
した後に上端面9を露出させる工程は不要であり、直ち
に配線層12を被着することができるものである。The pellet mounting substrate 2 can be formed as follows. First, after forming a ceramic multilayer substrate by the usual method as described above, nickel is plated to form the upper end surface (conductor layer) 9 of the through-hole wiring 8a.
Next, the glass layer 10 is formed by depositing the glass paste on the entire surface and heating and melting it at a predetermined temperature.
At this time, since the upper end surface 9 of the through hole portion 8a is made of nickel that does not wet the glass, the glass is repelled and the upper end surface 9 is not adhered to the glass.
Therefore, in Example 1, the step of exposing the upper end surface 9 after forming the glass layer 10 is not necessary, and the wiring layer 12 can be immediately applied.
なお、予めニッケルのような導体層を被着しない場合
は、タングステンが焼成時に酸化されているためガラス
にぬれ易くなり、その結果として前記のように単にガラ
ス層10を形成するための加熱処理だけではスルーホール
電極8aを確実に露出させることが困難となることを注意
する必要がある。When a conductor layer such as nickel is not deposited in advance, the glass is easily wet because tungsten is oxidized during firing, and as a result, only heat treatment for forming the glass layer 10 is performed as described above. It is necessary to note that it is difficult to surely expose the through-hole electrode 8a.
ペレット3は、配線層12と同時にメタライズ形成された
アルミニウム層からなるペレット取付部11に、前述のよ
うに金−シリコン共晶を介して接合される。The pellet 3 is joined to the pellet mounting portion 11 made of an aluminum layer metallized simultaneously with the wiring layer 12 through the gold-silicon eutectic as described above.
〔実施例2〕 第3図は本発明による実施例2である半導体装置の部分
拡大断面図であり、本実施例2の半導体装置は概ね前記
実施例1と同様のものである。[Embodiment 2] FIG. 3 is a partially enlarged sectional view of a semiconductor device according to Embodiment 2 of the present invention. The semiconductor device of Embodiment 2 is substantially the same as that of Embodiment 1 described above.
本実施例2では、ペレット取付用基板2の上面に配線等
のメタライズ形成用のガラス層10が、第1層10aおよび
第2層10bの2層構造で形成されているものである。In the second embodiment, the glass layer 10 for forming metallization such as wiring is formed on the upper surface of the pellet mounting substrate 2 in a two-layer structure of a first layer 10a and a second layer 10b.
すなわち、第1層10aの上面の配線層12aは銅で形成され
ているが、構造は前記実施例1のガラス層10およびその
上面のアルミニウム配線と同様である。第2層10bは、
前記配線層12aをも含めた全面に被着形成されている。
この第2層10bの上面には、前記実施例1と同様にペレ
ット3が接合され、該ペレット3はその周囲のアルミニ
ウム配線層12bとワイヤ4で電気的に接続されている。
そして、配線層12bは第2層10bの穿孔部13を通して配線
層12aと電気的に接続されている。That is, the wiring layer 12a on the upper surface of the first layer 10a is made of copper, but the structure is the same as that of the glass layer 10 and the aluminum wiring on the upper surface of the first embodiment. The second layer 10b is
The entire surface including the wiring layer 12a is adhered and formed.
The pellet 3 is bonded to the upper surface of the second layer 10b in the same manner as in the first embodiment, and the pellet 3 is electrically connected to the aluminum wiring layer 12b around the pellet 3 by the wire 4.
The wiring layer 12b is electrically connected to the wiring layer 12a through the perforated portion 13 of the second layer 10b.
前記2層構造のガラス層10は次のようにして形成するこ
とができる。The glass layer 10 having the two-layer structure can be formed as follows.
第1層10aは前記実施例1の場合と異なり、結晶化ガラ
スペーストの塗布およびその熔融によって形成される。
次いで、銅を蒸着等により被着することによって配線層
12aを形成し、該配線層12aの表面を化学的または物理的
処理、たとえば酸化処理を行いガラスとのぬれ性を付与
する。Unlike the case of the first embodiment, the first layer 10a is formed by applying a crystallized glass paste and melting it.
Next, a wiring layer is formed by depositing copper by vapor deposition or the like.
12a is formed, and the surface of the wiring layer 12a is chemically or physically treated, for example, oxidized to impart wettability to glass.
次に、第1層10aおよび配線12aの全体に前記実施例と同
様にガラスペーストを被覆し、それを第1層10aと同様
に加熱熔融して第2層10bを形成する。Next, the whole of the first layer 10a and the wiring 12a is coated with a glass paste as in the above-mentioned embodiment, and the same is melted by heating in the same manner as the first layer 10a to form the second layer 10b.
その後、所定部にドライエッチングのようなエッチング
によって穿孔部13を形成し、アルミニウムを蒸着等で第
2層10bの上面に被着することによって、配線層12bおよ
びペレット取付部を形成し、その他は前記実施例1と同
様にして形成することができる。After that, the perforated portion 13 is formed in a predetermined portion by etching such as dry etching, and aluminum is deposited on the upper surface of the second layer 10b by vapor deposition or the like to form the wiring layer 12b and the pellet attachment portion. It can be formed in the same manner as in the first embodiment.
(1).上面に端部を有するスルーホール配線層が形成
されているセラミックからなるペレット取付基板の上面
に、メタライズ形成用のガラス層を形成することによ
り、メタライズ形成される配線層を平滑面に形成するこ
とができるので、該配線層をほぼ一定の厚さで形成する
ことができる。(1). To form a metallized wiring layer on a smooth surface by forming a glass layer for metallization formation on the upper surface of a pellet mounting substrate made of ceramic in which a through-hole wiring layer having an end on the upper surface is formed. Therefore, the wiring layer can be formed with a substantially constant thickness.
(2).前記(1)より、配線層を微細化しても一部に
高抵抗部や切断部が生じることを防止できるので、高集
積度ペレットの搭載可能なペレット取付基板を形成でき
る。(2). From the above (1), even if the wiring layer is miniaturized, it is possible to prevent a high resistance portion and a cut portion from being partially generated, so that it is possible to form a pellet mounting substrate on which highly integrated pellets can be mounted.
(3).ガラス層を2層以上にすることにより、搭載す
るペレットの集積度を一段と向上させることができる。(3). By using two or more glass layers, it is possible to further improve the degree of integration of the pellets to be mounted.
(4).スルーホール配線部の上端面をガラスに対して
ぬれ性の悪い導電体材料をめっき等で被着して形成する
ことにより、ガラス熔融時に該ガラスによりスルーホー
ル配線部の上端面がぬれることを完全に防止できるの
で、ガラス層形成工程後に前記上端面の露出工程を経る
ことなく、配線層をメタライズ形成することができる。(4). By forming the upper end surface of the through-hole wiring part by coating a conductive material with poor wettability to glass by plating etc., it is possible to completely prevent the upper end surface of the through-hole wiring part from getting wet by the glass when melting the glass. Therefore, the wiring layer can be metallized without the step of exposing the upper end surface after the glass layer forming step.
(5).前記(4)により、信頼性の高い微細配線が形
成されたペレット取付基板を備えた半導体装置を安価に
製造することができる。(5). According to the above (4), it is possible to inexpensively manufacture a semiconductor device including a pellet mounting substrate on which highly reliable fine wiring is formed.
以上本発明を実施例に基づき具体的に説明したが、本発
明は前記実施例に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。Although the present invention has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.
たとえば、前記実施例では、ガラス層を1層および2層
のものを示したが、これに限るものではなく3層以上あ
ってもよい。For example, in the above-mentioned embodiment, the glass layers having one and two glass layers are shown, but the number of glass layers is not limited to this and may be three or more.
また、スルーホール配線層はタングステン以外の、たと
えばモリブデン等同様の目的に使用しうる金属であれば
何でもよい。スルーホール配線層の上端面はニッケルに
かえて、金などの金属を被着してもよいことはいうまで
もなく、スルーホール配線層の形成時、すなわち、ガラ
スの焼成工程において上端面が余り酸化を受けていない
場合であれば、必ずしも他の金属を被着しなくともよ
い。The through-hole wiring layer may be made of any metal other than tungsten, such as molybdenum, as long as it can be used for the same purpose. Needless to say, metal such as gold may be deposited on the upper end surface of the through-hole wiring layer instead of nickel, and the upper end surface may be left over during the formation of the through-hole wiring layer, that is, during the glass baking process. Other metals do not necessarily have to be deposited if they have not been oxidized.
さらに、ガラス層上面にメタライズ形成する配線層の材
料は、前記実施例のものに限るものでないことはいうま
でもない。たとえば、実施例2において第2層の上面の
配線はアルミニウムに限らず、第1層のそれと同じ材
料、すなわち銅で形成してもよい。Further, it goes without saying that the material of the wiring layer formed by metallization on the upper surface of the glass layer is not limited to that of the above embodiment. For example, in Example 2, the wiring on the upper surface of the second layer is not limited to aluminum, but may be formed of the same material as that of the first layer, that is, copper.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるいわゆるピングリッ
ドアレイ型半導体装置に適用した場合について説明した
が、それに限定されるものではなく、たとえば、スルー
ホール配線が形成されているセラミック基板でペレット
取付基板が形成されている半導体装置であれば、たとえ
ばチップキャリア型等、種々の型式からなる半導体装置
に適用して有効な技術である。In the above description, the case where the invention made by the present inventor is mainly applied to the so-called pin grid array type semiconductor device which is the field of application which is the background has been described, but the present invention is not limited thereto and, for example, a through hole. A semiconductor device in which a pellet mounting substrate is formed of a ceramic substrate on which wiring is formed is an effective technique when applied to semiconductor devices of various types such as a chip carrier type.
第1図は、本発明による実施例1である半導体装置の一
部を示す拡大断面図、 第2図は、本実施例1の半導体装置を示す概略断面図、 第3図は、本発明による実施例2である半導体装置の一
部を示す拡大断面図である。 1……外部端子、2……基板、2a……第1層基板、2b…
…第2層基板、3……ペレット、4……ワイヤ、5……
低融点ガラス、6……キャップ、7……メタライズ、8,
8a……スルーホール配線、9……上端面、10……ガラス
層、10a……第1層、10b……第2層、11……アルミニウ
ム−金−シリコン共晶、12,12a,12b……配線、13……穿
孔部。FIG. 1 is an enlarged sectional view showing a part of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a schematic sectional view showing a semiconductor device of the first embodiment, and FIG. FIG. 7 is an enlarged cross-sectional view showing a part of the semiconductor device which is Embodiment 2. 1 ... External terminal, 2 ... Substrate, 2a ... First layer substrate, 2b ...
… Second layer substrate, 3 …… Pellet, 4 …… Wire, 5 ……
Low melting point glass, 6 ... Cap, 7 ... Metallized, 8,
8a ... through-hole wiring, 9 ... upper end surface, 10 ... glass layer, 10a ... first layer, 10b ... second layer, 11 ... aluminum-gold-silicon eutectic, 12, 12a, 12b ... … Wiring, 13… Perforated part.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖永 隆幸 東京都小平市上水本町1479番地 日立超エ ル・エス・アイエンジニアリング株式会社 内 (72)発明者 松上 昌二 東京都小平市上水本町1479番地 日立超エ ル・エス・アイエンジニアリング株式会社 内 (72)発明者 舘 宏 東京都小平市上水本町1479番地 日立超エ ル・エス・アイエンジニアリング株式会社 内 (72)発明者 古川 道明 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 大塚 寛治 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 寺澤 正己 京都府京都市山科区東野北井ノ上町5番地 の22 京セラ株式会社内 (72)発明者 藤中 祐司 京都府京都市山科区東野北井ノ上町5番地 の22 京セラ株式会社内 (56)参考文献 特開 昭48−32475(JP,A) 特開 昭53−36666(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takayuki Okinaga 1479 Kamimizuhonmachi, Kodaira-shi, Tokyo Inside Hitachi Ultra ESI Engineering Co., Ltd. (72) Inventor, Shoji Matsuue, Kodaira-shi, Tokyo Honmachi 1479, Hitachi Ultra ELS Engineering Co., Ltd. (72) Inventor Hiroshi Tate 1479, Josui Honcho, Kodaira-shi, Tokyo Hitachi Ultra ELS Engineering Co., Ltd. (72) Inventor Michiaki Furukawa 1450, Kamimizuhonmachi, Kodaira-shi, Tokyo Inside the Hitachi, Ltd. Device Development Center (72) Inventor Kanji Otsuka 1450, Kamimizuhoncho, Kodaira-shi, Tokyo Inside the Hitachi, Ltd. Device Development Center (72) Masami Terazawa Kyoto Prefecture From 22 Kyocera Co., Ltd. (72) at 5 Inoue-cho, Higashino-Kita, Yamashina-ku, Kyoto Who Yuji Fujinaka Kyoto-shi, Kyoto Yamashina-ku, Higashinokitainoue-cho Address 5 22 Kyocera within Co., Ltd. (56) Reference Patent Sho 48-32475 (JP, A) JP Akira 53-36666 (JP, A)
Claims (6)
配線層と、その上面の面方向に延在しかつ前記スルーホ
ール配線層に接続するメタライズ層とが形成されてなる
セラミック製のペレット取付基板の製造方法であって、 その上面に達する前記スルーホール配線層が形成された
セラミック製の基板を用意し前記スルーホール配線層の
露出部をガラス濡れ性の悪い金属で被覆する工程と、 前記工程の後、前記ガラス濡れ性の悪い金属上を含む前
記基板の前記上面にガラスペーストを被着する工程と、 前記被着のガラスペーストを加熱溶融することにより、
前記基板上面を覆いかつ前記ガラス濡れ性の悪い金属を
露出せしめてなるガラス層となる工程と、 前記ガラス濡れ性の悪い金属に接続するとともに前記ガ
ラス層上に延長されてなる前記メタライズ層を形成する
工程とを備えてなるペレット取付基板の製造方法。1. A ceramic pellet comprising a through-hole wiring layer extending in the direction of the upper and lower surfaces and a metallization layer extending in the surface direction of the upper surface and connected to the through-hole wiring layer. A method of manufacturing a mounting substrate, the step of preparing a ceramic substrate on which the through-hole wiring layer reaching the upper surface thereof is prepared, and coating the exposed portion of the through-hole wiring layer with a metal having poor glass wettability, After the step, a step of depositing a glass paste on the upper surface of the substrate including a metal having poor glass wettability, and heating and melting the deposited glass paste,
Forming a glass layer covering the upper surface of the substrate and exposing the metal having poor glass wettability, and forming the metallized layer connected to the metal having poor glass wettability and extended on the glass layer A method of manufacturing a pellet mounting substrate, comprising:
らなり、前記ガラス濡れ性の悪い金属がニッケルからな
ることを特徴とする特許請求の範囲第1項記載のペレッ
ト取付基板の製造方法。2. The method of manufacturing a pellet mounting substrate according to claim 1, wherein the through-hole wiring layer is made of tungsten, and the metal having poor glass wettability is made of nickel.
なることを特徴とする特許請求の範囲第1項又は第2項
記載のペレット取付基板の製造方法。3. The method for manufacturing a pellet mounting substrate according to claim 1, wherein the metallized layer is made of vapor-deposited aluminum.
との中間にメタライズ層が形成されてなる多層基板から
なることを特徴とする特許請求の範囲第1項乃至第3項
の何れか一項に記載のペレット取付基板の製造方法。4. The ceramic substrate is a multi-layer substrate having a metallization layer formed between the upper surface and the lower surface of the substrate, and the ceramic substrate is a multi-layer substrate. A method for manufacturing a pellet mounting substrate according to item.
ライズ層とが互に同じ金属からなることを特徴とする特
許請求の範囲第4項記載のペレット取付基板の製造方
法。5. The method for manufacturing a pellet mounting substrate according to claim 4, wherein the through-hole wiring layer and the intermediate metallization layer are made of the same metal.
面に、前記スルーホール配線層に接続する外部端子が取
り付けられてなることを特徴とする特許請求の範囲第1
項乃至第5項の何れか一項に記載のペレット取付基板の
製造方法。6. A ceramic pellet mounting substrate having an external terminal attached to the lower surface thereof connected to the through-hole wiring layer.
Item 6. A method for manufacturing a pellet mounting substrate according to any one of items 5 to 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005758A JPH0789574B2 (en) | 1985-01-18 | 1985-01-18 | Pellet mounting board manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005758A JPH0789574B2 (en) | 1985-01-18 | 1985-01-18 | Pellet mounting board manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166144A JPS61166144A (en) | 1986-07-26 |
| JPH0789574B2 true JPH0789574B2 (en) | 1995-09-27 |
Family
ID=11620017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60005758A Expired - Lifetime JPH0789574B2 (en) | 1985-01-18 | 1985-01-18 | Pellet mounting board manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789574B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2564297B2 (en) * | 1987-03-24 | 1996-12-18 | 新光電気工業株式会社 | Circuit board |
| JPH01313969A (en) * | 1988-06-13 | 1989-12-19 | Hitachi Ltd | Semiconductor device |
| US7608789B2 (en) * | 2004-08-12 | 2009-10-27 | Epcos Ag | Component arrangement provided with a carrier substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120699B2 (en) * | 1971-08-27 | 1976-06-26 | ||
| DE2310062A1 (en) * | 1973-02-28 | 1974-08-29 | Siemens Ag | THICK-FILM CONNECTION ON CERAMIC SUBSTRATE WITH THROUGH CONTACTS BETWEEN THE CONDUCTORS ON BOTH SIDES OF THE SUBSTRATE |
| JPS5336666A (en) * | 1976-09-17 | 1978-04-05 | Fujitsu Ltd | Method of producing composite substrate |
-
1985
- 1985-01-18 JP JP60005758A patent/JPH0789574B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166144A (en) | 1986-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| JPH06173081A (en) | Electronic parts | |
| CN113809030B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH035676B2 (en) | ||
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP3524221B2 (en) | Method for manufacturing semiconductor device | |
| JPH0789574B2 (en) | Pellet mounting board manufacturing method | |
| JP2799465B2 (en) | Magnetic alloy layer coated circuit board | |
| JP3740374B2 (en) | Multiple wiring board | |
| JP2788656B2 (en) | Manufacturing method of package for integrated circuit | |
| JPH06163765A (en) | Aluminum nitride heat sink and its manufacture | |
| JP2817873B2 (en) | Hybrid integrated circuit board and method of manufacturing the same | |
| JP2001326301A (en) | Ceramic electronic component and electronic device | |
| JP3441194B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6016749B2 (en) | Packages for integrated circuits | |
| JPH0563955B2 (en) | ||
| JP3279846B2 (en) | Method for manufacturing semiconductor device | |
| JP2670208B2 (en) | Package for storing semiconductor elements | |
| JP2604621B2 (en) | Manufacturing method of semiconductor device storage package | |
| JP2000058995A (en) | Ceramic circuit board and semiconductor module | |
| JP3645744B2 (en) | Ceramic wiring board | |
| JPH0810197Y2 (en) | Package for storing semiconductor devices | |
| JPS605224B2 (en) | Packages for integrated circuits | |
| JP3808358B2 (en) | Wiring board | |
| JPH0636601Y2 (en) | Circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |