Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0793391B2 - 半導体パッケージの封止枠の装着方法 - Google Patents
[go: Go Back, main page]

JPH0793391B2 - 半導体パッケージの封止枠の装着方法 - Google Patents

半導体パッケージの封止枠の装着方法

Info

Publication number
JPH0793391B2
JPH0793391B2 JP63230610A JP23061088A JPH0793391B2 JP H0793391 B2 JPH0793391 B2 JP H0793391B2 JP 63230610 A JP63230610 A JP 63230610A JP 23061088 A JP23061088 A JP 23061088A JP H0793391 B2 JPH0793391 B2 JP H0793391B2
Authority
JP
Japan
Prior art keywords
sealing frame
printed wiring
sealing
substrate
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63230610A
Other languages
English (en)
Other versions
JPH0278250A (ja
Inventor
宗勇 山田
徹 樋口
武司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63230610A priority Critical patent/JPH0793391B2/ja
Publication of JPH0278250A publication Critical patent/JPH0278250A/ja
Publication of JPH0793391B2 publication Critical patent/JPH0793391B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明はPGAのような半導体パッケージの封止枠の装着
方法に関する。
【従来技術】
従来にあっては、封止枠用材を枠形状に切断加工して封
止枠6を形成し、この封止枠6に接着剤層2を設けて各
封止枠6を位置決めプレート10にセットし、パッケージ
本体となる複数のプリント配線板が配列形成された基板
5に各封止枠6を各プリント配線板4に対応させて接着
させることにより装着されている。
【発明が解決しようとする課題】
従来の方法にあっては、封止枠6が単体であるため、逐
一位置決めプレート10にセットしなければならないなど
基本的に封止枠6を一個毎基板5のプリント配線板に装
着しなければならなく、従って、大量生産には適してい
ないという問題があった。 本発明は上記事情に鑑みて為されたものであり、その目
的とするところは、複数の封止枠を一度に装着でき、し
かも、装着位置のばらつきも少ない半導体パッケージの
封止枠の装着方法を提供することにある。
【課題を解決するための手段】
本発明の半導体パッケージの封止枠の装着方法における
第1の手段は、封止枠用材1の片面に所定ピッチで接着
剤を枠状に塗布し、封止枠用材1の枠状の接着剤層2の
内側をくり抜くと共に接着剤層2の外周に凹溝3を設
け、封止枠用材1をプリント配線板4が所定のピッチで
配列形成された基板5に枠状の接着剤層2と各プリント
配線板4とを対応させて接合し、この後、凹溝3にて封
止枠用材1を切断し封止枠6を形成することにより基板
5の各プリント配線板4に封止枠6を装着し、次いで基
板1を各プリント配線板4毎に切断することを特徴とす
るものであり、第2の手段は、封止枠用材1の片面に所
定ピッチで接着剤を枠状に塗布すると共に他面に接着シ
ート7を貼着し、封止枠用材1を枠状の接着剤層2の内
周と外周に沿って切断して接着シート7上に所定の枠形
状の複数の封止枠6を形成し、この後、複数の封止枠6
を接着剤層2にて接着シート7を介して一体的にプリン
ト配線板4が所定のピッチで配列形成された基板5に各
封止枠6と各プリント配線板4とを対応させて接合し、
次いで、接着シート7を剥がすと共に基板5を各プリン
ト配線板4毎に切断することを特徴とするものであり、
この構成により上記課題が解決されたものである。 [作用] 本発明の第1の手段にあっては、封止枠用材1をプリン
ト配線板4が所定のピッチで配列形成された基板に枠状
の接着剤層2と各プリント配線板4とを対応させて接合
し、この後、凹溝3にて封止枠用材1を切断し封止枠6
を形成することにより基板1の各プリント配線板4に封
止枠6を装着し、次いで基板1を各プリント配線板4毎
に切断するので、又、第2の手段にあっては、接着シー
ト7上に所定の枠形状の複数の封止枠6を形成し、この
後、複数の封止枠6を接着剤層2にて接着シート7を介
して一体的にプリント配線板4が所定のピッチで配列形
成された基板5に各封止枠6と各プリント配線板4とを
対応させて接合し、次いで、接着シート7を剥がすと共
に基板5を各プリント配線板4毎に切断するので、複数
の封止枠6の装着が一度にでき、しかも、装着位置のば
らつきも少なくなるものである。 以下、本発明を添付の図面に基づいて説明する。 第1図及び第2図は本発明の一実施例を示しており、ま
ず封止枠用材1の片面に所定ピッチで接着剤を枠状に塗
布する(第1図(a))。 次に、この封止枠用材1の枠状の接着剤層2の内側をく
り抜くと共に接着剤層2の外周に凹溝3を貫通させない
ように設ける(第1図(b)(c))。 この後、封止枠用材1をプリント配線板4が所定のピッ
チで配列形成された基板5に枠状の接着剤層2と各プリ
ント配線板4とを対応させて接合する(第1図
(d))。 次に、カッター9により凹溝3にて封止枠用材1を切断
し封止枠6を形成することにより基板1の各プリント配
線板4に封止枠6を装着させる(第1図(f))。 次いで、基板5を各プリント配線板4毎に切断する(第
2図)。 尚、プリント配線板4の半導体実装用凹部8に半導体を
実装し、プリント配線板4の各導体パターンとボンディ
ングさせて電気的に接続し、封止枠6内に封止樹脂を充
填させて封止することにより半導体パッケージを製造す
る。 第3図及び第4図は本発明の他の実施例を示しており、
まず上記実施例と同様に封止枠用材1の片面に所定ピッ
チで接着剤を枠状に塗布する(第3図(a))。 この封止枠用材1の他面には接着シート7を貼着した
後、封止枠用材1を枠状の接着剤層2の内周と外周に沿
って切断して接着シート7上に所定の枠形状の複数の封
止枠6を形成する(第3図(b)(c))。 次に、複数の封止枠6を接着剤層2にて接着シート7を
介して一体的にプリント配線板4が所定のピッチで配列
形成された基板5に各封止枠6と各プリント配線板4と
を対応させて接合し、次いで、接着シート7を剥がす
(第3図(c))。 次に、基板5を各プリント配線板4毎に切断する(第4
図)。
【発明の効果】
本発明の第1の手段にあっては、封止枠用材をプリント
配線板が所定のピッチで配列形成された基板に枠状の接
着剤層と各プリント配線板とを対応させて接合し、この
後、凹溝にて封止枠用材を切断し封止枠を形成すること
により基板の各プリント配線板に封止枠を装着し、次い
で基板を各プリント配線板毎に切断するので、又、第2
の手段にあっては、接着シート上に所定の枠形状の複数
の封止枠を形成し、この後、複数の封止枠を接着剤層に
て接着シートを介して一体的にプリント配線板が所定の
ピッチで配列形成された基板に各封止枠と各プリント配
線板とを対応させて接合し、次いで、接着シートを剥が
すと共に基板を各プリント配線板毎に切断するので、複
数の封止枠の装着が一度にでき、しかも、装着位置のば
らつきも少なくなるものである。
【図面の簡単な説明】 第1図は本発明の一実施例の各工程を示す説明図、第2
図は同上により封止枠が装着されたプリント配線板を示
す平面図、第3図は本発明の他の実施例の各工程を示す
説明図、第4図は同上により封止枠が装着されたプリン
ト配線板を示す平面図、第5図は従来例の各工程を示す
説明図であって、1は封止枠用材、2は接着剤層、3は
凹溝、4はプリント配線板、5は基板、6は封止枠、7
は接着シートである。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】封止枠用材の片面に所定ピッチで接着剤を
    枠状に塗布し、封止枠用材の枠状の接着剤層の内側をく
    り抜くと共に接着剤層の外周に凹溝を設け、封止枠用材
    をプリント配線板が所定のピッチで配列形成された基板
    に枠状の接着剤層と各プリント配線板とを対応させて接
    合し、この後、凹溝にて封止枠用材を切断し封止枠を形
    成することにより基板の各プリント配線板に封止枠を装
    着し、次いで基板を各プリント配線板毎に切断すること
    を特徴とする半導体パッケージの封止枠の装着方法。
  2. 【請求項2】封止枠用材の片面に所定ピッチで接着剤を
    枠状に塗布すると共に他面に接着シートを貼着し、封止
    枠用材を枠状の接着剤層の内周と外周に沿って切断して
    接着シート上に所定の枠形状の複数の封止枠を形成し、
    この後、複数の封止枠を接着剤層にて接着シートを介し
    て一体的にプリント配線板が所定のピッチで配列形成さ
    れた基板に各封止枠と各プリント配線板とを対応させて
    接合し、次いで、接着シートを剥がすと共に基板を各プ
    リント配線板毎に切断することを特徴とする半導体パッ
    ケージの封止枠の装着方法。
JP63230610A 1988-09-14 1988-09-14 半導体パッケージの封止枠の装着方法 Expired - Lifetime JPH0793391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63230610A JPH0793391B2 (ja) 1988-09-14 1988-09-14 半導体パッケージの封止枠の装着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63230610A JPH0793391B2 (ja) 1988-09-14 1988-09-14 半導体パッケージの封止枠の装着方法

Publications (2)

Publication Number Publication Date
JPH0278250A JPH0278250A (ja) 1990-03-19
JPH0793391B2 true JPH0793391B2 (ja) 1995-10-09

Family

ID=16910458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63230610A Expired - Lifetime JPH0793391B2 (ja) 1988-09-14 1988-09-14 半導体パッケージの封止枠の装着方法

Country Status (1)

Country Link
JP (1) JPH0793391B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0427052B1 (de) * 1989-11-09 1993-03-31 Oerlikon-Contraves AG Verfahren zur Herstellung von Hybridschaltungen mit einem Array aus gleichen elektronischen Elementen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138149A (en) * 1981-02-20 1982-08-26 Shindo Denshi Kogyo Kk Mounting method for chip

Also Published As

Publication number Publication date
JPH0278250A (ja) 1990-03-19

Similar Documents

Publication Publication Date Title
US6087202A (en) Process for manufacturing semiconductor packages comprising an integrated circuit
US6608334B1 (en) Light-emitting chip device with case and method of manufacture thereof
JPH1174295A (ja) 電子回路のパッケージ方法
GB2047474A (en) A strip carrying devices for processing electrical signals, and a method of producing the strip
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP2948412B2 (ja) 側面発光型の半導体発光素子を製造する方法
JPH02301155A (ja) Icモジュールの固定方法
US6326232B1 (en) Method of fabricating semiconductor device
JP3673442B2 (ja) 半導体装置の製造方法
JP2002170998A (ja) 半導体発光装置およびその製造方法
JPH0793391B2 (ja) 半導体パッケージの封止枠の装着方法
US5984699A (en) Method of fabricating a semiconductor device
JPS59110217A (ja) チツプ形状の圧電振動部品とその製造方法
JP4246803B2 (ja) 半導体装置用スペ−サ−の形成方法および半導体装置を含む装置の形成方法ならびに表面実装型フォトカプラ−の形成方法
JP3418106B2 (ja) 半導体装置およびその製造方法
JP2788011B2 (ja) 半導体集積回路装置
JP3706082B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP3165341B2 (ja) 樹脂モールド方法
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JPS6239033A (ja) 半導体チツプキヤリアの製造方法
JPH11307816A (ja) チップ型半導体のパッケージ構造および製造方法
JPH04305962A (ja) 電子部品搭載用基板及びその製造方法
JP2707673B2 (ja) Icモジュールおよびその製造方法
JPH04116961A (ja) 半導体ダイオード素子およびその製造方法
JPH0450749B2 (ja)