Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0793404B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JPH0793404B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0793404B2
JPH0793404B2 JP1288547A JP28854789A JPH0793404B2 JP H0793404 B2 JPH0793404 B2 JP H0793404B2 JP 1288547 A JP1288547 A JP 1288547A JP 28854789 A JP28854789 A JP 28854789A JP H0793404 B2 JPH0793404 B2 JP H0793404B2
Authority
JP
Japan
Prior art keywords
resin
die pad
semiconductor device
semiconductor chip
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1288547A
Other languages
Japanese (ja)
Other versions
JPH03148859A (en
Inventor
厚生 能隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP1288547A priority Critical patent/JPH0793404B2/en
Publication of JPH03148859A publication Critical patent/JPH03148859A/en
Publication of JPH0793404B2 publication Critical patent/JPH0793404B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係り、特に、樹脂封止型半導体
装置の封止樹脂との密着性の強化に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to enhancement of adhesion of a resin-sealed semiconductor device to a sealing resin.

〔従来の技術〕[Conventional technology]

IC、LSI等の半導体装置の実装に際して用いられるリー
ドフレームは、鉄系あるいは銅系等の金属材料からなる
板状体をプレス加工又はエッチングにより所望のパター
ンに成形することによって形成される。
A lead frame used for mounting a semiconductor device such as an IC or LSI is formed by forming a plate-like body made of a metal material such as an iron-based material or a copper-based material into a desired pattern by pressing or etching.

通常、リードフレーム1は、第3図に示す如く、半導体
集積回路チップ(以下半導体チップ)を搭載するダイパ
ッド11と、ダイパッドを取り囲むように配設せしめられ
た複数のインナーリード12とインナーリード12を一体的
に連結するタイバー13と、各インナーリードに連結せし
められタイバーの外側に伸張するアウターリード14と、
タイバー13を両サイドから支持するサイドバー15,16
と、ダイパッド11を支持するサポートバー17とから構成
されている。
Usually, as shown in FIG. 3, a lead frame 1 includes a die pad 11 on which a semiconductor integrated circuit chip (hereinafter, semiconductor chip) is mounted, a plurality of inner leads 12 and inner leads 12 arranged so as to surround the die pad. A tie bar 13 that is integrally connected, and an outer lead 14 that is connected to each inner lead and extends to the outside of the tie bar,
Sidebars 15 and 16 supporting the tiebar 13 from both sides
And a support bar 17 that supports the die pad 11.

このようなリードフレームを用いて実装せしめられる半
導体装置は第4図に示す如くであり、リードフレーム1
のダイパッド11上に、半導体チップ2を搭載し、この半
導体チップのボンディングパッドとリードフレームのイ
ンナーリード12とを金線あるいはアルミ線のボンディン
グワイヤー3によって結線し、更にこれらを樹脂やセラ
ミック等の封止材料4で封止した後、タイバーヤサイド
バーを切断し、アウターリードを所望の形状に折り曲げ
て完成せしめられる。
A semiconductor device mounted using such a lead frame is as shown in FIG.
The semiconductor chip 2 is mounted on the die pad 11 of, and the bonding pad of the semiconductor chip and the inner lead 12 of the lead frame are connected by the bonding wire 3 of gold wire or aluminum wire, and these are sealed with resin or ceramic. After sealing with the stopper material 4, the tie bar sidebars are cut and the outer leads are bent into a desired shape to complete.

近年、半導体装置の大型化に伴いそれを支承するダイパ
ッドも大型になってきている。
In recent years, with the increase in size of semiconductor devices, the die pads that support them have also become larger.

従って、樹脂封止領域に対するパッドの占有率が大きく
なり、パッケージ領域内での樹脂の厚さが薄くなり、ま
た、封止樹脂とダイパッドの裏面との間の良好な密着性
が得られないため、また、封止脂とダイパッドとの熱膨
張率の差により、クラックが発生し易く、これが半導体
装置の信頼性低下の原因となっていた。
Therefore, the occupancy rate of the pad in the resin sealing area becomes large, the thickness of the resin in the package area becomes thin, and good adhesion between the sealing resin and the back surface of the die pad cannot be obtained. Further, cracks are likely to occur due to the difference in thermal expansion coefficient between the sealing resin and the die pad, which has been a cause of deterioration in reliability of the semiconductor device.

従来、このようなクラック発生防止対策としてダイパッ
ドの裏面に、パンチングあるいはエッチングにより小孔
あるいは凹部を形成するいわゆるディンプル加工を施し
ておき、樹脂をこの小孔あるいは凹部にまで流し込むこ
とによって、ダイパッドの裏面に確実に樹脂を固定する
という方法がとられている。
Conventionally, as a measure for preventing such crack generation, so-called dimple processing has been performed on the back surface of the die pad to form a small hole or a recess by punching or etching, and the resin is poured into the small hole or the recess to form the back surface of the die pad. The method of surely fixing the resin is adopted.

しかしながら、この方法では、ダイパッドの表面に影響
を与えるため、余り深い加工をおこなうことは出来ず、
十分な効果を得ることは困難であった。
However, with this method, the surface of the die pad is affected, and therefore it is not possible to perform deep processing,
It was difficult to obtain a sufficient effect.

また、ダイパッドの裏面にポリイミドテープを貼着する
方法も提案されているが、この方法でも、余り十分な効
果を得ることは困難であった。
Also, a method of sticking a polyimide tape on the back surface of the die pad has been proposed, but even with this method, it was difficult to obtain a sufficient effect.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

このように、高集積化に際し、封止樹脂との密着性の向
上のためにダイパッドの裏面に、ディンプル加工を行う
方法は、ダイパッドの表面に影響を与えるため、調整が
極めて困難であり、十分な効果を得ることはできなかっ
た。
As described above, in the case of high integration, the method of performing dimple processing on the back surface of the die pad in order to improve the adhesiveness with the sealing resin is extremely difficult to adjust because it affects the surface of the die pad. It was not possible to obtain such an effect.

本発明は、前記実施例に鑑みてなされたもので、高集積
化に際し、封止樹脂との密着性が高く、信頼性の高い半
導体装置を提供することを目的とする。
The present invention has been made in view of the above embodiments, and an object of the present invention is to provide a highly reliable semiconductor device having high adhesiveness with a sealing resin when highly integrated.

〔課題を解決するための手段〕[Means for Solving the Problems]

そこで本発明の半導体装置では、半導体チップ搭載部の
裏面に、凹凸あるいは貫通孔を有する板状体を貼着する
ようにしている。
Therefore, in the semiconductor device of the present invention, a plate-like body having irregularities or through holes is attached to the back surface of the semiconductor chip mounting portion.

〔作用〕[Action]

上記構造によれば、半導体チップ搭載部の裏面に、凹凸
あるいは貫通孔を有する板状体が貼着されているため、
樹脂封止に際し凹部内にも樹脂が充填され、硬化するた
め、樹脂との密着性が極めて良好となる。
According to the above structure, since the back surface of the semiconductor chip mounting portion, the plate-shaped body having irregularities or through holes is attached,
At the time of resin sealing, the resin is also filled in the recesses and hardened, so that the adhesion with the resin becomes extremely good.

もない。Nor.

また、この板状体と半導体チップ搭載部とは別体として
形成され、半導体チップ搭載部の表面は貫通孔を形成し
ないため、歪による位置ずれや変形を生じることもな
い。また加工の制御を綿密にする必要もないため、製造
も容易である上、半導体チップ搭載部の機械的強度の低
下もない。
Further, since the plate-shaped body and the semiconductor chip mounting portion are formed as separate bodies, and the surface of the semiconductor chip mounting portion does not form a through hole, there is no displacement or deformation due to distortion. Further, since it is not necessary to carefully control the processing, the manufacturing is easy, and the mechanical strength of the semiconductor chip mounting portion is not deteriorated.

〔実施例〕〔Example〕

以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

本発明実施例のリードフレームは、第1図に示す如く、
ダイパッドの裏面に小孔を有する金属製の密着強化板を
貼着したことを特徴とするもので、樹脂をこの小孔にま
で流し込むことができるようになっている。また、他部
については第3図に示したものと同様の構造を有してい
る。
The lead frame of the embodiment of the present invention is as shown in FIG.
The die pad is characterized in that a metal adhesion reinforcing plate having a small hole is attached to the back surface of the die pad, and the resin can be poured into the small hole. The other parts have the same structure as that shown in FIG.

次に、このリードフレームの製造方法について説明す
る。
Next, a method of manufacturing this lead frame will be described.

まず、第2図(a)に示すように、半導体チップとほぼ
同じ熱膨張率を持つ、例えばNiを含有したFe系帯状材料
を用いて、通常の如くプレス加工により、ダイパッド11
と、ダイパッドを取り囲むように配設せしめられた複数
のインナーリード12とインナーリード12を一体的に連結
するタイバー13と、各インナーリードに連結せしめられ
タイバーの外側に伸張するアウターリード14と、タイバ
ー13を両サイドから支持するサイドバー15,16と、ダイ
パッド11を支持するサポートバー17とからなるリードフ
レームを形成する。
First, as shown in FIG. 2 (a), a die pad 11 having a thermal expansion coefficient substantially the same as that of a semiconductor chip, for example, a Fe-based band-shaped material containing Ni, is pressed by a usual method.
A plurality of inner leads 12 arranged to surround the die pad, a tie bar 13 integrally connecting the inner leads 12, an outer lead 14 connected to each inner lead and extending outside the tie bar, and a tie bar A lead frame composed of side bars 15 and 16 for supporting 13 from both sides and a support bar 17 for supporting the die pad 11 is formed.

次いで、第2図(b)に示すように、多数の貫通孔hの
形成された厚さ0.1mm〜0.25mmの銅板からなる密着強化
板20をプレス加工により形成する。
Next, as shown in FIG. 2 (b), an adhesion strengthening plate 20 made of a copper plate having a large number of through holes h and having a thickness of 0.1 mm to 0.25 mm is formed by pressing.

この後さらに必要に応じてメッキ工程やコイニング工程
を経て、リードフレームを形成した後、第2図(c)に
示すように、このリードフレームのダイパッド11の裏面
にポリイミド樹脂Pを介して、前記密着強化板20を貼着
する。
After this, a lead frame is further formed through a plating process and a coining process as required, and then, as shown in FIG. Attach the adhesion strengthening plate 20.

そして、素子チップの搭載、ワイヤボンディング、樹脂
封止などの工程を経て半導体装置として完成されるが、
樹脂封止に際して、小孔内にも樹脂が充填されて硬化す
るため、極めて密着性は良好となる。
Then, a semiconductor device is completed through steps such as mounting of element chips, wire bonding, and resin sealing.
At the time of resin sealing, the resin is filled in the small holes and hardened, so that the adhesion is extremely good.

また、この密着強化板は銅板で構成されているため封止
樹脂と熱膨張率が近くかつ、良好な放熱効果をも奏功す
る。
In addition, since this adhesion strengthening plate is made of a copper plate, it has a thermal expansion coefficient close to that of the sealing resin and exhibits a good heat dissipation effect.

また、密着強化板はダイパッドとは別体として形成され
ているため、ダイパッドの表面に影響を与えたり、機械
的加工によって生じる歪による位置ずれや変形を生じる
おそれもなく、加工も容易となる。
Further, since the adhesion strengthening plate is formed as a separate body from the die pad, there is no risk of affecting the surface of the die pad or causing positional displacement or deformation due to strain caused by mechanical processing, and the processing is easy.

なお、前記実施例において、さらに密着性を高めるため
に密着強化板の貫通孔に密着性強化剤などを流し込むよ
うに構成してもよい。
In addition, in the said Example, you may comprise so that an adhesion strengthening agent etc. may be poured into the through-hole of an adhesion strengthening board in order to further improve adhesiveness.

また、前記実施例では、密着強化板は貫通孔を有するよ
うに形成したが、貫通孔の位置及び形状については、実
施例に限定されることなく適宜変形可能である上、必ず
しも貫通孔でなくてもよく、凹凸等でもよい。
Further, in the above-mentioned embodiment, the adhesion strengthening plate was formed to have a through hole, but the position and shape of the through hole can be appropriately modified without being limited to the embodiment, and is not necessarily the through hole. It may be uneven or uneven.

さらにまた、前記実施例では、密着強化板は銅で構成し
たが、必ずしも金属板である必要はなく、樹脂板でもよ
く、また、これらは接着テープを用いて貼着してもよ
い。
Furthermore, in the above embodiment, the adhesion strengthening plate was made of copper, but it is not necessarily a metal plate and may be a resin plate, or these may be attached using an adhesive tape.

なお、前記実施例では、プレス加工によって密着強化板
の小孔を形成したが、エッチングによって形成してもよ
い。
Although the small holes of the adhesion strengthening plate are formed by pressing in the above embodiment, they may be formed by etching.

加えて、前記実施例では、ワイヤボンディング方式のリ
ードフレームを用いた半導体装置について説明したが、
必ずしも、ワイヤボンディング方式のリードフレームに
限定されることなくワイヤレスボンディング方式のリー
ドフレームにも適用可能であることはいうまでもない。
In addition, in the above embodiment, the semiconductor device using the wire bonding type lead frame has been described.
Needless to say, the present invention is not limited to the wire-bonding type lead frame and can be applied to the wireless-bonding type lead frame.

〔発明の効果〕〔The invention's effect〕

以上説明してきたように、本発明によれば、半導体チッ
プ搭載部の裏面に、凹凸あるいは貫通孔を有する板状体
が貼着されているため、樹脂封止に際し凹凸部内にも樹
脂が充填され、硬化するため、樹脂との密着性が極めて
良好で信頼性の高い半導体装置を得ることが可能とな
る。
As described above, according to the present invention, since the plate-shaped body having the irregularities or the through holes is attached to the back surface of the semiconductor chip mounting portion, the resin is filled also in the irregularities during the resin sealing. Since it is cured, it is possible to obtain a highly reliable semiconductor device having extremely good adhesion to the resin.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明実施例の半導体装置を示す図、第2図
(a)乃至第2図(c)は同リードフレームの要部斜視
図、第3図は通常のリードフレームを示す図、第4図は
通常の半導体装置を示す図である。 1……リードフレーム、2……半導体チップ、3……ワ
イヤ、4……封止材料、11……ダイパッド、12……イン
ナーリード、13……タイバー、14……アウターリード、
15,16……サイドバー、17……サポートバー、h……小
孔、P……ポリイミド樹脂、20……密着強化板。
FIG. 1 is a diagram showing a semiconductor device according to an embodiment of the present invention, FIGS. 2 (a) to 2 (c) are perspective views of a main part of the lead frame, and FIG. 3 is a diagram showing a normal lead frame, FIG. 4 is a diagram showing an ordinary semiconductor device. 1 ... Lead frame, 2 ... Semiconductor chip, 3 ... Wire, 4 ... Sealing material, 11 ... Die pad, 12 ... Inner lead, 13 ... Tie bar, 14 ... Outer lead,
15,16 …… Side bar, 17 …… Support bar, h …… Small hole, P …… Polyimide resin, 20 …… Adhesion strengthening plate.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体チップ搭載部と、 前記半導体チップ搭載部に搭載された半導体チップと、 前記半導体チップを取り囲むように、形成された複数の
インナーリードと、 前記インナーリードに連設せしめられるアウターリード
とを具備し、 前記半導体チップとインナーリードとを電気的に接続す
ると共にアウターリードの一部を残して樹脂封止のなさ
れた樹脂封止型半導体装置において、 前記半導体チップ搭載部の裏面に、凹凸あるいは貫通孔
を有する板状体が貼着せしめられてなることを特徴とす
る半導体装置。
1. A semiconductor chip mounting part, a semiconductor chip mounted on the semiconductor chip mounting part, a plurality of inner leads formed so as to surround the semiconductor chip, and an outer continuous with the inner leads. In a resin-sealed semiconductor device having a lead, which electrically connects the semiconductor chip and an inner lead and is resin-sealed while leaving a part of the outer lead, A semiconductor device, characterized in that a plate-like body having irregularities or through holes is attached.
JP1288547A 1989-11-06 1989-11-06 Semiconductor device Expired - Fee Related JPH0793404B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1288547A JPH0793404B2 (en) 1989-11-06 1989-11-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1288547A JPH0793404B2 (en) 1989-11-06 1989-11-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH03148859A JPH03148859A (en) 1991-06-25
JPH0793404B2 true JPH0793404B2 (en) 1995-10-09

Family

ID=17731655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1288547A Expired - Fee Related JPH0793404B2 (en) 1989-11-06 1989-11-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0793404B2 (en)

Also Published As

Publication number Publication date
JPH03148859A (en) 1991-06-25

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP3461720B2 (en) Resin-sealed semiconductor device
JP2891607B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2875139B2 (en) Method for manufacturing semiconductor device
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
US7652357B2 (en) Quad flat no-lead (QFN) packages
KR19990005508A (en) Semiconductor chip package with double bent tie bar and small die pad
US5708294A (en) Lead frame having oblique slits on a die pad
JP2001274316A (en) Semiconductor device and manufacturing method thereof
JP2000077435A (en) Semiconductor device and manufacturing method thereof
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JPH07161876A (en) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD FOR MANUFACTURING THE SAME, AND MOLD DIES USED FOR MANUFACTURING THE SAME
JPH04299851A (en) Lead frame for semiconductor device
JPH098186A (en) Semiconductor integrated circuit device and manufacturing method thereof
JP3575945B2 (en) Method for manufacturing semiconductor device
JPH0793404B2 (en) Semiconductor device
JP4066050B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JPH05136320A (en) Lead frame manufacturing method
JP3018211B2 (en) Lead frame
JP2552158Y2 (en) Lead frame
JPH05136321A (en) Lead frame and semiconductor device using the same
JP2582682B2 (en) Lead frame and manufacturing method thereof
KR100575859B1 (en) Ball grid array package
JP2001007271A (en) Semiconductor device and manufacturing method thereof
JPH03284868A (en) Lead frame and semiconductor device using the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees