JPH0793583B2 - Predictive coding device - Google Patents
Predictive coding deviceInfo
- Publication number
- JPH0793583B2 JPH0793583B2 JP61058880A JP5888086A JPH0793583B2 JP H0793583 B2 JPH0793583 B2 JP H0793583B2 JP 61058880 A JP61058880 A JP 61058880A JP 5888086 A JP5888086 A JP 5888086A JP H0793583 B2 JPH0793583 B2 JP H0793583B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- edge
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は情報信号を予測符号化して伝送する予測符号化
装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a predictive coding apparatus for predictively coding and transmitting an information signal.
[従来の技術] 従来から知られている予測符号化方式において例えば前
値予測D−PCM(Differential-Pulse Code Modulatio
n)と呼ばれる符号化方式であるが以下、これについて
説明する。第2図はこの方式を実現するための装置のブ
ロック図を示したものである。[Prior Art] In a conventionally known predictive coding method, for example, a predictive prediction D-PCM (Differential-Pulse Code Modulatio)
This is an encoding method called n), which will be described below. FIG. 2 shows a block diagram of an apparatus for realizing this system.
第2図に示すように入力端子1より入力した例えば画像
信号の様な情報信号はA/D変換器2でXbitのデジタル信
号に変換され、減算器3で後述する1サンプル前の復号
信号との差分をとられ、その差分値の信号が非線形量子
化器4でxbit(X>x)に変換されることにより圧縮さ
れ、さらに符号変換器8で可変長符号化されて出力端子
9から出力される。As shown in FIG. 2, an information signal such as an image signal input from the input terminal 1 is converted into an X-bit digital signal by the A / D converter 2, and the subtractor 3 decodes the decoded signal one sample before, which will be described later. Of the difference value, and the signal of the difference value is compressed by being converted into xbit (X> x) by the non-linear quantizer 4, and further is subjected to variable length coding by the code converter 8 and output from the output terminal 9. To be done.
また非線形量子化器4の出力信号は代表値設定器5にも
入力され、この代表値設定器5によって入力信号に応じ
て選択された代表値の信号が加算器6により前記復号信
号と加算され、新たな復号信号を形成する。The output signal of the non-linear quantizer 4 is also input to the representative value setting device 5, and the signal of the representative value selected according to the input signal by the representative value setting device 5 is added by the adder 6 to the decoded signal. , Form a new decoded signal.
この加算器6からの復号信号は、1サンプル遅延器7に
より1サンプル分遅延されて次のサンプル点の予測値と
して減算器3に入力されるとともに、再び加算器6に入
力される。The decoded signal from the adder 6 is delayed by one sample by the one-sample delay unit 7 and input to the subtractor 3 as a predicted value of the next sample point, and also to the adder 6 again.
[発明が解決しようとする問題点] しかしながら、以上のような予測符号化装置において
は、次のような問題がある。すなわち、第2図の非線形
量子化器4は第3図に示す様な量子化特性となり、一般
に非線形量子化では、入力レベルが大きくなるに従っ
て、量子化ステップが粗くなり、これに伴って代表値間
のレベル差も大きくなる。例えば画像信号のエッジ部な
どの輝度変化の急峻な部分であって、しかも予測誤差が
第3図のA付近になった場合には、非線形量子化器4
は、フレーム間の量子化誤差のわずかな変化で代表値と
して第3図のBをとったり、第3図のCをとったりし
て、エッジの位置がフレーム間で変動してエッジビジネ
スとして呼ばれる画像妨害が発生し、視覚上非常に見に
くい画像になってしまう。[Problems to be Solved by the Invention] However, the predictive coding apparatus as described above has the following problems. That is, the non-linear quantizer 4 in FIG. 2 has the quantizing characteristics as shown in FIG. 3, and in general, in non-linear quantizing, the quantizing step becomes coarser as the input level becomes larger, and the representative value is accordingly increased. The level difference between them also becomes large. For example, when the prediction error is a portion such as an edge portion of an image signal where the luminance change is sharp and the prediction error is near A in FIG. 3, the nonlinear quantizer 4
Is a representative value with a slight change in the quantization error between frames, and takes C in FIG. 3 or C as a representative value, and the position of the edge fluctuates from frame to frame, which is referred to as edge business. Occurs, resulting in an image that is very difficult to see visually.
本発明は以上問題に鑑みて為されたもので、入力信号レ
ベルが急峻に変化する部分においても信号の劣化を抑
え、効率的な量子化を行うことができる予測符号化装置
を提供することを目的とする。The present invention has been made in view of the above problems, and it is an object of the present invention to provide a predictive coding apparatus capable of suppressing signal deterioration even in a portion where an input signal level changes abruptly and performing efficient quantization. To aim.
[問題点を解決するための手段] 本発明の予測符号化装置は差分値を量子化する量子化手
段と、該量子化手段による量子化誤差の極性と入力値の
直前のエッジ部における前記差分値の極性が一致してい
るか否かを判定する判定手段と、該判定手段の出力に応
じて、前記量子化誤差の極性と前記入力値の直前のエッ
ジ部における差分値の極性が一致するように前記量子化
手段によって得られた量子化信号を補正する補正手段と
を具えたものである。[Means for Solving Problems] A predictive coding apparatus according to the present invention comprises a quantizing means for quantizing a difference value, a polarity of a quantization error by the quantizing means, and the difference in an edge portion immediately before an input value. A determination unit that determines whether or not the polarities of the values match, and the polarity of the quantization error and the polarity of the difference value at the edge portion immediately before the input value match according to the output of the determination unit. And correction means for correcting the quantized signal obtained by the quantization means.
[作用] 上述の構成により、入力信号が急峻に変化する部分にお
いて量子化誤差の発生極性を所定の規則により制御する
ことによって、この部分の信号の劣化を抑えることが出
来る。[Operation] With the configuration described above, by controlling the generation polarity of the quantization error in the portion where the input signal changes abruptly according to a predetermined rule, it is possible to suppress the deterioration of the signal in this portion.
[実施例] 以下、本発明を実施例により説明する。[Examples] Hereinafter, the present invention will be described with reference to Examples.
第1図は本発明を適用した前値予測D−PCM符号化器の
1実施例を示すブロック図である。なお、第2図と同様
部分は同一符号化を付してある。FIG. 1 is a block diagram showing an embodiment of a prior value prediction D-PCM encoder to which the present invention is applied. The same parts as those in FIG. 2 have the same coding.
入力端子1より入力されたアナログ画像信号はA/D変換
器2によりディジタル信号に変換され、該A/D変換器2
の出力信号は減算器3の+入力端に入力されると同時に
減算器13の−入力端に入力される。この減算器13の+入
力端にはさらに後述するエッジ補正判定用の復号信号が
入力され、両者の差分を示す信号が補正回路14に入力さ
れる(入力2)。The analog image signal input from the input terminal 1 is converted into a digital signal by the A / D converter 2, and the A / D converter 2
The output signal of is input to the + input terminal of the subtractor 3 and at the same time to the-input terminal of the subtracter 13. A decoded signal for edge correction determination, which will be described later, is further input to the + input terminal of the subtracter 13, and a signal indicating the difference between the two is input to the correction circuit 14 (input 2).
減算器3においては、A/D変換器2の出力信号(+入
力)と1サンプル遅延器7からの信号(−入力)との差
分が形成される。減算器3の出力信号は非線形量子化器
4に入力されると同時に、補正回路14に入力される(入
力1)。In the subtractor 3, the difference between the output signal (+ input) of the A / D converter 2 and the signal (-input) from the 1-sample delay unit 7 is formed. The output signal of the subtractor 3 is input to the non-linear quantizer 4 and simultaneously to the correction circuit 14 (input 1).
補正回路14の出力信号は量子化レベル補正信号となり加
算器15に入力され、そこで非線形量子化器4の出力信号
における非線形量子化レベルを補正する。The output signal of the correction circuit 14 becomes a quantization level correction signal and is input to the adder 15, where the nonlinear quantization level in the output signal of the nonlinear quantizer 4 is corrected.
非線形量子化器4の出力信号は代表値設定回路▲Q-1 2
▼10に入力され、そこで得られた代表値信号を加算器11
にて前の復号信号である遅延回路12の出力信号に加算す
ることにより、エッジ補正判定用の復号信号が得られ、
このエッジ補正判定用の復号信号が1サンプル遅延器12
および減算器13の+入力端に入力される。したがって、
減算器13においては、量子化器4により量子化された信
号の復号信号とA/D変換器2の出力である原信号との差
分信号が第6図(A)中のaに示す量子化誤差の振幅を
示す信号として形成され、補正回路14の入力2に入力さ
れる。The output signal of the nonlinear quantizer 4 is a representative value setting circuit ▲ Q -1 2
▼ Input to 10 and add representative value signal obtained there to adder 11
By adding to the output signal of the delay circuit 12 which is the previous decoded signal at, a decoded signal for edge correction determination is obtained,
The decoded signal for this edge correction determination is a 1-sample delay unit 12
And to the + input terminal of the subtractor 13. Therefore,
In the subtractor 13, the difference signal between the decoded signal of the signal quantized by the quantizer 4 and the original signal output from the A / D converter 2 is quantized as indicated by a in FIG. 6 (A). It is formed as a signal indicating the amplitude of the error and is input to the input 2 of the correction circuit 14.
次に本発明の特徴とする補正回路14の構成を第5図に示
す。第5図に示すように減算器3の出力信号は入力端子
20から、比較器22および符号検出器23に入力される。比
較器22においては、入力端子20からの信号の絶対値を所
定値TH1と比較することにより、第1図の入力端子1に
入力された入力画像信号に関して次のような判定信号を
出力することによって、スイッチ24をa端子またはb端
子に切替える。Next, FIG. 5 shows the configuration of the correction circuit 14, which is a feature of the present invention. As shown in FIG. 5, the output signal of the subtractor 3 is an input terminal.
It is input from 20 to the comparator 22 and the code detector 23. The comparator 22 compares the absolute value of the signal from the input terminal 20 with a predetermined value TH1 to output the following determination signal for the input image signal input to the input terminal 1 in FIG. Switch 24 is switched to a terminal or b terminal.
|入力1|≧TH1(エッジ)a端子 |入力1|<TH1(エッジ以外)b端子 すなわち、比較器22によって入力画像信号をエッジと判
定すると、スイッチ24をa端子に接続し、符号検出器23
で検出した差分入力信号の正,負を示す符号信号(正=
0,負=1)を排他的論理和30に出力する。なお、ここ
で、正はアップエッジ,負はダウンエッジを示す。| Input 1 | ≧ TH1 (edge) a terminal | input 1 | <TH1 (other than edge) b terminal That is, when the comparator 22 determines that the input image signal is an edge, the switch 24 is connected to the a terminal and the code detector twenty three
Sign signal indicating positive or negative of the differential input signal detected in (positive =
0, negative = 1) is output to the exclusive OR 30. Here, positive indicates an up edge and negative indicates a down edge.
また、入力画像信号をエッジではないと判定すると、遅
延器25で遅延することにより得られた前の符号信号を排
他的論理和回路30に入力する。If it is determined that the input image signal is not an edge, the previous code signal obtained by delaying with the delay device 25 is input to the exclusive OR circuit 30.
ここで、入力画像信号がエッジでない時に、前の符号信
号をそのまま排他的論理和回路30に入力するのは、第4
図(B)に示すように実線で示す入力信号のエッジ部分
では後述のような処理によって破線の量子化誤差の方向
を常にエッジの方向に持っていき、第4図(A)のよう
な実線の入力信号のエッジ部分の量子化の際に生じる破
線で示す様な2重輪郭をなくするためである。すなわ
ち、スイッチ24の出力信号は、エッジの方向(極性)を
示す信号であり、加算器3からの信号が所定値TH1以上
のときつまり入力画像信号がアップエッジ、またはダウ
ンエッジと判定された時にのみ更新される。Here, when the input image signal is not an edge, the previous code signal is input to the exclusive OR circuit 30 as it is
As shown in FIG. 4B, in the edge portion of the input signal shown by the solid line, the quantization error direction of the broken line is always brought to the edge direction by the processing described later, and the solid line as shown in FIG. This is to eliminate the double contour as shown by the broken line that occurs when the edge part of the input signal is quantized. That is, the output signal of the switch 24 is a signal indicating the direction (polarity) of the edge, and when the signal from the adder 3 is the predetermined value TH1 or more, that is, when the input image signal is determined to be the up edge or the down edge. Only updated.
次に減算器13の出力信号(入力2)は、入力端子26を経
て比較器28および符号検出器29に入力される。比較器28
に入力された入力端子26からの信号は第6図(C),
(D)に示す様な所定値TH2と比較され、下の条件に従
って、0および±1の3つの異なった信号をゲート回路
31に入力する。Next, the output signal (input 2) of the subtractor 13 is input to the comparator 28 and the code detector 29 via the input terminal 26. Comparator 28
The signal from the input terminal 26 input to is shown in FIG.
It is compared with a predetermined value TH2 as shown in (D), and three different signals of 0 and ± 1 are gated according to the following conditions.
Enter 31.
入力2>TH2+1 −TH2<入力2≦TH20 入力2≦−TH2−1 また、符号検出器29によって量子化誤差を示す信号の
正,負すなわち方向を示す信号(正=0,負=1)を発生
し、排他的論理和回路30に入力する。排他的論理和回路
30の出力信号はゲート回路31に制御信号として入力す
る。Input 2> TH2 + 1 −TH2 <Input 2 ≦ TH20 0 Input 2 ≦ −TH2-1 Also, the sign detector 29 outputs a signal indicating the quantization error, that is, positive or negative, that is, a signal indicating the direction (positive = 0, negative = 1). It is generated and input to the exclusive OR circuit 30. Exclusive OR circuit
The output signal of 30 is input to the gate circuit 31 as a control signal.
したがって、補正回路14の動作をまとめると、表1のよ
うになる。Therefore, the operation of the correction circuit 14 is summarized in Table 1.
すなわち、排他的論理和回路30の入力1、すなわち入力
画像信号の直前のエッジの方向(差分値の極性)を示す
信号と入力2、すなわち第6図(A)のaに示す様な非
線形量子化器4の出力における量子化誤差の方向(極
性)を示す信号が一致したと判定した時は、ゲート回路
31の出力をゲートする。この結果、非線形量子化器4の
出力信号は、加算器15において何ら補正の為の加算が行
われずにそのまま符号変換器8に入力される。したがっ
て、第6図(A)および(B)に示すようにエッジが強
調されるような量子化信号が得られる。 That is, the input 1 of the exclusive OR circuit 30, that is, the signal indicating the direction of the edge immediately before the input image signal (the polarity of the difference value) and the input 2, that is, the nonlinear quantum as shown in a of FIG. 6 (A). When it is determined that the signals indicating the direction (polarity) of the quantization error at the output of the digitizer 4 match, the gate circuit
Gate the output of 31. As a result, the output signal of the non-linear quantizer 4 is directly input to the code converter 8 without being added by the adder 15 for correction. Therefore, as shown in FIGS. 6 (A) and 6 (B), a quantized signal whose edges are emphasized can be obtained.
また、排他的論理和回路30の入力1と入力2が一致しな
いときは、ゲート回路31が比較回路28の出力信号(0ま
たは±1)を通過させる。この結果、比較回路28の出力
信号が加算器15に入力される。すなわち、第6図(C)
に示すように入力画像信号がアップエッジで入力2>TH
2を満足するときは、量子化誤差の方向が−であるか
ら、比較回路28からの+1の信号が加算器15において非
線形量子化器4からの量子化信号に加算され、同量子化
信号の量子化ステップを1ステップアップさせる。同様
に第6図(D)に示すように入力信号がダウンエッジで
入力2≦−TH2を満足するときは、量子化信号に−1の
信号が加算されて、その量子化ステップが1ステップダ
ウンする。When the input 1 and the input 2 of the exclusive OR circuit 30 do not match, the gate circuit 31 passes the output signal (0 or ± 1) of the comparison circuit 28. As a result, the output signal of the comparison circuit 28 is input to the adder 15. That is, FIG. 6 (C)
Input image signal is input at the rising edge as shown in 2> TH
When 2 is satisfied, the direction of the quantization error is −, so the +1 signal from the comparison circuit 28 is added to the quantized signal from the non-linear quantizer 4 in the adder 15, and the quantized signal Increase the quantization step by one step. Similarly, when the input signal satisfies the input 2 ≦ −TH2 at the down edge as shown in FIG. 6 (D), the −1 signal is added to the quantized signal, and the quantization step is reduced by one step. To do.
そして、減算器3の−入力端には、加算器15を通過した
(補正後の)信号に基づいて、代表値設定器5,加算器6
および1サンプル遅延器7によって得られた復号信号が
入力される。Then, at the minus input terminal of the subtracter 3, the representative value setting unit 5 and the adder 6 are added on the basis of the (corrected) signal that has passed through the adder 15.
The decoded signal obtained by the 1-sample delay unit 7 is input.
このようにして、非線形量子化誤差の極性を安定させる
ことができ、したがって、エッジビジネスが抑えられ、
輪郭のはっきりした画像の得られるデジタル画像信号を
形成し、符号変換器8で可変長符号化され出力端子9か
ら出力されることができる。In this way, the polarity of the non-linear quantization error can be stabilized, thus reducing edge business,
It is possible to form a digital image signal capable of obtaining an image with a clear contour, perform variable-length coding on the code converter 8 and output the coded signal from the output terminal 9.
[発明の効果] 以上説明したように、本発明によれば、入力信号レベル
が急峻に変化する部分においても信号の劣化を抑え、効
率的な量子化を行うことが出来る予測符号化装置を提供
することができる。[Effects of the Invention] As described above, according to the present invention, there is provided a predictive coding apparatus capable of suppressing signal deterioration even in a portion where an input signal level changes abruptly and performing efficient quantization. can do.
第1図は本発明一実施例のブロック図、 第2図は従来の前値予測D−PCM符号化装置のブロック
図、 第3図は非線形量子化器の量子化器の量子化特性を示す
図、 第4図(A),(B)は画像信号のエッジにおける量子
化誤差を示す図、 第5図は第1図における補正回路のブロック図、 第6図は(A),(B),(C),(D)は量子化信号
のエッジ部分を各々示す図である。 10……代表値設定器、11,15……加算器、12……遅延
器、13……減算器、14……補正回路。FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a block diagram of a prior art predictive D-PCM coding apparatus, and FIG. 3 shows a quantization characteristic of a quantizer of a non-linear quantizer. 4A and 4B are diagrams showing the quantization error at the edge of the image signal, FIG. 5 is a block diagram of the correction circuit in FIG. 1, and FIG. 6 is A and B. , (C) and (D) are diagrams respectively showing edge portions of the quantized signal. 10 …… Representative value setter, 11,15 …… Adder, 12 …… Delayer, 13 …… Subtractor, 14 …… Correction circuit.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 7/32 (56)参考文献 特開 昭56−66929(JP,A) 特公 昭62−26633(JP,B2) 特公 昭55−38874(JP,B2)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical indication location H04N 7/32 (56) References JP-A-56-66929 (JP, A) JP-B-62- 26633 (JP, B2) Japanese Patent Publication Sho 55-38874 (JP, B2)
Claims (1)
測符号化装置であって、 前記差分値を量子化する量子化手段と、 該量子化手段による量子化誤差の極性と、前記入力値の
直前のエッジ部における前記差分値の極性が一致してい
るか否かを判定する判定手段と、 該判定手段の出力に応じて、前記量子化誤差の極性と前
記直前のエッジ部における差分値の極性が一致するよう
に前記量子化手段によって得られた量子化信号を補正す
る補正手段と を具えたことを特徴とする予測符号化装置。1. A predictive coding apparatus for coding a difference value between an input value and a predicted value, the quantizing means quantizing the difference value, and the polarity of a quantization error by the quantizing means, Determination means for determining whether or not the polarities of the difference values at the edge portion immediately before the input value match, and the polarity of the quantization error and the edge portion immediately before the determination portion according to the output of the determination means. A predictive coding apparatus comprising: a correction unit that corrects the quantized signal obtained by the quantization unit so that the polarities of the difference values match.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058880A JPH0793583B2 (en) | 1986-03-17 | 1986-03-17 | Predictive coding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058880A JPH0793583B2 (en) | 1986-03-17 | 1986-03-17 | Predictive coding device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216425A JPS62216425A (en) | 1987-09-24 |
| JPH0793583B2 true JPH0793583B2 (en) | 1995-10-09 |
Family
ID=13097075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61058880A Expired - Fee Related JPH0793583B2 (en) | 1986-03-17 | 1986-03-17 | Predictive coding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793583B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH082025B2 (en) * | 1987-01-12 | 1996-01-10 | 日本電気株式会社 | Adaptive quantizer |
| JPH082026B2 (en) * | 1987-06-20 | 1996-01-10 | 日本電気株式会社 | Differential encoder |
| DE102005016858A1 (en) * | 2005-04-12 | 2006-10-19 | Siemens Ag | Method and device for reducing a quantization error |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666929A (en) * | 1979-11-02 | 1981-06-05 | Mitsubishi Electric Corp | Delta modulating device |
-
1986
- 1986-03-17 JP JP61058880A patent/JPH0793583B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62216425A (en) | 1987-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000101846A (en) | Image information coder | |
| JPH0793583B2 (en) | Predictive coding device | |
| JP2941846B2 (en) | Encoding and decoding device | |
| JP2797411B2 (en) | Encoding device | |
| JP2507300B2 (en) | Motion compensation coding method and apparatus thereof | |
| JP2561855B2 (en) | Encoder | |
| JPS62214790A (en) | Image information compression device | |
| JPS6113424B2 (en) | ||
| JP3144099B2 (en) | Adaptive dynamic range encoding or decoding apparatus | |
| JP2668900B2 (en) | High efficiency coding device | |
| JPS63111791A (en) | Method and device for coding moving image signal | |
| JP2707733B2 (en) | Image decoding device | |
| JPH05227441A (en) | Digital image signal compression device | |
| JP2605351B2 (en) | High efficiency coding method and apparatus | |
| JPS62214791A (en) | decoding device | |
| JP2508473B2 (en) | Buffering device in transform coding. | |
| JPH02296484A (en) | Encoder | |
| JP3106741B2 (en) | Adaptive dynamic range encoding or decoding apparatus | |
| JPH0437221A (en) | encoding device | |
| JPH02296480A (en) | encoding device | |
| JPH02296483A (en) | Encoder | |
| JPH02285721A (en) | encoding device | |
| JPH02296481A (en) | encoding device | |
| JPS63144613A (en) | Nonlinear filter | |
| JPH01135280A (en) | High-efficiency encoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |