JPH0795632B2 - Multilayer wiring board with built-in coil - Google Patents
Multilayer wiring board with built-in coilInfo
- Publication number
- JPH0795632B2 JPH0795632B2 JP1138126A JP13812689A JPH0795632B2 JP H0795632 B2 JPH0795632 B2 JP H0795632B2 JP 1138126 A JP1138126 A JP 1138126A JP 13812689 A JP13812689 A JP 13812689A JP H0795632 B2 JPH0795632 B2 JP H0795632B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- wiring board
- multilayer wiring
- magnetic
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 claims description 30
- 239000000696 magnetic material Substances 0.000 claims description 11
- 238000009966 trimming Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WRIDQFICGBMAFQ-UHFFFAOYSA-N (E)-8-Octadecenoic acid Natural products CCCCCCCCCC=CCCCCCCC(O)=O WRIDQFICGBMAFQ-UHFFFAOYSA-N 0.000 description 1
- LQJBNNIYVWPHFW-UHFFFAOYSA-N 20:1omega9c fatty acid Natural products CCCCCCCCCCC=CCCCCCCCC(O)=O LQJBNNIYVWPHFW-UHFFFAOYSA-N 0.000 description 1
- QSBYPNXLFMSGKH-UHFFFAOYSA-N 9-Heptadecensaeure Natural products CCCCCCCC=CCCCCCCCC(O)=O QSBYPNXLFMSGKH-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- 229910003962 NiZn Inorganic materials 0.000 description 1
- ZQPPMHVWECSIRJ-UHFFFAOYSA-N Oleic acid Natural products CCCCCCCCC=CCCCCCCCC(O)=O ZQPPMHVWECSIRJ-UHFFFAOYSA-N 0.000 description 1
- 239000005642 Oleic acid Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- QXJSBBXBKPUZAA-UHFFFAOYSA-N isooleic acid Natural products CCCCCCCC=CCCCCCCCCC(O)=O QXJSBBXBKPUZAA-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- ZQPPMHVWECSIRJ-KTKRTIGZSA-N oleic acid Chemical compound CCCCCCCC\C=C/CCCCCCCC(O)=O ZQPPMHVWECSIRJ-KTKRTIGZSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、多層配線基板に関し、更に詳細には、ソレノ
イドコイルおよびスパイラルコイル等のコイルを内蔵し
た多層配線基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board, and more particularly to a multilayer wiring board containing coils such as solenoid coils and spiral coils.
（従来の技術） 電子回路の小型化、高密度化に伴って、多層配線基板が
多く採用されている。なかでも、セラミック多層配線基
板は、配線の高密度化が可能なため、広く採用されてい
る。(Prior Art) With the miniaturization and high density of electronic circuits, multilayer wiring boards are often used. Among them, the ceramic multi-layer wiring board is widely used because it enables high-density wiring.
このセラミック多層配線基板が広く採用されるに伴い、
このセラミック多層配線基板に対するコイルの内蔵化の
要望が高まり、この要望を満たすために種々の開発が進
められている。そのうちの一つとして、多層配線基板の
各層に、ループパターンを形成し、それらを積層するこ
とによって、コイルを構成するものが知られている。With the widespread adoption of this ceramic multilayer wiring board,
There is an increasing demand for incorporating a coil into the ceramic multilayer wiring board, and various developments are being made to meet this demand. As one of them, it is known to form a coil by forming a loop pattern on each layer of a multilayer wiring board and stacking them.
このような多層配線基板に内蔵された高周波コイルは、
コンデンサと組み合わせてフィルタ、共振回路を構成す
ることが多く、そのためその周波数調整を行うため可変
機構が必要となる。The high frequency coil built in such a multilayer wiring board
A filter and a resonance circuit are often configured in combination with a capacitor, and therefore a variable mechanism is required to adjust the frequency.
（発明が解決しようとする課題） 上記の周波数調製は、機械的な調整機構を設けて行うこ
とも可能であるが、この機械的な調整機構を有する部品
を搭載した場合には、大きさも大型となり、小型化、高
密度化の妨げとなるとともに、調整後周波数がずれてし
まうおそれがあるという問題がある。(Problems to be Solved by the Invention) The above frequency adjustment can be performed by providing a mechanical adjustment mechanism, but when a component having this mechanical adjustment mechanism is mounted, the size is large. Therefore, there is a problem that miniaturization and high density are hindered and the frequency after adjustment may be shifted.
そこで、本発明は、上記問題を解消することができるコ
イル内蔵多層配線基板を提供することを目的とするもの
である。Therefore, an object of the present invention is to provide a coil-embedded multilayer wiring board that can solve the above problems.
（課題を解決するための手段） 上記問題を解決するため、本発明によるコイル内蔵多層
配線基板は、コイルの磁路に沿って磁性体のループを少
なくとも１つ設けるとともに、その一部を外部に露出さ
せ、トリミング可能としたことを特徴とするものであ
る。(Means for Solving the Problems) In order to solve the above problems, a multilayer wiring board with a built-in coil according to the present invention is provided with at least one loop of a magnetic material along a magnetic path of a coil, and a part of the loop is externally provided. The feature is that it can be exposed and trimmed.
（作 用） 本発明によるコイル内蔵多層配線基板においては、コイ
ルの磁路に沿って磁性体のループを少なくとも１つ設け
るとともに、その一部を外部に露出させ、トリミング可
能としたので、上記磁性体の上記露出した部分を切除す
れば、コイル磁気回路のインピーダンスを増加させ、イ
ンダクタンス値を減少させることができる。また、上記
磁性体のループの数を変えることにより、コイル磁路の
見掛けの透磁率が変わり、インダクタンス値を変化させ
ることができる。(Operation) In the multi-layer wiring board with a built-in coil according to the present invention, at least one loop of the magnetic material is provided along the magnetic path of the coil, and a part of the loop is exposed to the outside so that trimming can be performed. By cutting off the exposed part of the body, the impedance of the coil magnetic circuit can be increased and the inductance value can be reduced. Also, by changing the number of loops of the magnetic body, the apparent permeability of the coil magnetic path changes, and the inductance value can be changed.
（実施例） 以下、添付図面を参照しつつ、本発明の実施例によるセ
ラミック多層配線基板について説明する。(Example) Hereinafter, a ceramic multilayer wiring board according to an example of the present invention will be described with reference to the accompanying drawings.
第１図は、本発明の第１の実施例によるセラミック多層
配線基板１の一部の分解斜視図である。FIG. 1 is an exploded perspective view of a part of the ceramic multilayer wiring board 1 according to the first embodiment of the present invention.
このセラミック多層配線基板１は、３つのセラミック絶
縁層２、３、４を積層してなるものである。セラミック
絶縁層２、３、４には、その表面上に、それぞれ導電性
材料でコイルパターン５、６、７が形成されているとと
もに、セラミック絶縁層２、３には、各絶縁層に形成さ
れたコイルパターン５、６、７を接続し、１つのコイル
８を形成するため、各層を貫通してバァイアホール導体
９、10が設けられている。また、上記セラミック絶縁層
２、３、４には、上記コイルパターン５、６、７に接続
し、あるいは接続していない回路パターンを形成するた
めの導体11が設けられている。This ceramic multilayer wiring board 1 is formed by laminating three ceramic insulating layers 2, 3, and 4. Coil patterns 5, 6 and 7 are formed on the surfaces of the ceramic insulating layers 2, 3 and 4 with a conductive material, respectively, and the ceramic insulating layers 2 and 3 are formed with respective insulating layers. In order to connect the coil patterns 5, 6, and 7 to form one coil 8, via-hole conductors 9 and 10 are provided so as to penetrate the respective layers. Further, the ceramic insulating layers 2, 3 and 4 are provided with conductors 11 for forming a circuit pattern which is connected to the coil patterns 5, 6 and 7 or is not connected thereto.
この多層配線基板１には、更に、上記コイル８の磁路に
沿って２つの磁性体ループ12が設けられている。この磁
性体ループ12の数はこの２つに限られるものではなく、
その数を調整することにより、コイル磁路の見掛けの透
磁率が変わり、インダクタンス値を変化させることがで
きる。The multilayer wiring board 1 is further provided with two magnetic material loops 12 along the magnetic path of the coil 8. The number of the magnetic loops 12 is not limited to these two,
By adjusting the number, the apparent magnetic permeability of the coil magnetic path is changed, and the inductance value can be changed.
上記磁性体ループ12は、最上部のセラミック絶縁層２の
上面にコイルパターン５をまたがって形成された磁性体
線13、最下部のセラミック絶縁層４の下面にコイルパタ
ーン７をまたがって形成された磁性体線14、および３つ
のセラミック絶縁層２、３、４の各層に形成されたバァ
イアホールと導体15、16、17からなっている。上記磁性
体線13、14は、多層配線基板１の上面および下面に露出
した状態で形成されているので、トリミングが可能であ
る。The magnetic loop 12 is formed on the upper surface of the uppermost ceramic insulating layer 2 over the coil pattern 5 and on the lower surface of the lowermost ceramic insulating layer 4 over the coil pattern 7. The magnetic wire 14 and via holes and conductors 15, 16 and 17 are formed in each of the three ceramic insulating layers 2, 3 and 4. Since the magnetic wires 13 and 14 are formed so as to be exposed on the upper surface and the lower surface of the multilayer wiring board 1, trimming is possible.
このトリミングにより、コイル８のインダクタンス値を
調整することができる。By this trimming, the inductance value of the coil 8 can be adjusted.
次に、上記セラミック多層配線基板１の製造方法につい
て説明する。Next, a method of manufacturing the ceramic multilayer wiring board 1 will be described.
まず、Al2O3が45重量％、SiO2が35重量％、B2O3が８重
量％、CaOが５重量％、MgOが3.5重量％、Cr2O3が３重量
％、そしてLiOが0.5重量％からなるセラミック原料粉末
と、トルエン、エタノールが１対１の混合容媒中にポリ
ビニルブチラールを溶解した有機バインダと、可塑剤と
してのジブチルフタレートと、分散剤としてのオレイン
酸とをボールミルで混合し、セラミック原料のスラリを
用意した。このスラリを、真空脱泡機で脱泡した後、こ
れをドクタブレード法によって成形して、厚さ250μｍ
の長尺なグリーンシートを得た。このグリーンシートを
所定の大きさ、例えば50mm×120mmに切断し、このシー
トの所定の複数個所に直径200μｍの貫通孔を形成し
て、バァイアホールとした。First, 45 wt% Al 2 O 3, 35 wt% SiO 2 , 8 wt% B 2 O 3 , 5 wt% CaO, 3.5 wt% MgO, 3 wt% Cr 2 O 3 , and LiO. Ball mill consisting of 0.5 wt% ceramic raw material powder, an organic binder in which polyvinyl butyral is dissolved in a mixed solvent of toluene and ethanol of 1: 1; dibutyl phthalate as a plasticizer; and oleic acid as a dispersant. To prepare a slurry of ceramic raw material. After defoaming this slurry with a vacuum defoaming machine, shape it with the doctor blade method to obtain a thickness of 250 μm.
I got a long green sheet. This green sheet was cut into a predetermined size, for example, 50 mm × 120 mm, and through holes having a diameter of 200 μm were formed at predetermined plural places of this sheet to form via holes.
また、エチルセルロースをテレピネオール溶剤で溶解し
たバインダ中に、Ag粉末を加えて混練し、Agペーストを
作成した。Further, Ag powder was added to a binder prepared by dissolving ethyl cellulose in a terpineol solvent and kneaded to prepare an Ag paste.
更に、Fe2O3が48mol％、ZnOが27mol％、NiOが15mol％、
そしてCuOが10mol％からなるセラミック原料粉末を、上
記有機バインダ中に加えて混練し、NiZnフェライトペー
ストを作った。Furthermore, Fe 2 O 3 is 48 mol%, ZnO is 27 mol%, NiO is 15 mol%,
Then, a ceramic raw material powder containing 10 mol% of CuO was added to the above organic binder and kneaded to prepare a NiZn ferrite paste.
この後、上記磁性体ループ12を成形するため、上記バァ
イアホールを形成したグリーンシートの表面上に、上記
フェライトペーストを所定のパターンでスクリーン印刷
するとともに、バァイアホールの内部にも上記フェライ
トペーストを充填した。更に、上記コイル８等を形成す
るため、上記グリーンシートの表面上に、上記Agペース
トで所定の回路パターンをスクリーン印刷するととも
に、上記バァイアホールの内部にもAgペーストを充填し
た。Then, in order to form the magnetic loop 12, the ferrite paste was screen-printed in a predetermined pattern on the surface of the green sheet on which the via holes were formed, and the ferrite paste was also filled inside the via holes. Further, in order to form the coil 8 and the like, a predetermined circuit pattern was screen-printed with the Ag paste on the surface of the green sheet, and the inside of the via hole was also filled with the Ag paste.
このようにして形成されたシートを第１図に示した順序
で重ねて、90℃に保温したまま、200kg/cm2の圧力で圧
着した。こうして作られた未焼成のセラミック基板をま
ず大気中で３℃／分の温度勾配で室温から600℃まで昇
温させ、続いて600℃の温度を30分間保持したのち、−1
0℃／分の温度勾配で室温まで冷却し、脱バインダ処理
を行った。The sheets thus formed were stacked in the order shown in FIG. 1 and pressed under pressure of 200 kg / cm 2 while keeping the temperature at 90 ° C. The unfired ceramic substrate thus prepared is first heated in the air with a temperature gradient of 3 ° C./minute from room temperature to 600 ° C., and then the temperature of 600 ° C. is kept for 30 minutes.
The binder was removed by cooling to room temperature with a temperature gradient of 0 ° C./min.
次に、炉内に窒素ガスを導入し、この窒素ガスで炉内の
ガスを置換したのち、20℃／分の温度勾配で室温から92
0℃まで昇温させ、続いて920℃の温度を10分間保持した
のち、−20℃／分の温度勾配で室温まで冷却して、セラ
ミック多層配線基板を製造した。Next, after introducing nitrogen gas into the furnace and replacing the gas in the furnace with this nitrogen gas, a temperature gradient from room temperature to 92 ° C. was applied at a temperature gradient of 20 ° C./min.
The temperature was raised to 0 ° C., the temperature was kept at 920 ° C. for 10 minutes, and then the temperature was cooled to room temperature with a temperature gradient of −20 ° C./min to manufacture a ceramic multilayer wiring board.
このようにして形成されたセラミック多層配線基板１に
おいて、コイルパターン５、６、７の線幅、導体11の線
幅、およびコイルパターンを接続するためのバァイアホ
ール径は、共に200μｍであり、コイル直径は5mmであ
り、磁性体線13の幅および磁性体バァイアホール径は、
共に300μｍであった。In the ceramic multilayer wiring board 1 thus formed, the line widths of the coil patterns 5, 6, and 7, the line width of the conductor 11, and the via hole diameter for connecting the coil patterns are all 200 μm, and the coil diameter is Is 5 mm, and the width of the magnetic wire 13 and the diameter of the magnetic via hole are
Both were 300 μm.
こうして形成されたコイル８のインダクタンス値は、磁
性体ループ12の切断前では44.08nHであり、磁性体ルー
プ12の切断後では37.40nHであった。The inductance value of the coil 8 thus formed was 44.08 nH before the magnetic material loop 12 was cut, and was 37.40 nH after the magnetic material loop 12 was cut.
次に、第２図を参照しつつ、本発明の第２の実施例によ
るセラミック多層配線基板20について説明する。Next, a ceramic multilayer wiring board 20 according to a second embodiment of the present invention will be described with reference to FIG.
この実施例のセラミック多層配線基板20は、セラミック
絶縁層21、22、23、24、25を備え、セラミック絶縁層2
2、23、24、25に１つのコイルを形成するためのコイル
パターン26を形成している。また、上記セラミック絶縁
層21、22、23、24、25の全てには、上記コイルパターン
をまたがって両側に配置され、各セラミック絶縁層を上
下に貫通する多数対のバァイアホール磁性体27が設けら
れている。更に、最上部のセラミック絶縁層21の上面
上、および最下部の下面上の上記バァイアホール磁性体
27が設けられた部分には、第２図に示されているよう
に、矩形の磁性体層28、29が形成されている。この構造
により、上記の第１実施例で示した磁性体ループ12のよ
うな磁性体ループを多数形成している。The ceramic multilayer wiring board 20 of this embodiment includes ceramic insulating layers 21, 22, 23, 24 and 25, and the ceramic insulating layer 2
A coil pattern 26 for forming one coil is formed on 2, 23, 24 and 25. Further, all of the ceramic insulating layers 21, 22, 23, 24, 25 are provided with a large number of pairs of via-hole magnetic bodies 27 arranged on both sides across the coil pattern and vertically penetrating each ceramic insulating layer. ing. Further, the via-hole magnetic substance on the upper surface of the uppermost ceramic insulating layer 21 and on the lower surface of the lowermost portion.
As shown in FIG. 2, rectangular magnetic layers 28 and 29 are formed in the portion where the 27 is provided. With this structure, a large number of magnetic material loops such as the magnetic material loop 12 shown in the first embodiment are formed.
この実施例においては、表面のバァイアホール接合部の
磁性体層28、29を削り取ることによってトリミングが可
能である。In this embodiment, trimming is possible by scraping off the magnetic layers 28 and 29 at the via-hole junctions on the surface.
この実施例におけるコイルのインダクタンスは、磁性体
ループのトリミングを一切行わないときには、154.28nH
であり、一つずつトリミングすることにより、6.25nHず
つ減少した。The coil inductance in this embodiment is 154.28 nH when the magnetic loop is not trimmed at all.
By trimming one by one, it decreased by 6.25nH.
上記した実施例においては、多層配線基板の上面および
下面に、磁性体ループの一部が露出した形成のものにつ
いて説明したが、この露出は、上記したようにトリミン
グのためであるので、いずれか一方のみであってもよ
い。In the above-mentioned embodiments, the description has been made of the case where a part of the magnetic material loop is exposed on the upper surface and the lower surface of the multilayer wiring board, but this exposure is for trimming as described above. It may be only one.
（発明の効果） 本発明のコイル内蔵多層配線基板においては、上記した
ように、そのコイルの磁路に沿って磁性体ループをトリ
ミング可能に形成したので、該磁性体ループのトリミン
グを調整することにより、該コイルのインダクタンスを
調整することができる。従って、構造の大型化すること
なく、コイルとコンデンサとを組み合せて、所定の周波
数特性のフィルタや共振回路を形成することができる。(Effects of the Invention) In the multilayer wiring substrate with a built-in coil of the present invention, as described above, the magnetic material loop is formed so as to be trimmed along the magnetic path of the coil. Therefore, the trimming of the magnetic material loop is adjusted. Thus, the inductance of the coil can be adjusted. Therefore, it is possible to form a filter or resonance circuit having a predetermined frequency characteristic by combining the coil and the capacitor without increasing the size of the structure.
第１図は、本発明の第１の実施例によるコイル内蔵多層
配線基板の分解斜視図、第２図は、本発明の第２の実施
例によるコイル内蔵多層配線基板の分解斜視図である。 １……セラミック多層配線基板 ２、３、４……セラミック絶縁層 ５、６、７……コイルパターン 12……磁性体ループ1 is an exploded perspective view of a coil-embedded multilayer wiring board according to a first embodiment of the present invention, and FIG. 2 is an exploded perspective view of a coil-embedded multilayer wiring board according to a second embodiment of the present invention. 1 ... Ceramic multilayer wiring board 2, 3, 4 ... Ceramic insulating layer 5, 6, 7 ... Coil pattern 12 ... Magnetic loop
Claims (1)
板において、前記コイルの磁路に沿って磁性体のループ
を少なくとも１つ設けるとともに、その一部を外部に露
出させ、トリミング可能としたことを特徴とするコイル
内蔵多層配線基板。1. A ceramic multilayer wiring board having a coil built-in, wherein at least one loop of a magnetic material is provided along a magnetic path of the coil, and a part of the loop is exposed to the outside to enable trimming. A multi-layer wiring board with a built-in coil.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138126A JPH0795632B2 (en) | 1989-05-31 | 1989-05-31 | Multilayer wiring board with built-in coil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138126A JPH0795632B2 (en) | 1989-05-31 | 1989-05-31 | Multilayer wiring board with built-in coil |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033394A JPH033394A (en) | 1991-01-09 |
| JPH0795632B2 true JPH0795632B2 (en) | 1995-10-11 |
Family
ID=15214583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138126A Expired - Lifetime JPH0795632B2 (en) | 1989-05-31 | 1989-05-31 | Multilayer wiring board with built-in coil |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795632B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257471A (en) * | 2000-03-10 | 2001-09-21 | Ngk Insulators Ltd | Multilayer wiring board and manufacturing method thereof |
| JP5113025B2 (en) * | 2008-11-21 | 2013-01-09 | 新光電気工業株式会社 | Coil structure and manufacturing method thereof |
| TWI503228B (en) | 2013-12-05 | 2015-10-11 | Taimide Technology Inc | Multilayered polyimide film having a low dielectric constant, laminate structure including the same and manufacture thereof |
-
1989
- 1989-05-31 JP JP1138126A patent/JPH0795632B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033394A (en) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7453344B2 (en) | Multilayer coil component | |
| KR100297584B1 (en) | Coiled component and its production method | |
| CN100378877C (en) | Composite element and its manufacturing method | |
| JPH06112655A (en) | Coil-embedded multilayer printed wiring board and method of manufacturing the same | |
| KR20030003072A (en) | Method for manufacturing multilayer ceramic substrates | |
| CN103680815B (en) | Multilayer chiop electronic component | |
| KR20090030335A (en) | Related Manufacturing Methods Using Transformers and Liquid Crystal Polymer (LCP) Materials | |
| JPH033395A (en) | Ceramic multilayer interconnection board | |
| JP3423569B2 (en) | Multilayer electronic component and its characteristic adjustment method | |
| JP7260015B2 (en) | Laminated coil components and bias tee circuits | |
| JPH0416927B2 (en) | ||
| JPH0795632B2 (en) | Multilayer wiring board with built-in coil | |
| JPH0620014B2 (en) | Multilayer chip inductor and manufacturing method thereof | |
| US6717794B2 (en) | Composite multilayered ceramic board and manufacturing method thereof | |
| US7205650B2 (en) | Composite devices of laminate type and processes | |
| JP3126244B2 (en) | High frequency LC composite parts | |
| JP2600127Y2 (en) | Multilayer chip EMI removal filter | |
| JP3458805B2 (en) | Manufacturing method of laminated electronic components | |
| JP3239659B2 (en) | Manufacturing method of multilayer inductor component | |
| KR100293307B1 (en) | Multilayer Ferrite Inductor and Manufacturing Method | |
| KR102747075B1 (en) | Multilayer inductor structure | |
| JPH0669039A (en) | Laminated ceramic electronic component and its manufacture | |
| JP2004172342A (en) | Manufacturing method of ceramic laminated substrate | |
| JPH0555045A (en) | Chip inductor and manufacturing method thereof | |
| JPH03156991A (en) | Ceramic multilayered wiring board |