JPH079760B2 - 集積回路用制御方法及び装置 - Google Patents
集積回路用制御方法及び装置Info
- Publication number
- JPH079760B2 JPH079760B2 JP61248520A JP24852086A JPH079760B2 JP H079760 B2 JPH079760 B2 JP H079760B2 JP 61248520 A JP61248520 A JP 61248520A JP 24852086 A JP24852086 A JP 24852086A JP H079760 B2 JPH079760 B2 JP H079760B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock pulse
- integrated circuit
- transistors
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 本発明は、少なくとも２個の互に反対に切換可能なスイ
ッチングトランジスタに対する共通スイッチング電極と
共に形成された集積回路用の制御方法であって、前記ト
ランジスタがそれぞれ集積回路において情報電荷を転送
するよう作動するか又はリセット動作を行ない、前記ト
ランジスタの接続を、共通スイッチング電極に生ずるク
ロックパルス信号のトランジスタ制御のもとに情報電荷
を検出しかつリセットするためコンデンサに結合する集
積回路用制御方法に関する。また本発明はこの制御方法
に好適な制御装置に関する。
ッチングトランジスタに対する共通スイッチング電極と
共に形成された集積回路用の制御方法であって、前記ト
ランジスタがそれぞれ集積回路において情報電荷を転送
するよう作動するか又はリセット動作を行ない、前記ト
ランジスタの接続を、共通スイッチング電極に生ずるク
ロックパルス信号のトランジスタ制御のもとに情報電荷
を検出しかつリセットするためコンデンサに結合する集
積回路用制御方法に関する。また本発明はこの制御方法
に好適な制御装置に関する。
この形式の集積回路は、例えば、テレビジョンにおいて
使用するに好適な一層複雑な集積回路の一部を構成する
ことができる。一例として、フィリップス・データ・ハ
ンドブックにおいて番号NXA 1010及びNXA 1020にてデー
タの掲載されている光・電子ソリッドステート電荷転送
センサとして作動するフレーム転送装置について説明す
る。
使用するに好適な一層複雑な集積回路の一部を構成する
ことができる。一例として、フィリップス・データ・ハ
ンドブックにおいて番号NXA 1010及びNXA 1020にてデー
タの掲載されている光・電子ソリッドステート電荷転送
センサとして作動するフレーム転送装置について説明す
る。
このセンサは半導体本体において検出（ピックアップ）
素子と、情報蓄積素子と、３つの出力シフトレジスタを
含む並列入力・直列出力シフトレジスタ素子とを具え
る。３つの出力シフトレジスタの各々の出力端子には２
つのスイッチングトランジスタ及び共通スイッチング電
極を含む回路が存在する。電荷転送トランジスタはシフ
トレジスタ行におけるかかるトランジスタのうちの最後
のトランジスタであり、一方、所要電荷はシフトレジス
タ行の電荷転送トランジスタにおける静電容量の電荷を
周期的にリセットするためリセットトランジスタを介し
て供給される。120゜位相推移された３つのクロックパ
ルス信号の制御のもとに、同様に位相推移された３つの
出力シフトレジスタが電荷転送トランジスタ及び関連す
るリセットトランジスタと共に作動する。共通スイッチ
ング電極を使用することにより、リセットトランジスタ
を介して行われるシフトレジスタ行における最後の静電
容量電荷のリセットに後続して、最後の静電容量だけか
ら情報電荷の転送が行なわれる。
素子と、情報蓄積素子と、３つの出力シフトレジスタを
含む並列入力・直列出力シフトレジスタ素子とを具え
る。３つの出力シフトレジスタの各々の出力端子には２
つのスイッチングトランジスタ及び共通スイッチング電
極を含む回路が存在する。電荷転送トランジスタはシフ
トレジスタ行におけるかかるトランジスタのうちの最後
のトランジスタであり、一方、所要電荷はシフトレジス
タ行の電荷転送トランジスタにおける静電容量の電荷を
周期的にリセットするためリセットトランジスタを介し
て供給される。120゜位相推移された３つのクロックパ
ルス信号の制御のもとに、同様に位相推移された３つの
出力シフトレジスタが電荷転送トランジスタ及び関連す
るリセットトランジスタと共に作動する。共通スイッチ
ング電極を使用することにより、リセットトランジスタ
を介して行われるシフトレジスタ行における最後の静電
容量電荷のリセットに後続して、最後の静電容量だけか
ら情報電荷の転送が行なわれる。
上記制御方法により出力シフトレジスタによって供給さ
れた画像信号は、同じく集積化された信号増幅器を介し
て、前記センサにおけるその後の信号処理動作のために
供給される。この制御方法においては、スイッチングク
ロックパルス信号からのクロストークによって生じたパ
ルス形状を有する画像信号が生じ、一方、リセットパル
スレベルは雑音だけ含み、かつ信号パルスレベルは雑音
と共に画像情報を含む。これは、クロストーククロック
パルスを除去しかつ連続した画像信号を得るため、既知
の態様において、リセットパルスレベルを固定するクラ
ンプ回路及び信号パルスレベルにおいて作動する後続の
信号サンプル・ホールド回路の直列回路に供給される。
他の所望信号処理動作の後に画像信号は、信号記録及び
ディスプレイ装置に蓄積することなく又は蓄積した後画
像ディスプレイ装置に供給して表示させることができ
る。
れた画像信号は、同じく集積化された信号増幅器を介し
て、前記センサにおけるその後の信号処理動作のために
供給される。この制御方法においては、スイッチングク
ロックパルス信号からのクロストークによって生じたパ
ルス形状を有する画像信号が生じ、一方、リセットパル
スレベルは雑音だけ含み、かつ信号パルスレベルは雑音
と共に画像情報を含む。これは、クロストーククロック
パルスを除去しかつ連続した画像信号を得るため、既知
の態様において、リセットパルスレベルを固定するクラ
ンプ回路及び信号パルスレベルにおいて作動する後続の
信号サンプル・ホールド回路の直列回路に供給される。
他の所望信号処理動作の後に画像信号は、信号記録及び
ディスプレイ装置に蓄積することなく又は蓄積した後画
像ディスプレイ装置に供給して表示させることができ
る。
シフトレジスタ行における最後の電荷転送トランジスタ
及びリセットトランジスタに対するスイッチング電極が
共通であることの利点は、別個のリセットクロックパル
ス信号を供給するため集積回路に対する付加的電極接続
が不要となることと、集積回路においてこの付加的電極
接続の目的のために必要な給電電極領域が不要になるこ
とである。３つの出力レジスタを含む上記の例では３つ
の付加的電極接続及び関連する給電電極領域が半導体本
体上で必要になる。３つの付加的電極のためのスペース
の欠如及び各電極接続のために含まれる付加的費用の欠
如又は不足の双方から共通スイッチング電極を有する構
成が提案された。
及びリセットトランジスタに対するスイッチング電極が
共通であることの利点は、別個のリセットクロックパル
ス信号を供給するため集積回路に対する付加的電極接続
が不要となることと、集積回路においてこの付加的電極
接続の目的のために必要な給電電極領域が不要になるこ
とである。３つの出力レジスタを含む上記の例では３つ
の付加的電極接続及び関連する給電電極領域が半導体本
体上で必要になる。３つの付加的電極のためのスペース
の欠如及び各電極接続のために含まれる付加的費用の欠
如又は不足の双方から共通スイッチング電極を有する構
成が提案された。
実際上、低い光レベルを有する画像を検出する場合前記
センサ及び制御方法によって得られるディスプレイのた
めの画像信号は許容できない雑音レベルを有しているこ
とを見出した。画像信号が表示される場合暗い情景部分
では、明るい情景部分においては目立つことの遥に少な
い擾乱雑音が目立つこととなる。
センサ及び制御方法によって得られるディスプレイのた
めの画像信号は許容できない雑音レベルを有しているこ
とを見出した。画像信号が表示される場合暗い情景部分
では、明るい情景部分においては目立つことの遥に少な
い擾乱雑音が目立つこととなる。
本発明の目的は、少なくとも２個の互に反対に切換可能
なトランジスタに対する共通スイッチング電極と共に形
成された集積回路用制御方法であって、大幅に低減され
た雑音パターンを有する出力信号が得られる制御方法及
び装置を提供するにある。かかる目的を達成するため本
発明の集積回路用制御方法は、クロックパルス信号が少
なくとも３つの信号レベルを有し、第１クロックパルス
信号レベルにおいてリセットトランジスタが導通状態と
なりかつ電荷転送トランジスタが非導通状態となり、後
続する第２クロックパルス信号レベルにおいて両トラン
ジスタが非導通状態となり、後続する第３クロックパル
ス信号レベルにおいて電荷転送トランジスタが導通状態
となりかつリセットトランジスタが非導通状態となるよ
うにすることを特徴とする。
なトランジスタに対する共通スイッチング電極と共に形
成された集積回路用制御方法であって、大幅に低減され
た雑音パターンを有する出力信号が得られる制御方法及
び装置を提供するにある。かかる目的を達成するため本
発明の集積回路用制御方法は、クロックパルス信号が少
なくとも３つの信号レベルを有し、第１クロックパルス
信号レベルにおいてリセットトランジスタが導通状態と
なりかつ電荷転送トランジスタが非導通状態となり、後
続する第２クロックパルス信号レベルにおいて両トラン
ジスタが非導通状態となり、後続する第３クロックパル
ス信号レベルにおいて電荷転送トランジスタが導通状態
となりかつリセットトランジスタが非導通状態となるよ
うにすることを特徴とする。
本発明は、互に反対に切換可能なトランジスタに対する
共通制御電極を設けた集積回路が既知の制御方法におい
ては信号のクランプ及び信号サンプリング後に雑音レベ
ルが許容できない値になることの認識に基づいてなした
ものである。静電容量の電荷をリセットトランジスタに
より既知の態様においてリセットすること、及びその直
後に情報電荷を静電容量に供給することにより、集積回
路によって供給されるパルス状出力信号において、その
後の信号処理動作において問題となる雑音パターンが生
ずる。本発明の制御方法を使用することにより問題とな
る雑音パターンの一部が抑圧されて、パルス状出力信号
はリセットレベルの近くにおいて無雑音部分を有するよ
うになる。互に反対に切換可能なトランジスタのための
共通スイッチング電極を有する集積回路に対する一例と
して先にイメージセンサを挙げた。一般に、本発明の制
御方法は、局部的雑音パターン抑圧が所望される領域に
おいて前記構造を有する集積回路において有利に使用で
きる。
共通制御電極を設けた集積回路が既知の制御方法におい
ては信号のクランプ及び信号サンプリング後に雑音レベ
ルが許容できない値になることの認識に基づいてなした
ものである。静電容量の電荷をリセットトランジスタに
より既知の態様においてリセットすること、及びその直
後に情報電荷を静電容量に供給することにより、集積回
路によって供給されるパルス状出力信号において、その
後の信号処理動作において問題となる雑音パターンが生
ずる。本発明の制御方法を使用することにより問題とな
る雑音パターンの一部が抑圧されて、パルス状出力信号
はリセットレベルの近くにおいて無雑音部分を有するよ
うになる。互に反対に切換可能なトランジスタのための
共通スイッチング電極を有する集積回路に対する一例と
して先にイメージセンサを挙げた。一般に、本発明の制
御方法は、局部的雑音パターン抑圧が所望される領域に
おいて前記構造を有する集積回路において有利に使用で
きる。
また本発明は、集積回路及び信号発生器を具える集積回
路用制御装置において、少なくとも３つのクロックパル
ス信号レベルを有するクロックパルス信号を供給する信
号発生器を集積回路の共通スイッチング電極に結合する
構成としたことを特徴とする。
路用制御装置において、少なくとも３つのクロックパル
ス信号レベルを有するクロックパルス信号を供給する信
号発生器を集積回路の共通スイッチング電極に結合する
構成としたことを特徴とする。
次に図面につき本発明の実施例を説明する。
第１図はｐ形基板上にｎ形基板を具える集積回路のｐ及
びｎ形半導体本体の断面を示す。ｎ形基板には電極E1を
上面に設けられる著しくドーピングされたｎ＋領域が存
在する。更に、半導体本体上に設けた電気絶縁層SL上に
存在する電極E1及びE3を示してある。また第１図には、
同じく半導体本体に集積化したトランジスタT1,T2,T3及
びT4と、電極E1〜E3及びトランジスタT1〜T4に対する接
続とを有する回路図も示してある。これらトランジスタ
ＴはMOSトランジスタとして図示してある。トランジス
タT1のゲート電極は電極E3に接続し、これら電極は相俟
って共通電極CEを構成する。電極E1に接続するトランジ
スタT1のソース電極はトランジスタT2のゲート電極に接
続する。トランジスタT2のソース電極はトランジスタT3
のドレイン電極及びトランジスタT4のゲート電極に接続
する。トランジスタT2及びT4のドレイン電極は互に接続
し、トランジスタT3のゲート電極はそのソース電極に接
続する。
びｎ形半導体本体の断面を示す。ｎ形基板には電極E1を
上面に設けられる著しくドーピングされたｎ＋領域が存
在する。更に、半導体本体上に設けた電気絶縁層SL上に
存在する電極E1及びE3を示してある。また第１図には、
同じく半導体本体に集積化したトランジスタT1,T2,T3及
びT4と、電極E1〜E3及びトランジスタT1〜T4に対する接
続とを有する回路図も示してある。これらトランジスタ
ＴはMOSトランジスタとして図示してある。トランジス
タT1のゲート電極は電極E3に接続し、これら電極は相俟
って共通電極CEを構成する。電極E1に接続するトランジ
スタT1のソース電極はトランジスタT2のゲート電極に接
続する。トランジスタT2のソース電極はトランジスタT3
のドレイン電極及びトランジスタT4のゲート電極に接続
する。トランジスタT2及びT4のドレイン電極は互に接続
し、トランジスタT3のゲート電極はそのソース電極に接
続する。
第１図に示した集積回路の構造及び回路図はフレーム転
送センサNXA 1010及びNXA 1020用のためのフィリップス
・データ・ハンドブックに記載されている。トランジス
タT2,T3及びT4は電源端子Nsub及び設置接続部GNDの間に
配設する。一例として電源電圧VNsub＝20Vを示す。トラ
ンジスタT4のソース電極は集積回路の出力端子OTに接続
する。リセットトランジスタとして作動するトランジス
タT1のドレイン電極は、例えば、電圧VRD＝15Vを印加す
る結線RDに接続する。電極E2は結線0Gに接続され、電圧
VOG＝6Vが供給された状態のもとで集積回路における出
力ゲートとして作動する。トランジスタT1のゲート電極
及び電極E3で構成した共通電極CEは集積回路の水平転送
クロック出力レジスタと関連する結線φ3Cに接続する。
この結線を介してトランジスタT1及び電極E3にクロック
パルス信号CPを供給する。電極E3は集積回路の半導体本
体に形成されるトランジスタのスイッチング電極の一部
を構成し、このトランジスタは電極E3,E2及びE1の下に
設ける。電極E1は集積回路の半導体本体のアースに対し
静電容量を有し、これはトランジスタT1を介してリセッ
トされ、次いで、形成されたトランジスタE1,E2,E3を介
し電極E3の下方から情報電荷を供給される。電極E3は、
一例として述べた集積回路の並列入力、直列出力シフト
レジスタにおける電極行の最終電極である。トランジス
タの制御は、高いクロックパルス電圧CPにおいてトラン
ジスタT1が導通状態となりかつ形成されたトランジスタ
（E1,E2,E3）が非導通状態となるように行なわれる。低
いクロックパルス電圧CPにおいてはトランジスタT1が非
導通状態になりかつ形成されたトランジスタ（E1,E2,E
3）が導通状態になる。リセットされると電極E1が基準
電圧となり、一方、電極E3の下からの情報電荷の供給は
電極E1における電圧減少に対応する。
送センサNXA 1010及びNXA 1020用のためのフィリップス
・データ・ハンドブックに記載されている。トランジス
タT2,T3及びT4は電源端子Nsub及び設置接続部GNDの間に
配設する。一例として電源電圧VNsub＝20Vを示す。トラ
ンジスタT4のソース電極は集積回路の出力端子OTに接続
する。リセットトランジスタとして作動するトランジス
タT1のドレイン電極は、例えば、電圧VRD＝15Vを印加す
る結線RDに接続する。電極E2は結線0Gに接続され、電圧
VOG＝6Vが供給された状態のもとで集積回路における出
力ゲートとして作動する。トランジスタT1のゲート電極
及び電極E3で構成した共通電極CEは集積回路の水平転送
クロック出力レジスタと関連する結線φ3Cに接続する。
この結線を介してトランジスタT1及び電極E3にクロック
パルス信号CPを供給する。電極E3は集積回路の半導体本
体に形成されるトランジスタのスイッチング電極の一部
を構成し、このトランジスタは電極E3,E2及びE1の下に
設ける。電極E1は集積回路の半導体本体のアースに対し
静電容量を有し、これはトランジスタT1を介してリセッ
トされ、次いで、形成されたトランジスタE1,E2,E3を介
し電極E3の下方から情報電荷を供給される。電極E3は、
一例として述べた集積回路の並列入力、直列出力シフト
レジスタにおける電極行の最終電極である。トランジス
タの制御は、高いクロックパルス電圧CPにおいてトラン
ジスタT1が導通状態となりかつ形成されたトランジスタ
（E1,E2,E3）が非導通状態となるように行なわれる。低
いクロックパルス電圧CPにおいてはトランジスタT1が非
導通状態になりかつ形成されたトランジスタ（E1,E2,E
3）が導通状態になる。リセットされると電極E1が基準
電圧となり、一方、電極E3の下からの情報電荷の供給は
電極E1における電圧減少に対応する。
第１図の集積回路は第２図の回路図の如く示すことがで
きる。リセットトランジスタT1は、電源電圧VR及び共通
接続点として示した電極E1間に直列に配置したスイッチ
S1及び抵抗Ｒによって示す。第１図につき述べた静電容
量はC1で示す。第１図の形成された情報電荷転送トラン
ジスタ（E1,E2,E3）は第２図においてスイッチS2として
示し、この図において情報電荷はQVで示してある。更に
第２図には、クロックパルス信号を供給される共通スイ
ッチング電極CEが示してある。共通接続点、即ち換言す
れば電極E1には、第１図のトランジスタT2,T3及びT4を
具える信号増幅器Ａが後続する。この増幅器Ａの出力端
子は集積回路の出力端子OTを構成する。
きる。リセットトランジスタT1は、電源電圧VR及び共通
接続点として示した電極E1間に直列に配置したスイッチ
S1及び抵抗Ｒによって示す。第１図につき述べた静電容
量はC1で示す。第１図の形成された情報電荷転送トラン
ジスタ（E1,E2,E3）は第２図においてスイッチS2として
示し、この図において情報電荷はQVで示してある。更に
第２図には、クロックパルス信号を供給される共通スイ
ッチング電極CEが示してある。共通接続点、即ち換言す
れば電極E1には、第１図のトランジスタT2,T3及びT4を
具える信号増幅器Ａが後続する。この増幅器Ａの出力端
子は集積回路の出力端子OTを構成する。
第２図の回路図は、出力端子OTにおける出力信号に対し
て後続の既知の信号処理動作を行う装置に関連する。出
力端子OTはコンデンサC2及びスイッチS3を介して接地で
きるようにする。スイッチングトランジスタとして構成
されるスイッチS3にはスイッチング信号SP1を供給す
る。スイッチS3及びコンデンサC2はクランプ信号SP1の
制御のもとに信号クランプ回路とし動作する。信号クラ
ンプ回路（S3,C2）には、コンデンサC2及びスイッチS3
の共通接続点をコンデンサC3を介して接地するスイッチ
S4が後続する。スイッチングトランジスタの形態のスイ
ッチS4にはスイッチング信号SP2を供給する。スイッチS
4及びコンデンサC3はサンプリング信号SP2の制御のもと
に信号サンプル・ホールド回路（S4,C3）として動作す
る。スイッチS4及びコンデサC3の共通接続点は、信号SV
が生ずる装置において同じ参照記号に示した端子SVに接
続する。クロックパルス信号CP、クランプ信号SP1及び
サンプリング信号SP2は信号発生器Ｇから発生する。同
期化の目的のため信号発生器Ｇには信号SGを供給するこ
とができる。上記集積回路をテレビジョンにおいて使用
する場合、信号SGは、例えば、クロックパルス、ライン
及び／又はフィールド同期情報を含む。
て後続の既知の信号処理動作を行う装置に関連する。出
力端子OTはコンデンサC2及びスイッチS3を介して接地で
きるようにする。スイッチングトランジスタとして構成
されるスイッチS3にはスイッチング信号SP1を供給す
る。スイッチS3及びコンデンサC2はクランプ信号SP1の
制御のもとに信号クランプ回路とし動作する。信号クラ
ンプ回路（S3,C2）には、コンデンサC2及びスイッチS3
の共通接続点をコンデンサC3を介して接地するスイッチ
S4が後続する。スイッチングトランジスタの形態のスイ
ッチS4にはスイッチング信号SP2を供給する。スイッチS
4及びコンデンサC3はサンプリング信号SP2の制御のもと
に信号サンプル・ホールド回路（S4,C3）として動作す
る。スイッチS4及びコンデサC3の共通接続点は、信号SV
が生ずる装置において同じ参照記号に示した端子SVに接
続する。クロックパルス信号CP、クランプ信号SP1及び
サンプリング信号SP2は信号発生器Ｇから発生する。同
期化の目的のため信号発生器Ｇには信号SGを供給するこ
とができる。上記集積回路をテレビジョンにおいて使用
する場合、信号SGは、例えば、クロックパルス、ライン
及び／又はフィールド同期情報を含む。
第3a及び3b図には既知の制御方法（第3a図）と、スイッ
チS1及びS2として示した互に反対状態に切換可能なトラ
ンジスタに対する共通スイッチング電極CEと共に形成さ
れた第１図による集積回路を具える第２図の装置におけ
る本発明の制御方法（第3b図）との間の差異を明らかに
するため信号波形を時間ｔの関数として示す。
チS1及びS2として示した互に反対状態に切換可能なトラ
ンジスタに対する共通スイッチング電極CEと共に形成さ
れた第１図による集積回路を具える第２図の装置におけ
る本発明の制御方法（第3b図）との間の差異を明らかに
するため信号波形を時間ｔの関数として示す。
第3a図には２つのクロックパルスレベルａ及びｃを有す
るクロックパルス信号CPを示す。上述したテレビジョン
撮像装置に対して与えられるデータから説明を開始する
と、クロックパルスは例えば、低レベルｃ＝0Vから10V
の振幅を有する。回路の出力端子OTにおける信号は第3a
図においてパルス整形された回路出力信号OTとして示し
てある。第3a図の信号OTはリセットパルスレベルａ′
と、黒レベルBL及び白レベルWL間の信号パルスレベルと
共に示されている。クロックパルスクロストークによっ
て得られる信号OTのパルス形状は、例えば、0.5Vの振幅
を有するクロストーククロックパルスを示す。画像情報
は、例えば、0.3Vの振幅で生ずる。信号OTは、一例とし
て、白レベルWL近くから黒レベルBLに向って減少する画
像情報と共に示してある。雑音はリセットパルスレベル
ａ′において示す。この雑音は第１図において導通状態
のリセットトランジスタT1から生ずる。第3a図には信号
OTにおいて、クロックパルス周波数で生ずる中断された
雑音パターンを示す。
るクロックパルス信号CPを示す。上述したテレビジョン
撮像装置に対して与えられるデータから説明を開始する
と、クロックパルスは例えば、低レベルｃ＝0Vから10V
の振幅を有する。回路の出力端子OTにおける信号は第3a
図においてパルス整形された回路出力信号OTとして示し
てある。第3a図の信号OTはリセットパルスレベルａ′
と、黒レベルBL及び白レベルWL間の信号パルスレベルと
共に示されている。クロックパルスクロストークによっ
て得られる信号OTのパルス形状は、例えば、0.5Vの振幅
を有するクロストーククロックパルスを示す。画像情報
は、例えば、0.3Vの振幅で生ずる。信号OTは、一例とし
て、白レベルWL近くから黒レベルBLに向って減少する画
像情報と共に示してある。雑音はリセットパルスレベル
ａ′において示す。この雑音は第１図において導通状態
のリセットトランジスタT1から生ずる。第3a図には信号
OTにおいて、クロックパルス周波数で生ずる中断された
雑音パターンを示す。
当該集積回路をテレビジョンにおいて使用する場合第3a
図の脈動変化する回路出力信号OTは、クロストーククロ
ックパルスなしにかつ連続的変化と共に生ずるテレビジ
ョン画像信号に変換する必要がある。この画像信号SVを
第3a図の黒レベルBL及び白レベルWLの間において0.3Vの
振幅で示す。クロストーククロックパルスを除去しかつ
連続的に変化する画像信号SVを得るため第２図には第3a
図に示したそれぞれクランプ信号SP1及びサンプリング
信号SP2と共に作動するクランプ回路（S3,C2）及び信号
サンプル・ホールド回路（S4,C3）の直列回路を示す。
コンデンサC2が接地されることによる信号クランプ後、
信号サンプルはコンデンサC3に蓄積される。信号OTに示
した画像情報に対する信号変化から考案を始めると、信
号SVにおける変化は白レベルWLから黒レベルBLに向って
変化する。前記直列回路は“相関ダブルサンプリング
（correlated double sampling）”として既知であり、
これは“アイ・イー・イー・イー・ジャーナル・オブ・
ソリッド・ステート・サーキッツ（IEEEJournal of Sol
id−State Circuits）",Vol.SC−9,No.1,February 197
4,第１〜12頁に記載されている。
図の脈動変化する回路出力信号OTは、クロストーククロ
ックパルスなしにかつ連続的変化と共に生ずるテレビジ
ョン画像信号に変換する必要がある。この画像信号SVを
第3a図の黒レベルBL及び白レベルWLの間において0.3Vの
振幅で示す。クロストーククロックパルスを除去しかつ
連続的に変化する画像信号SVを得るため第２図には第3a
図に示したそれぞれクランプ信号SP1及びサンプリング
信号SP2と共に作動するクランプ回路（S3,C2）及び信号
サンプル・ホールド回路（S4,C3）の直列回路を示す。
コンデンサC2が接地されることによる信号クランプ後、
信号サンプルはコンデンサC3に蓄積される。信号OTに示
した画像情報に対する信号変化から考案を始めると、信
号SVにおける変化は白レベルWLから黒レベルBLに向って
変化する。前記直列回路は“相関ダブルサンプリング
（correlated double sampling）”として既知であり、
これは“アイ・イー・イー・イー・ジャーナル・オブ・
ソリッド・ステート・サーキッツ（IEEEJournal of Sol
id−State Circuits）",Vol.SC−9,No.1,February 197
4,第１〜12頁に記載されている。
第3a図のクロックパルス信号CPでの集積回路制御方法に
よれば、実際上、テレビジョンディスプレイ装置でのデ
ィスプレイに当り画像信号SVにより擾乱雑音を伴なう画
像を生ずることを見出した。従って、暗い情景（シー
ン）部では明るい情景部の場合には左程顕著でない雑音
が許容し得ないものとなることを見出した。本願発明者
の研究によればこれは第3a図の信号OTの形状によって起
る。第3a図は信号のクランプが前記中断雑音パターンを
有するリセットパルスレベルａ′において行なわれるこ
とを示す。従って第２図のコンデンサC2の端子間のクラ
ンプ電圧はクランプ信号SP1におけるパルスの最終瞬時
における時間積分された雑音値に応じて変化する。雑音
によって生ずる変化するクランプ電圧は信号サンプリン
グを介してコンデンサC3の端子電圧に到達し、従って画
像信号SVに到達する。このサンプリングされた雑音は、
画像信号SVがディスプレイされる場合暗い情景において
許容できない雑音を生ぜしめる。第3a図に示した信号OT
における高い周波数の雑音に比べ、信号SVにおいて得ら
れるサンプリングされた低い周波数の雑音は所定の時間
目盛で図面に簡単な態様で示すことはできないので図示
を省略した。
よれば、実際上、テレビジョンディスプレイ装置でのデ
ィスプレイに当り画像信号SVにより擾乱雑音を伴なう画
像を生ずることを見出した。従って、暗い情景（シー
ン）部では明るい情景部の場合には左程顕著でない雑音
が許容し得ないものとなることを見出した。本願発明者
の研究によればこれは第3a図の信号OTの形状によって起
る。第3a図は信号のクランプが前記中断雑音パターンを
有するリセットパルスレベルａ′において行なわれるこ
とを示す。従って第２図のコンデンサC2の端子間のクラ
ンプ電圧はクランプ信号SP1におけるパルスの最終瞬時
における時間積分された雑音値に応じて変化する。雑音
によって生ずる変化するクランプ電圧は信号サンプリン
グを介してコンデンサC3の端子電圧に到達し、従って画
像信号SVに到達する。このサンプリングされた雑音は、
画像信号SVがディスプレイされる場合暗い情景において
許容できない雑音を生ぜしめる。第3a図に示した信号OT
における高い周波数の雑音に比べ、信号SVにおいて得ら
れるサンプリングされた低い周波数の雑音は所定の時間
目盛で図面に簡単な態様で示すことはできないので図示
を省略した。
上述した問題の解決策としては、第１図の共通電極CEを
除去し、かつ集積回路におけるリセットトランジスタT1
及び電極E3の制御のための２つの別個の電気接続を設け
ることである。共通電極構造及びサンプリングされた雑
音がディスプレイの際の許容できない雑音の原因である
という認識から得たこの解決策は、電極結線が一層多い
場合半導体本体上において占有される領域及び価格につ
き欠点を有する。
除去し、かつ集積回路におけるリセットトランジスタT1
及び電極E3の制御のための２つの別個の電気接続を設け
ることである。共通電極構造及びサンプリングされた雑
音がディスプレイの際の許容できない雑音の原因である
という認識から得たこの解決策は、電極結線が一層多い
場合半導体本体上において占有される領域及び価格につ
き欠点を有する。
第3b図につき以下に述べる本発明の制御方法は電子的解
決策として使用されるものである。第3b図において第3a
図につき既に述べた信号値及びレベルは同一参照記号で
示す。第２図にも示した第3b図のクロックパルス信号CP
は３つのクロックパルス信号レベルa,b及びｃを有す
る。電圧レベルａは信号クランプのための十分長い期間
の短い時間にわたり存在する。電圧レベルｂはクロック
パルス半周期の残りの持続時間中存在する。第3b図は、
一例として、電圧レベルｂが電圧レベルｃから少なくと
も6Vでありかつ電圧レベルａから少なくとも2Vである値
を有することができることを示す。これらの値は第１図
について述べた撮像装置に対して与えられたものであ
り、実際上、レベルａではリセットトランジスタT1が導
通しかつ電荷転送トランジスタ（E1,E2,E3）が非導通と
なり、次のレベルｂではこれら２個のトランジスタが非
導通となり、次のレベルｃでは電荷転送トランジスタ
（E1,E2,E3）が導通しかつリセットトランジスタT1が非
導通になる。この回路出力信号OTに対する第3b図の３レ
ベルクロックパルス信号CPでの制御の結果を第3b図の波
形図に示してある。信号OTにおけるリセットパルスレベ
ルａ′は導通状態リセットトランジスタT1によって生ず
る雑音を示し、一方、非導通状態トランジスタはレベル
ｂ′では雑音がなくなる。第3b図は、クランプ信号SP1
が無雑音レベルで作用するので第3b図によれば画像信号
SV中にサンプリングされた雑音が生じないことを示す。
第3b図のクロックパルス信号CPにおいてレベルｂを選定
することにより、回路出力信号OTにおいて生ずる対応レ
ベルｂ′の持続時間の一部に当り第２図のクランプ回路
（S3,C2）が作動する。その結果、第3b図によって得ら
れる画像信号SV中にはサンプリングされた雑音が生じな
くなり、その理由は、第3a図の信号OTに生ずる雑音パタ
ーンにおいて、リセットレベルａ′に近いこのパターン
の部分が第3b図の信号OTにおいて抑圧されるからであ
る。
決策として使用されるものである。第3b図において第3a
図につき既に述べた信号値及びレベルは同一参照記号で
示す。第２図にも示した第3b図のクロックパルス信号CP
は３つのクロックパルス信号レベルa,b及びｃを有す
る。電圧レベルａは信号クランプのための十分長い期間
の短い時間にわたり存在する。電圧レベルｂはクロック
パルス半周期の残りの持続時間中存在する。第3b図は、
一例として、電圧レベルｂが電圧レベルｃから少なくと
も6Vでありかつ電圧レベルａから少なくとも2Vである値
を有することができることを示す。これらの値は第１図
について述べた撮像装置に対して与えられたものであ
り、実際上、レベルａではリセットトランジスタT1が導
通しかつ電荷転送トランジスタ（E1,E2,E3）が非導通と
なり、次のレベルｂではこれら２個のトランジスタが非
導通となり、次のレベルｃでは電荷転送トランジスタ
（E1,E2,E3）が導通しかつリセットトランジスタT1が非
導通になる。この回路出力信号OTに対する第3b図の３レ
ベルクロックパルス信号CPでの制御の結果を第3b図の波
形図に示してある。信号OTにおけるリセットパルスレベ
ルａ′は導通状態リセットトランジスタT1によって生ず
る雑音を示し、一方、非導通状態トランジスタはレベル
ｂ′では雑音がなくなる。第3b図は、クランプ信号SP1
が無雑音レベルで作用するので第3b図によれば画像信号
SV中にサンプリングされた雑音が生じないことを示す。
第3b図のクロックパルス信号CPにおいてレベルｂを選定
することにより、回路出力信号OTにおいて生ずる対応レ
ベルｂ′の持続時間の一部に当り第２図のクランプ回路
（S3,C2）が作動する。その結果、第3b図によって得ら
れる画像信号SV中にはサンプリングされた雑音が生じな
くなり、その理由は、第3a図の信号OTに生ずる雑音パタ
ーンにおいて、リセットレベルａ′に近いこのパターン
の部分が第3b図の信号OTにおいて抑圧されるからであ
る。
念のため、スイッチS1が閉成されかつスイッチS2,S3及
びS4が閉成された第２図の回路は、信号OTにおけるレベ
ルａ′での継続時間の短いリセットが第3b図に従って行
なわれる持続時間に関連することに注意する必要があ
る。
びS4が閉成された第２図の回路は、信号OTにおけるレベ
ルａ′での継続時間の短いリセットが第3b図に従って行
なわれる持続時間に関連することに注意する必要があ
る。
上記撮像装置は先に一例として述べたものである。一般
に、第3b図によるクロックパルス信号CPの構造は、雑音
を伴うリセットレベル及び信号レベル間に無雑音レベル
を有することが所望される場合、集積回路が少なくとも
２個の互に反対に切換可能なトランジスタに対する共通
スイッチング電極と共に形成されるすべての場合におい
て使用できる。別個のスイッチング電極を使用すると、
集積回路上での電極領域が遥に小さくなりかつ回路に対
する電極接続の数が一層少なくなるという利点がある。
に、第3b図によるクロックパルス信号CPの構造は、雑音
を伴うリセットレベル及び信号レベル間に無雑音レベル
を有することが所望される場合、集積回路が少なくとも
２個の互に反対に切換可能なトランジスタに対する共通
スイッチング電極と共に形成されるすべての場合におい
て使用できる。別個のスイッチング電極を使用すると、
集積回路上での電極領域が遥に小さくなりかつ回路に対
する電極接続の数が一層少なくなるという利点がある。
３つの一定レベルa,b及びｃは第3b図のクロックパルス
信号CPにおいて設定される一方、各レベルは、トランジ
スタT1及びトランジスタ（E1,E2,E3）の前記導通状態及
び非導通状態が確実に得られる程度に小さいレベル変化
を有することができる。
信号CPにおいて設定される一方、各レベルは、トランジ
スタT1及びトランジスタ（E1,E2,E3）の前記導通状態及
び非導通状態が確実に得られる程度に小さいレベル変化
を有することができる。
第１図は本発明の方法を適用できる集積回路の要部断面
図、 第２図は本発明制御装置の回路図、 第3a図は従来の制御方法の説明図、第3b図は本発明によ
る制御方法の説明図である。 E1,E2,E3……電極、SL……電気絶縁層 CE……共通電極、OT……出力端子 CP……クロックパルス信号 QV……情報電荷、Ａ……信号増幅器 SP1,SP2……スイッチング信号 Ｇ……信号発生器
図、 第２図は本発明制御装置の回路図、 第3a図は従来の制御方法の説明図、第3b図は本発明によ
る制御方法の説明図である。 E1,E2,E3……電極、SL……電気絶縁層 CE……共通電極、OT……出力端子 CP……クロックパルス信号 QV……情報電荷、Ａ……信号増幅器 SP1,SP2……スイッチング信号 Ｇ……信号発生器
Claims (2)
- 【請求項１】少なくとも２個の互いに反対に切換可能な
スイッチングトランジスタ（T1;E1,E2,E3）に対する共
通スイッチング電極（CE）と共に形成された集積回路
（第１図）用の制御方法であって、前記トランジスタが
それぞれ集積回路において情報電荷を転送するように動
作するか又はリセット動作を行い、前記トランジスタの
接続を、共通スイッチング電極（CE）に生ずるクロック
パルス信号（CP）のトランジスタ制御のもとに情報電荷
を検出しかつリセットするためコンデンサ（C1）に結合
する集積回路用制御方法において、クロックパルス信号
（CP）が少なくとも３つの信号レベル（a,b,c）を有
し、第１クロックパルス信号レベル（ａ）においてリセ
ットトランジスタ（T1）が導通状態となりかつ電荷転送
トランジスタ（E1,E2,E3）が非導通状態となり、後続す
る第２クロックパルス信号レベル（ｂ）において両トラ
ンジスタが非導通状態となり、後続する第３クロックパ
ルス信号レベル（ｃ）において電荷転送トランジスタ
（E1,E2,E3）が導通状態となりかつリセットトランジス
タ（T1）非導通状態となるようにすることを特徴とする
集積回路用制御方法。 - 【請求項２】集積回路（第１図）及び信号発生器（Ｇ）
を具えている制御方法の使用に適した装置であって、該
集積回路は少なくとも２個の互いに反対に切換可能なス
イッチングトランジスタ（T1;E1,E2,E3）に対する共通
スイッチング電極（CE）と共に形成されており、前記ト
ランジスタがそれぞれ集積回路において情報電荷を転送
するように動作するか又はリセット動作を行い、前記ス
イッチングトランジスタの接続を、共通スイッチング電
極（CE）に生ずるクロックパルス信号（CP）のトランジ
スタ制御のもとに情報電荷を検出しかつリセットするた
めコンデンサ（C1）に結合されており、クロックパルス
信号（CP）が少なくとも３つの信号レベル（a,b,c）を
有し、第１クロックパルス信号レベル（ａ）においてリ
セットトランジスタ（T1）が導通状態となりかつ電荷転
送トランジスタ（E1,E2,E3）が非導通状態となり、後続
する第２クロックパルス信号レベル（ｂ）において両ト
ランジスタ非導通状態となり、後続する第３クロックパ
ルス信号レベル（ｃ）において電荷転送トランジスタ
（E1,E2,E3）が導通状態となりかつリセットトランジス
タ（T1）が非導通状態となるようにする制御装置におい
て、少なくとも３つのクロックパルス信号レベル（a,b,
c）を有するクロックパルス信号（CP）を供給する信号
発生器（Ｇ）を集積回路の共通スイッチング電極（CE）
に結合する構成としたことを特徴とする集積回路用制御
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8502860 | 1985-10-21 | ||
| NL8502860A NL8502860A (nl) | 1985-10-21 | 1985-10-21 | Besturingswerkwijze voor een geintegreerd circuit uitgevoerd met een gemeenschappelijke schakelelektrode voor ten minste twee tegengesteld schakelbare transistoren, en daartoe geschikte inrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6295800A JPS6295800A (ja) | 1987-05-02 |
| JPH079760B2 true JPH079760B2 (ja) | 1995-02-01 |
Family
ID=19846738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61248520A Expired - Lifetime JPH079760B2 (ja) | 1985-10-21 | 1986-10-21 | 集積回路用制御方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4716317A (ja) |
| EP (1) | EP0222434B1 (ja) |
| JP (1) | JPH079760B2 (ja) |
| DE (1) | DE3676443D1 (ja) |
| NL (1) | NL8502860A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6358968A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | 電荷結合素子 |
| JP2559510B2 (ja) * | 1989-04-06 | 1996-12-04 | オリンパス光学工業株式会社 | 電子内視鏡装置 |
| NL8901019A (nl) * | 1989-04-24 | 1990-11-16 | Philips Nv | Sensorschakeling voor gecorreleerde dubbele signaalbemonstering. |
| US5086344A (en) * | 1990-05-11 | 1992-02-04 | Eastman Kodak Company | Digital correlated double sampling circuit for sampling the output of an image sensor |
| US5237422A (en) * | 1991-08-14 | 1993-08-17 | Eastman Kodak Company | High speed clock driving circuitry for interline transfer ccd imagers |
| US5475427A (en) * | 1994-05-25 | 1995-12-12 | Eastman Kodak Company | Video signal noise suppression circuit |
| US5946033A (en) * | 1996-05-28 | 1999-08-31 | Gatan, Inc. | Method and apparatus for multiple read-out speeds for a CTD |
| US5838372A (en) * | 1996-09-03 | 1998-11-17 | Ohmeda Inc. | Phase clock drive circuit and method for reduction of readout noise in CCDs |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2721812C2 (de) * | 1977-05-13 | 1986-09-18 | Siemens AG, 1000 Berlin und 8000 München | Auswerteschaltung für eine Ladungsverschiebeanordnung |
| JPS58156272A (ja) * | 1982-03-12 | 1983-09-17 | Sony Corp | スミア補正回路 |
| US4549215A (en) * | 1983-04-07 | 1985-10-22 | Rca Corporation | Low noise black level reference for CCD imagers |
| US4551759A (en) * | 1983-04-13 | 1985-11-05 | The United States Of America As Represented By The Secretary Of The Navy | Sample video amplifier |
| US4556851A (en) * | 1983-08-22 | 1985-12-03 | Rca Corporation | Reduction of noise in signal from charge transfer devices |
-
1985
- 1985-10-21 NL NL8502860A patent/NL8502860A/nl not_active Application Discontinuation
-
1986
- 1986-09-22 US US06/910,104 patent/US4716317A/en not_active Expired - Fee Related
- 1986-10-17 DE DE8686201802T patent/DE3676443D1/de not_active Expired - Lifetime
- 1986-10-17 EP EP86201802A patent/EP0222434B1/en not_active Expired
- 1986-10-21 JP JP61248520A patent/JPH079760B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3676443D1 (de) | 1991-02-07 |
| US4716317A (en) | 1987-12-29 |
| EP0222434B1 (en) | 1991-01-02 |
| EP0222434A1 (en) | 1987-05-20 |
| JPS6295800A (ja) | 1987-05-02 |
| NL8502860A (nl) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485380A (en) | Liquid crystal matrix display device | |
| GB2134300A (en) | Drive method for active matrix display device | |
| US4212034A (en) | Solid-state image pickup device | |
| EP0293156A2 (en) | Scan circuit | |
| KR970009228A (ko) | 고상 화상 픽업 장치 및 그 구동 방법 | |
| US4079422A (en) | Charge injection device readout | |
| JPS60232788A (ja) | 固体撮像装置 | |
| JPH079760B2 (ja) | 集積回路用制御方法及び装置 | |
| EP0395142A1 (en) | Sensor circuit for correlated double signal sampling | |
| US4954703A (en) | Color line sensor apparatus | |
| US5856666A (en) | Multiplexer circuit | |
| JPH03277065A (ja) | 薄膜トランジスタ型光センサの駆動方法及び駆動装置 | |
| JPS5946424B2 (ja) | 電荷転送素子 | |
| US4241264A (en) | Sampled data filtering and multiplexing apparatus | |
| JP2669462B2 (ja) | 光電変換装置 | |
| JP2533876B2 (ja) | 光電変換装置 | |
| US6590196B2 (en) | Matrix photosensor in which each pixel includes only two transistors | |
| JP3313885B2 (ja) | 信号処理装置 | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 | |
| US20040227833A1 (en) | Image sensor, driving method and camera | |
| JP2589297B2 (ja) | 撮像装置 | |
| JPS622509B2 (ja) | ||
| JP2538031B2 (ja) | 半導体装置の駆動方法 | |
| JP2749051B2 (ja) | イメージ・センサ・アレイの水平スキャナ | |
| JPH05110951A (ja) | 光電変換装置 |