Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0797640B2 - Thin film transistor - Google Patents
[go: Go Back, main page]

JPH0797640B2 - Thin film transistor - Google Patents

Thin film transistor

Info

Publication number
JPH0797640B2
JPH0797640B2 JP61236478A JP23647886A JPH0797640B2 JP H0797640 B2 JPH0797640 B2 JP H0797640B2 JP 61236478 A JP61236478 A JP 61236478A JP 23647886 A JP23647886 A JP 23647886A JP H0797640 B2 JPH0797640 B2 JP H0797640B2
Authority
JP
Japan
Prior art keywords
thin film
gate insulating
insulating film
film transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61236478A
Other languages
Japanese (ja)
Other versions
JPS6390857A (en
Inventor
幸治 野村
正治 寺内
久仁 小川
惇 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61236478A priority Critical patent/JPH0797640B2/en
Publication of JPS6390857A publication Critical patent/JPS6390857A/en
Publication of JPH0797640B2 publication Critical patent/JPH0797640B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、薄膜トランジスタに関し、特にゲート絶縁
膜と半導体層との界面に起因する薄膜トランジスタ特性
の不安定性が改良された薄膜トランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and more particularly to a thin film transistor in which instability of thin film transistor characteristics due to an interface between a gate insulating film and a semiconductor layer is improved.

従来の技術 薄膜トランジスタは、ソース・ドレイン電極間の半導体
の電気伝導度を半導体と接する絶縁体層を介して設けら
れた第3の電極(ゲート電極)に印加する電圧によって
制御するいわゆる電界効果型トランジスタとして知られ
ている。従来薄膜トランジスタは、大面積に渡ってスイ
ッチングアレーを形成し易い点、あるいは材料が安価な
ため低コストになり得るなどの点でイメージセンサある
いは液晶やEL表示装置等のスイッチングアレーを目的に
研究が続けられている。このような薄膜トランジスタに
おいて、最も重要な点は、素子特性の変動がなく長時間
にわたって安定に動作することである。
2. Description of the Related Art A thin film transistor is a so-called field effect transistor in which the electric conductivity of a semiconductor between a source electrode and a drain electrode is controlled by a voltage applied to a third electrode (gate electrode) provided via an insulating layer in contact with the semiconductor. Known as. Conventional thin film transistors continue to be researched for the purpose of switching arrays such as image sensors or liquid crystal or EL display devices in that it is easy to form a switching array over a large area, or because the cost is low because the material is inexpensive. Has been. The most important point of such a thin film transistor is that it operates stably over a long period of time without fluctuations in device characteristics.

薄膜トランジスタ特性の経時変化の原因としては、半導
体薄膜中あるいは半導体薄膜と絶縁体層との界面あるい
は絶縁体層中にあって電子を捕獲することのできる電荷
トラップによるものと考えられている。この内、絶縁体
層に存在する電荷トラップは他の電荷トラップに比べて
その数が多く、また、絶縁体層中の伝導度が低いため通
常長い緩和時間を必要とすることから、薄膜トランジス
タ特性の長期的な経時変化の主たる要因であると考えら
れている。絶縁体層内部に電荷トラップが多く存在した
り、絶縁体層のリーク電流が大きいと、半導体層と絶縁
体層との界面に形成されたチャンネル中を移動する電子
が絶縁体層中に引き込まれ、電荷トラップに捕獲されて
しまい、実効的なゲート電圧が変化してドレイン電圧が
変化してドレイン電流が変動したりする。以上の点から
安定なトランジスタ特性を有する素子を実現するには、
電荷トラップが少なくリーク電流の少ない薄膜を絶縁体
層として用いることが望ましい。
It is considered that the change in the characteristics of the thin film transistor with time is due to a charge trap capable of trapping electrons in the semiconductor thin film, the interface between the semiconductor thin film and the insulating layer, or the insulating layer. Among them, the number of charge traps existing in the insulator layer is larger than that of other charge traps, and since the conductivity in the insulator layer is low, a long relaxation time is usually required. It is considered to be the main cause of long-term aging. If there are many charge traps inside the insulator layer or if the leakage current of the insulator layer is large, electrons moving in the channel formed at the interface between the semiconductor layer and the insulator layer are drawn into the insulator layer. , Trapped in charge traps, the effective gate voltage changes, the drain voltage changes, and the drain current changes. From the above points, in order to realize an element having stable transistor characteristics,
It is desirable to use a thin film having a small number of charge traps and a small leak current as the insulator layer.

従来、上記薄膜トランジスタの絶縁体層としては、電子
ビーム蒸着法あるいはスパッタ法で形成したAl2O3,Ta2O
5,SiO2,Si3N4等の薄膜が用いられていた。
Conventionally, as the insulator layer of the above-mentioned thin film transistor, Al 2 O 3 , Ta 2 O formed by an electron beam evaporation method or a sputtering method is used.
Thin films such as 5 , SiO 2 , and Si 3 N 4 were used.

発明が解決しようとする問題点 Al2O3やTa2O5あるいはそれらの複合絶縁膜は、高い比誘
電率を有するが、一般に他の材料との密着性が悪く製造
工程の途中で物理的にはがれやすく、歩留りが悪いとい
う欠点があった。また、これらの理由から界面で多くの
電荷トラップが発生し、経時変化が大きいという問題が
あった。また、SiO2やSi3N4等のシリコンを主成分とす
る絶縁膜は、一般に比誘電率が小さく薄膜トランジスタ
の相互コンダクタンスを大きくできないという欠点があ
った。
Problems to be Solved by the Invention Al 2 O 3 and Ta 2 O 5 or composite insulating films thereof have a high relative dielectric constant, but generally have poor adhesion to other materials and are physically damaged during the manufacturing process. It had the drawback that it was easy to peel off and the yield was poor. Further, for these reasons, there is a problem that many charge traps are generated at the interface and the change over time is large. Further, an insulating film containing silicon as a main component such as SiO 2 or Si 3 N 4 has a defect that the relative dielectric constant is generally small and the mutual conductance of the thin film transistor cannot be increased.

また、電子ビーム蒸着法により得られる絶縁膜は、高真
空中で蒸着物質が高温に加熱されるため、蒸着時に熱解
離が起こり組成比が化学量論的組成からずれていること
が多く、とくに酸化物の場合には、酸素欠陥ができて、
それが電荷トラップとなるばかりでなくリーク電流が増
加する原因となる。以上のような理由から、従来の薄膜
トランジスタでは経時変化が大きく、相互コンダクタン
スが小さく、再現性に乏しいものしか得られなかった。
In addition, in an insulating film obtained by an electron beam evaporation method, a vapor deposition substance is heated to a high temperature in a high vacuum, so thermal dissociation occurs during vapor deposition, and a composition ratio often deviates from a stoichiometric composition. In the case of oxides, oxygen defects are created,
It not only becomes a charge trap but also causes an increase in leak current. For the above reasons, the conventional thin film transistor has a large change with time, a small mutual conductance, and a poor reproducibility.

そこで、本発明は、以上のような問題点を解決して、長
期にわたり安定した特性を有し、再現性よく製造できる
薄膜トランジスタを提供することを目的としている。
Therefore, an object of the present invention is to solve the above problems and to provide a thin film transistor which has stable characteristics for a long period of time and can be manufactured with good reproducibility.

問題点を解決するための手段 本発明は前記の目的を達成するため、薄膜トランジスタ
において、ゲート絶縁膜が少なくともアルミニウムとタ
ンタルを主成分とする複合酸化物スパッタ薄膜からなる
第1のゲート絶縁膜と前記第1のゲート絶縁膜と前記半
導体層との間にあって、少なくともシリコンを主成分と
する絶縁物スパッタ薄膜からなる第2のゲート絶縁膜と
の多層膜からなることを特徴としている。
Means for Solving the Problems To achieve the above object, the present invention provides a thin film transistor, wherein the gate insulating film comprises a first gate insulating film formed of a complex oxide sputtered thin film containing at least aluminum and tantalum as main components. It is characterized in that it is formed between the first gate insulating film and the semiconductor layer, and is composed of a multilayer film including at least a second gate insulating film formed of an insulating material sputtered thin film containing silicon as a main component.

作用 本発明によれば、半導体層に接するゲート絶縁膜として
スパッタにより形成されたシリコンを主成分とする絶縁
物薄膜が用いられており、これらの膜は化学量論的組成
からのずれが少なく、したがって欠陥による電荷トラッ
プが少なく、また半導体薄膜及び第1のゲート絶縁膜で
あるアルミニウムとタンタルを主成分とする複合酸化物
スパッタ薄膜の両側に接する薄膜に対して密着性にすぐ
れており界面近傍において欠陥が生成されにくいので、
半導体チャネル中を流れる電子がトラップされにくくな
る。また、多層構造のためピンホール等の欠陥の成長が
途中の界面で断ち切られるためリーク電流が非常に小さ
くなる。また、アルミニウムとタンタルを主成物とする
複合酸化物スパッタ薄膜の比誘電率が大きいため全体と
して容量が大きくなり、相互コンダクタンスの大きい薄
膜トランジスタとなる。
Effect According to the present invention, an insulating thin film containing silicon as a main component formed by sputtering is used as the gate insulating film in contact with the semiconductor layer, and these films have little deviation from the stoichiometric composition, Therefore, there are few charge traps due to defects, and the semiconductor thin film and the first gate insulating film, which is a composite oxide sputtered thin film mainly composed of aluminum and tantalum, have excellent adhesiveness to thin films in contact with both sides, and near the interface. Since defects are less likely to be generated,
The electrons flowing in the semiconductor channel are less likely to be trapped. Further, since the growth of defects such as pinholes is cut off at the interface in the middle because of the multi-layer structure, the leak current becomes very small. Further, since the complex oxide sputtered thin film containing aluminum and tantalum as a main component has a large relative permittivity, the capacitance is increased as a whole, and the thin film transistor has a large mutual conductance.

以上に述べた作用により本発明の薄膜トランジスタは、
ゲート絶縁膜の構成が、半導体層との界面で電荷トラッ
プが少なく、全体として高い比誘電率を有し、リーク電
流を少なくしているので、経時変化の小さいものとな
る。
The thin film transistor of the present invention by the operation described above,
Since the structure of the gate insulating film has few charge traps at the interface with the semiconductor layer, has a high relative permittivity as a whole, and has a small leak current, the change over time is small.

実 施 例 以下、本発明の実施例を添付図面にもとづいて説明す
る。
EXAMPLES Examples of the present invention will be described below with reference to the accompanying drawings.

第1図は本発明の薄膜トランジスタの一実施例を示す断
面図である。
FIG. 1 is a sectional view showing an embodiment of the thin film transistor of the present invention.

ガラス等の絶縁性基板1上に100nm程度の膜厚を有するA
lからなるゲート電極2、さらにそのゲート電極2を含
む絶縁性基板1上に300nm程度の膜厚を有し、高周波マ
グネトロンスパッタ法により形成されたAlとTaとの複合
酸化膜からなる第1のゲート絶縁膜3、さらにその上に
30nm程度の膜厚を有し、同様に高周波マグネトロンスパ
ッタ法により形成されたSiO2からなる第2のゲート絶縁
膜4、この上に50nm程度の膜厚を有するCdSeからなる半
導体層5、さらにその上に、数〜数十ミクロンの所定の
間隔を隔てて100nm程度の膜厚を有するAlからなるソー
ス電極6及びドレイン電極7から構成されている。
A having a film thickness of about 100 nm on an insulating substrate 1 such as glass
a first gate electrode 2 made of l and having a film thickness of about 300 nm on the insulating substrate 1 including the gate electrode 2 and made of a composite oxide film of Al and Ta formed by a high frequency magnetron sputtering method. Gate insulating film 3 and further on it
The second gate insulating film 4 made of SiO 2 and having a film thickness of about 30 nm and similarly formed by the high frequency magnetron sputtering method, and the semiconductor layer 5 made of CdSe having a film thickness of about 50 nm on the second gate insulating film 4. It is composed of a source electrode 6 and a drain electrode 7 which are made of Al and have a film thickness of about 100 nm with a predetermined interval of several to several tens of microns.

本発明の薄膜トランジスタの効果を調べるため第1図の
第1のゲート絶縁膜3と第2のゲート絶縁膜4の厚さを
第1表に示す3通りとして、薄膜トランジスタ(I),
(II),(III)を試作した。ここで(I)は上記で示
した本発明の薄膜トランジスタである。それぞれのサン
プルのチャネル長は10μm,チャネル幅は50μmとした。
In order to investigate the effect of the thin film transistor of the present invention, the thicknesses of the first gate insulating film 3 and the second gate insulating film 4 in FIG.
(II) and (III) were prototyped. Here, (I) is the thin film transistor of the present invention shown above. The channel length of each sample was 10 μm, and the channel width was 50 μm.

第2図はゲート電圧を変化させた時のドレイン電流を示
している。図から明らかなように本発明の薄膜トランジ
スタ(I)は、第2のゲート絶縁膜であるSiO2が十分に
薄いので(II)の薄膜トランジスタとほぼ同等の電気特
性が得られ、比誘電率の大きい(ε〜15)AlとTaとの
複合酸化物スパッタ薄膜の特長が損われないことを示し
ている。一方(III)の薄膜トランジスタでは、SiO2
比誘電率が低い(ε〜3.5)ため大きなドレイン電流
を得るためには、大きなゲート電圧を必要とすることが
わかる。
FIG. 2 shows the drain current when the gate voltage is changed. As is clear from the figure, the thin film transistor (I) of the present invention has substantially the same electrical characteristics as the thin film transistor (II) because the second gate insulating film SiO 2 is sufficiently thin, and has a large relative dielectric constant. It shows that the features of the complex oxide sputtered thin film of (ε r -15) Al and Ta are not impaired. On the other hand, in the thin film transistor of (III), it is found that a large gate voltage is required to obtain a large drain current because the relative permittivity of SiO 2 is low (ε r to 3.5).

第3図は、第1図でソース電極6とドレイン電極7を共
通電極として、これとゲート電極2との間に電圧を印加
した時のリーク電流を示している。本発明の薄膜トラン
ジスタ(I)では(II)または(III)の薄膜トランジ
スタに比べて十分にリーク電流が小さいことがわかる。
これは多層構造のため、スパッタ時に発生したピンホー
ル等の欠陥が第1のゲート絶縁膜と第2のゲート絶縁膜
との界面で断ち切られる確率が高くなるためと考えられ
る。リーク電流が少ないと絶縁膜中の電荷トラップに注
入される電子の個数も少なくなるため、薄膜トランジス
タ特性の経時変化を小さくすることができる。
FIG. 3 shows the leak current when the source electrode 6 and the drain electrode 7 are used as common electrodes in FIG. 1 and a voltage is applied between them and the gate electrode 2. It can be seen that the thin film transistor (I) of the present invention has a sufficiently smaller leak current than the thin film transistor (II) or (III).
It is considered that this is because the multilayer structure has a high probability that defects such as pinholes generated during sputtering are cut off at the interface between the first gate insulating film and the second gate insulating film. When the leak current is small, the number of electrons injected into the charge traps in the insulating film also decreases, so that the change over time in thin film transistor characteristics can be reduced.

第4図は(I),(II),(III)の薄膜トランジスタ
についてドレイン電流の経時変化を示したものである。
本発明の薄膜トランジスタ(I)では、経時変化が非常
に少ない。これは、半導体層とゲート絶縁膜との界面近
傍において、非常に密着性がよいため欠陥の発生が少な
く経時変化の主たる原因である電荷トラップの数が非常
に少ないことを意味している。また前述したようにリー
ク電流が少ないため電荷トラップに注入される電子の数
自体が少なくなるためと考えられる。
FIG. 4 shows changes over time in the drain current for the thin film transistors (I), (II) and (III).
The thin film transistor (I) of the present invention has very little change over time. This means that in the vicinity of the interface between the semiconductor layer and the gate insulating film, the adhesiveness is very good, so that the occurrence of defects is small and the number of charge traps, which is the main cause of the change over time, is very small. Further, it is considered that the number of electrons injected into the charge trap itself is small because the leak current is small as described above.

第1図の第2のゲート絶縁膜として抵抗加熱法や電子ビ
ーム法により作製されたSiO2では上記のような特性が得
られずスパッタ薄膜とすることで電荷トラップが少なく
なることがわかる。
It can be seen that SiO 2 produced by the resistance heating method or the electron beam method as the second gate insulating film in FIG. 1 does not provide the above characteristics, and the use of a sputtered thin film reduces charge trapping.

第2のゲート絶縁膜の厚さは比誘電率が小さいため、大
きな相互コンダクタンスを得るためには、50nm以下であ
ることが望ましい。
Since the thickness of the second gate insulating film has a small relative dielectric constant, it is preferably 50 nm or less in order to obtain a large transconductance.

また第2のゲート絶縁膜としてSiO2としたときの効果は
前述した通りであるが、Si3N4としたときにも同等の特
性が得られた。
Further, the effect when SiO 2 is used as the second gate insulating film is as described above, but when Si 3 N 4 is used, similar characteristics are obtained.

実施例では半導体層としてCdSeを用いた場合について述
べたがCdS,CdTeあるいはそれらの固溶体の場合にも本発
明の効果が大であることがわかった。
In the examples, the case where CdSe is used as the semiconductor layer has been described, but it has been found that the effect of the present invention is great also in the case of CdS, CdTe or a solid solution thereof.

発明の効果 以上の説明から明らかなように、本発明の薄膜トランジ
スタでは、ゲート絶縁膜と半導体層との界面において電
荷トラップが少なく、またリーク電流が少ないことから
電荷トラップへの電子の注入そのものがおこりにくいた
め、薄膜トランジスタの電気特性や安定性を大きく改善
することができ、各種表示装置の駆動等に広く利用でき
るものである。
EFFECTS OF THE INVENTION As is clear from the above description, in the thin film transistor of the present invention, there are few charge traps at the interface between the gate insulating film and the semiconductor layer, and since the leak current is small, injection of electrons into the charge traps itself occurs. Since it is difficult, the electrical characteristics and stability of the thin film transistor can be greatly improved, and it can be widely used for driving various display devices.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の薄膜トランジスタの一実施例を示す断
面図、第2図は薄膜トランジスタの電気特性を示す図、
第3図はゲート絶縁膜のリーク電流を示す図、第4図は
薄膜トランジスタ特性の経時変化を示す図である。 1……絶縁性基板、2……ゲート電極、3……第1のゲ
ート絶縁膜(AlとTaとの複合酸化物スパッタ薄膜)、4
……第2のゲート絶縁膜(Siの絶縁物スパッタ薄膜)、
5……半導体層、6……ソース電極、7……ドレイン電
極。
FIG. 1 is a sectional view showing an embodiment of the thin film transistor of the present invention, FIG. 2 is a view showing electric characteristics of the thin film transistor,
FIG. 3 is a diagram showing a leak current of a gate insulating film, and FIG. 4 is a diagram showing a change with time in thin film transistor characteristics. 1 ... Insulating substrate, 2 ... Gate electrode, 3 ... First gate insulating film (composite oxide sputtered thin film of Al and Ta), 4
...... Second gate insulating film (Si insulator sputtered thin film),
5 ... Semiconductor layer, 6 ... Source electrode, 7 ... Drain electrode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 惇 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭59−182572(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsushi Abe 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP 59-182572 (JP, A)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上に少なくともドレイン電極,
ゲート電極,ソース電極,半導体層およびゲート絶縁膜
で構成され、前記ゲート絶縁膜が少なくともアルミニウ
ムとタンタルを主成分とする複合酸化物スパッタ薄膜か
らなる第1のゲート絶縁膜と前記第1のゲート絶縁膜と
前記第1のゲート絶縁膜と前記半導体層との間にあっ
て、少なくともシリコンを主成分とする絶縁物スパッタ
薄膜からなる第2のゲート絶縁膜との多層膜からなるこ
とを特徴とする薄膜トランジスタ。
1. An at least drain electrode on an insulating substrate,
A first gate insulating film composed of a gate electrode, a source electrode, a semiconductor layer and a gate insulating film, wherein the gate insulating film is a composite oxide sputtered thin film containing at least aluminum and tantalum as main components, and the first gate insulating film. A thin film transistor, comprising: a film, the first gate insulating film, and the semiconductor layer, and a multi-layered film including at least a second gate insulating film formed of an insulator sputtered thin film containing silicon as a main component.
【請求項2】第2のゲート絶縁膜の厚さが50nm以下であ
ることを特徴とする特許請求の範囲第1項記載の薄膜ト
ランジスタ。
2. The thin film transistor according to claim 1, wherein the thickness of the second gate insulating film is 50 nm or less.
【請求項3】第2のゲート絶縁膜が酸化シリコンで構成
されていることを特徴とする特許請求の範囲第1項記載
の薄膜トランジスタ。
3. The thin film transistor according to claim 1, wherein the second gate insulating film is made of silicon oxide.
【請求項4】第2のゲート絶縁膜がチッ化シリコンで構
成されていることを特徴とする特許請求の範囲第1項記
載の薄膜トランジスタ。
4. The thin film transistor according to claim 1, wherein the second gate insulating film is made of silicon nitride.
【請求項5】半導体層が、CdS,CdSe,CdTe及びそれらの
固溶体である事を特徴とする特許請求の範囲第1項記載
の薄膜トランジスタ。
5. The thin film transistor according to claim 1, wherein the semiconductor layer is CdS, CdSe, CdTe and a solid solution thereof.
JP61236478A 1986-10-03 1986-10-03 Thin film transistor Expired - Lifetime JPH0797640B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61236478A JPH0797640B2 (en) 1986-10-03 1986-10-03 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61236478A JPH0797640B2 (en) 1986-10-03 1986-10-03 Thin film transistor

Publications (2)

Publication Number Publication Date
JPS6390857A JPS6390857A (en) 1988-04-21
JPH0797640B2 true JPH0797640B2 (en) 1995-10-18

Family

ID=17001330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61236478A Expired - Lifetime JPH0797640B2 (en) 1986-10-03 1986-10-03 Thin film transistor

Country Status (1)

Country Link
JP (1) JPH0797640B2 (en)

Also Published As

Publication number Publication date
JPS6390857A (en) 1988-04-21

Similar Documents

Publication Publication Date Title
US4469568A (en) Method for making thin-film transistors
JPH06101563B2 (en) Thin film field effect transistor and manufacturing method thereof
JP3054862B2 (en) Gate insulating film including diamond-like carbon film, thin film transistor using the same, method of forming gate insulating film, and manufacturing method thereof
JPH03217059A (en) thin film transistor
Lloyd et al. AMORPHOUS SILICON/LANGMUIR–BLODGETT FILM FIELD EFFECT TRANSISTOR
JPH084144B2 (en) Thin film transistor
JPH0797640B2 (en) Thin film transistor
JPS6146068B2 (en)
JPH0797641B2 (en) Thin film transistor
JP2751164B2 (en) Method for manufacturing thin film transistor
JPH01137674A (en) Thin film transistor
JPS63129669A (en) Thin film transistor and manufacture thereof
JPH0367350B2 (en)
JPS63280457A (en) Thin film transistor
JPH0828512B2 (en) Thin film transistor
JPS60132368A (en) Thin film transistor
JPS58219768A (en) Semiconductor device and manufacture thereof
KR910008116B1 (en) Thin film transistor and its manufacturing method
JPS6281060A (en) Thin film transistor
JPH0234926A (en) Manufacture of complex film and manufacture of film transistor
JPH0348670B2 (en)
JPH0454992B2 (en)
JPS5874079A (en) Thin film transistor
JPH10223943A (en) Thin-film two-terminal element, method for manufacturing the same, and liquid crystal display
JP2594384B2 (en) Metal oxide thin film, method of manufacturing the same, and electronic device using the metal oxide thin film

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term