JPH0797641B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0797641B2 JPH0797641B2 JP61282512A JP28251286A JPH0797641B2 JP H0797641 B2 JPH0797641 B2 JP H0797641B2 JP 61282512 A JP61282512 A JP 61282512A JP 28251286 A JP28251286 A JP 28251286A JP H0797641 B2 JPH0797641 B2 JP H0797641B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- film
- gate insulating
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、薄膜トランジスタ、特にゲート絶縁膜と半
導体膜との界面に起因する薄膜トランジスタ特性の不安
定性が改良された薄膜トランジスタに関する。
導体膜との界面に起因する薄膜トランジスタ特性の不安
定性が改良された薄膜トランジスタに関する。
従来の技術 薄膜トランジスタは、ソース・ドレイン電極間の半導体
の電気伝導度を、半導体と接する絶縁膜を介して設けら
れた第三の電極（ゲート電極）に印加する電圧によって
制御するいわゆる電界効果型トランジスタとして知られ
ている。従来薄膜トランジスタは、大面積に渡ってスイ
ッチングアレーを形成し易い点、あるいは材料が安価な
ため低コストになり得るなどの点で、イメージセンサあ
るいは液晶やEL表示装置等の駆動回路やスイッチングア
レーを目的に研究が続けられている。このような薄膜ト
ランジスタにおいて、最も重要な点は、素子特性の変動
がなく長時間にわたって安定に動作することである。
の電気伝導度を、半導体と接する絶縁膜を介して設けら
れた第三の電極（ゲート電極）に印加する電圧によって
制御するいわゆる電界効果型トランジスタとして知られ
ている。従来薄膜トランジスタは、大面積に渡ってスイ
ッチングアレーを形成し易い点、あるいは材料が安価な
ため低コストになり得るなどの点で、イメージセンサあ
るいは液晶やEL表示装置等の駆動回路やスイッチングア
レーを目的に研究が続けられている。このような薄膜ト
ランジスタにおいて、最も重要な点は、素子特性の変動
がなく長時間にわたって安定に動作することである。
薄膜トランジスタ特性の経時変化の原因としては、半導
体膜中あるいは半導体膜とゲート絶縁膜との界面あるい
はゲート絶縁膜中にあって電子を捕獲することのできる
電荷トラップによるものと考えられている。この内、ゲ
ート絶縁膜中に存在する電荷トラップは他の電荷トラッ
プに比べてその数が多く、また、絶縁膜中の伝導度が低
いため通常長い緩和時間を必要とすることから、薄膜ト
ランジスタ特性の長期的な経時変化の主たる原因である
と考えられている。絶縁膜中に電荷トラップが多く存在
したり、絶縁膜のリーク電流が大きいと、半導体膜と絶
縁膜との界面に形成されたチャネル中を移動する電子が
絶縁膜中に引き込まれ、電荷トラップに捕獲され、実効
的なゲート電圧が変化してドレイン電流が変動したりす
る。以上の点から安定なトランジスタ特性を有する素子
を実現するには、電荷トラップが少なくリーク電流の少
ない絶縁膜をゲート絶縁膜として用いることが望まし
い。
体膜中あるいは半導体膜とゲート絶縁膜との界面あるい
はゲート絶縁膜中にあって電子を捕獲することのできる
電荷トラップによるものと考えられている。この内、ゲ
ート絶縁膜中に存在する電荷トラップは他の電荷トラッ
プに比べてその数が多く、また、絶縁膜中の伝導度が低
いため通常長い緩和時間を必要とすることから、薄膜ト
ランジスタ特性の長期的な経時変化の主たる原因である
と考えられている。絶縁膜中に電荷トラップが多く存在
したり、絶縁膜のリーク電流が大きいと、半導体膜と絶
縁膜との界面に形成されたチャネル中を移動する電子が
絶縁膜中に引き込まれ、電荷トラップに捕獲され、実効
的なゲート電圧が変化してドレイン電流が変動したりす
る。以上の点から安定なトランジスタ特性を有する素子
を実現するには、電荷トラップが少なくリーク電流の少
ない絶縁膜をゲート絶縁膜として用いることが望まし
い。
従来、上記薄膜トランジスタのゲート絶縁膜としては、
電子ビーム蒸着法あるいはスパッタ法で形成した、Al2O
3、Ta2O5、SiO2、Si3N4等の薄膜が用いられていた。
電子ビーム蒸着法あるいはスパッタ法で形成した、Al2O
3、Ta2O5、SiO2、Si3N4等の薄膜が用いられていた。
発明が解決しようとする問題点 Al2O3やTa2O5あるいはそれらの複合絶縁膜は、高い比誘
電率を有するが、一般に他の材料との密着性が悪く製造
工程の途中で物理的にはがれやすく、歩留まりが悪いと
いう欠点があった。また、これらの理由から界面で多く
の電荷トラップが発生し、経時変化が大きいという問題
があった。また、SiO2やSi3N4等のシリコンを主成分と
する絶縁膜は、一般に比誘電率が小さく薄膜トランジス
タの相互コンダクタンスを大きくできないという欠点が
あった。また、電子ビーム蒸着法により得られる絶縁膜
は、高真空中で蒸着物質が高温に加熱されるため、蒸着
時に熱解離が起こり組成比が化学量論的組成からずれて
いることが多く、特に酸化物の場合には、酸素欠陥がで
きて、それが電荷トラップとなるばかりでなくリーク電
流が増加する原因となる。以上のような理由から、従来
の薄膜トランジスタでは経時変化が大きく、相互コンダ
クタンスが小さく、再現性に乏しいものしか得られなか
った。
電率を有するが、一般に他の材料との密着性が悪く製造
工程の途中で物理的にはがれやすく、歩留まりが悪いと
いう欠点があった。また、これらの理由から界面で多く
の電荷トラップが発生し、経時変化が大きいという問題
があった。また、SiO2やSi3N4等のシリコンを主成分と
する絶縁膜は、一般に比誘電率が小さく薄膜トランジス
タの相互コンダクタンスを大きくできないという欠点が
あった。また、電子ビーム蒸着法により得られる絶縁膜
は、高真空中で蒸着物質が高温に加熱されるため、蒸着
時に熱解離が起こり組成比が化学量論的組成からずれて
いることが多く、特に酸化物の場合には、酸素欠陥がで
きて、それが電荷トラップとなるばかりでなくリーク電
流が増加する原因となる。以上のような理由から、従来
の薄膜トランジスタでは経時変化が大きく、相互コンダ
クタンスが小さく、再現性に乏しいものしか得られなか
った。
そこで、本発明は、以上のような問題点を解決して、長
期にわたり安定した特性を有し、再現性よく製造できる
薄膜トランジスタを提供することを目的としている。
期にわたり安定した特性を有し、再現性よく製造できる
薄膜トランジスタを提供することを目的としている。
問題点を解決するための手段 薄膜トランジスタにおいて、ゲート絶縁膜を、少なくと
もアルミニウムとタンタルとを主成分とする複合絶縁物
スパッタ薄膜からなる第１のゲート絶縁膜と、前記第１
のゲート絶縁膜と半導体膜との間にあって、少なくとも
アルミニウムとシリコンとを主成分とする複合絶縁物ス
パッタ薄膜からなる第２のゲート絶縁膜との多層膜から
構成する。
もアルミニウムとタンタルとを主成分とする複合絶縁物
スパッタ薄膜からなる第１のゲート絶縁膜と、前記第１
のゲート絶縁膜と半導体膜との間にあって、少なくとも
アルミニウムとシリコンとを主成分とする複合絶縁物ス
パッタ薄膜からなる第２のゲート絶縁膜との多層膜から
構成する。
作用 本発明によれば、半導体膜に接するゲート絶縁膜として
スパッタ法により形成されたアルミニウムとシリコンと
を主成分とする絶縁物薄膜が用いられており、これらの
膜は化学量論的組成からのずれが少なく、したがって欠
陥による電荷トラップが少なく、また第１のゲート絶縁
膜であるアルミニウムとタンタルとを主成分とする複合
絶縁物スパッタ薄膜と一部組成が共通であるため、密着
性に優れており界面近傍において欠陥が生成されにくい
ので、半導体チャネル中を流れる電子がトラップされに
くくなる。また、第２のゲート絶縁膜であるアルミニウ
ムとタンタルとを主成分とする複合絶縁物スパッタ薄膜
は、半導体膜との密着性に優れている。また、多層構造
のためピンホール等の欠陥の成長が途中の界面で断ち切
られるためリーク電流が非常に小さくなる。また、アル
ミニウムとタンタルとを主成分とする複合絶縁物スパッ
タ薄膜と同様にアルミニウムとシリコンとを主成分とす
る複合絶縁物スパッタ薄膜も、比誘電率がシリコンのみ
を主成分とする絶縁膜よりも大きいため、全体として容
量が大きくなり、相互コンダクタンスの大きい薄膜トラ
ンジスタとなる。
スパッタ法により形成されたアルミニウムとシリコンと
を主成分とする絶縁物薄膜が用いられており、これらの
膜は化学量論的組成からのずれが少なく、したがって欠
陥による電荷トラップが少なく、また第１のゲート絶縁
膜であるアルミニウムとタンタルとを主成分とする複合
絶縁物スパッタ薄膜と一部組成が共通であるため、密着
性に優れており界面近傍において欠陥が生成されにくい
ので、半導体チャネル中を流れる電子がトラップされに
くくなる。また、第２のゲート絶縁膜であるアルミニウ
ムとタンタルとを主成分とする複合絶縁物スパッタ薄膜
は、半導体膜との密着性に優れている。また、多層構造
のためピンホール等の欠陥の成長が途中の界面で断ち切
られるためリーク電流が非常に小さくなる。また、アル
ミニウムとタンタルとを主成分とする複合絶縁物スパッ
タ薄膜と同様にアルミニウムとシリコンとを主成分とす
る複合絶縁物スパッタ薄膜も、比誘電率がシリコンのみ
を主成分とする絶縁膜よりも大きいため、全体として容
量が大きくなり、相互コンダクタンスの大きい薄膜トラ
ンジスタとなる。
以上に述べた作用により本発明の薄膜トランジスタはゲ
ート絶縁膜の構成が、半導体膜との界面で電荷トラップ
が少なく、全体として高い比誘電率を有し、リーク電流
を少なくしているので、経時変化の小さいものとなる。
ート絶縁膜の構成が、半導体膜との界面で電荷トラップ
が少なく、全体として高い比誘電率を有し、リーク電流
を少なくしているので、経時変化の小さいものとなる。
実施例 以下、本発明の実施例を添付図面にもとずいて説明す
る。
る。
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図である。
面図である。
ガラス等の絶縁性基板１上に100nm程度の膜厚を有するA
lからなるゲート電極２、さらにそのゲート電極２を含
む絶縁性基板１上に300nm程度の膜厚を有し、高周波マ
グネトロンスパッタ法により形成されたAlとTaとの複合
絶縁膜からなる第１のゲート絶縁膜３、さらにその上に
30nm程度の膜厚を有し、同様に高周波マグネトロンスパ
ッタ法により形成された、AlとSiとの複合絶縁膜からな
る第２のゲート絶縁膜４、この上に50nm程度の膜厚を有
し、抵抗加熱法により形成されたCdSeからなる半導体膜
５、さらにその上に、数〜数十ミクロンの所定の間隔を
隔てて100nm程度の膜厚を有するAlからなるソース電極
６及びドレイン電極７から構成されている。
lからなるゲート電極２、さらにそのゲート電極２を含
む絶縁性基板１上に300nm程度の膜厚を有し、高周波マ
グネトロンスパッタ法により形成されたAlとTaとの複合
絶縁膜からなる第１のゲート絶縁膜３、さらにその上に
30nm程度の膜厚を有し、同様に高周波マグネトロンスパ
ッタ法により形成された、AlとSiとの複合絶縁膜からな
る第２のゲート絶縁膜４、この上に50nm程度の膜厚を有
し、抵抗加熱法により形成されたCdSeからなる半導体膜
５、さらにその上に、数〜数十ミクロンの所定の間隔を
隔てて100nm程度の膜厚を有するAlからなるソース電極
６及びドレイン電極７から構成されている。
第２図は第２のゲート絶縁膜中のAl2O3とSiO2の分子比
率を変化させたときの比誘電率を示しており、本実施例
では比誘電率が５となる条件を選んだ。
率を変化させたときの比誘電率を示しており、本実施例
では比誘電率が５となる条件を選んだ。
本発明の薄膜トランジスタの効果を調べるため第１図の
第１のゲート絶縁膜３と第２のゲート絶縁膜４の厚さを
変えて、第１表に示すように薄膜トランジスタ（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）を試作した。また、薄膜トラン
ジスタ（Ｄ）は第２のゲート絶縁膜をSiO2とした。ここ
で（Ａ）は上記で示した本発明の薄膜トランジスタであ
る。それぞれのサンプルのチャネル長は10μｍ、チャネ
ル幅は50μｍとした。
第１のゲート絶縁膜３と第２のゲート絶縁膜４の厚さを
変えて、第１表に示すように薄膜トランジスタ（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）を試作した。また、薄膜トラン
ジスタ（Ｄ）は第２のゲート絶縁膜をSiO2とした。ここ
で（Ａ）は上記で示した本発明の薄膜トランジスタであ
る。それぞれのサンプルのチャネル長は10μｍ、チャネ
ル幅は50μｍとした。
第３図はゲート電圧を変化させたときのドレイン電流を
示している。図から明らかなように、本発明の薄膜トラ
ンジスタ（Ａ）は、第２のゲート絶縁膜であるAlとSiと
の複合絶縁膜の比誘電率が比較的大きいため、（Ｂ）の
薄膜トランジスタとほぼ同等の電気特性が得られ、比誘
電率の大きいAlとTaとの複合絶縁物スパッタ薄膜の特徴
が損なわれないことを示している。一方（Ｃ）や（Ｄ）
の薄膜トランジスタでは、AlとTaとの複合絶縁膜に比べ
AlとSiとの複合絶縁膜の比誘電率の方が小さいため、あ
るいはAlとSiとの複合絶縁膜に比べSiO2の比誘電率の方
が小さいために、大きなドレイン電流を得るためには、
大きなゲート電圧を必要とすることがわかる。
示している。図から明らかなように、本発明の薄膜トラ
ンジスタ（Ａ）は、第２のゲート絶縁膜であるAlとSiと
の複合絶縁膜の比誘電率が比較的大きいため、（Ｂ）の
薄膜トランジスタとほぼ同等の電気特性が得られ、比誘
電率の大きいAlとTaとの複合絶縁物スパッタ薄膜の特徴
が損なわれないことを示している。一方（Ｃ）や（Ｄ）
の薄膜トランジスタでは、AlとTaとの複合絶縁膜に比べ
AlとSiとの複合絶縁膜の比誘電率の方が小さいため、あ
るいはAlとSiとの複合絶縁膜に比べSiO2の比誘電率の方
が小さいために、大きなドレイン電流を得るためには、
大きなゲート電圧を必要とすることがわかる。
第４図は、第１図でソース電極６とドレイン電極７を共
通電極として、これとゲート電極２との間に電圧を印加
したときのリーク電流を示している。本発明の薄膜トラ
ンジスタ（Ａ）では（Ｂ）または（Ｃ）の薄膜トランジ
スタに比べて十分にリーク電流が小さいことがわかる。
これは多層構造のため、スパッタ時に発生したビンホー
ル等の欠陥が第１のゲート絶縁膜と第２のゲート絶縁膜
との界面で断ち切られる確率が高くなるためと考えられ
る。リーク電流が少ないと絶縁膜中の電荷トラップに注
入される電子の個数も少なくなるため、薄膜トランジス
タ特性の経時変化を小さくすることができる。また、
（Ｄ）の薄膜トランジスタよりもリーク電流が少ないこ
とから、SiO2の単独膜よりもAlとSiとの複合絶縁膜とし
た方がよりちみつな膜が形成されることがわかる。
通電極として、これとゲート電極２との間に電圧を印加
したときのリーク電流を示している。本発明の薄膜トラ
ンジスタ（Ａ）では（Ｂ）または（Ｃ）の薄膜トランジ
スタに比べて十分にリーク電流が小さいことがわかる。
これは多層構造のため、スパッタ時に発生したビンホー
ル等の欠陥が第１のゲート絶縁膜と第２のゲート絶縁膜
との界面で断ち切られる確率が高くなるためと考えられ
る。リーク電流が少ないと絶縁膜中の電荷トラップに注
入される電子の個数も少なくなるため、薄膜トランジス
タ特性の経時変化を小さくすることができる。また、
（Ｄ）の薄膜トランジスタよりもリーク電流が少ないこ
とから、SiO2の単独膜よりもAlとSiとの複合絶縁膜とし
た方がよりちみつな膜が形成されることがわかる。
第５図は、（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）の薄膜トラ
ンジスタについてドレイン電流の経時変化を示したもの
である。本発明の薄膜トランジスタ（Ａ）では、経時変
化が非常に少ない。これは、半導体膜とゲート絶縁膜と
の界面近傍において、非常に密着性がよいため欠陥の発
生が少なく経時変化の主たる原因である電荷トラップの
数が非常に少ないことを意味している。また、前述した
ようにリーク電流が少ないため電荷トラップに注入され
る電子の数自体が少なくなるためと考えられる。
ンジスタについてドレイン電流の経時変化を示したもの
である。本発明の薄膜トランジスタ（Ａ）では、経時変
化が非常に少ない。これは、半導体膜とゲート絶縁膜と
の界面近傍において、非常に密着性がよいため欠陥の発
生が少なく経時変化の主たる原因である電荷トラップの
数が非常に少ないことを意味している。また、前述した
ようにリーク電流が少ないため電荷トラップに注入され
る電子の数自体が少なくなるためと考えられる。
第１図のゲート絶縁膜としては、抵抗加熱法や電子ビー
ム法により作製された絶縁膜では上記のような特性は得
られず、スパッタ法により作製することで電荷トラップ
が少なくなることがわかる。
ム法により作製された絶縁膜では上記のような特性は得
られず、スパッタ法により作製することで電荷トラップ
が少なくなることがわかる。
第２のゲート絶縁膜がAlとSiとの他にチッ素を含有すれ
ば、チッ素は可動不純物イオンを捕獲する作用があり、
不純物イオンの移動による特性の不安定性を改善するこ
とができる。
ば、チッ素は可動不純物イオンを捕獲する作用があり、
不純物イオンの移動による特性の不安定性を改善するこ
とができる。
第２のゲート絶縁膜の厚さは、比誘電率が小さいため、
大きな相互コンダクタンスを得るためには、50nm以下で
あることが望ましい。また、10nm以下では安定した膜特
性が得られなかった。
大きな相互コンダクタンスを得るためには、50nm以下で
あることが望ましい。また、10nm以下では安定した膜特
性が得られなかった。
本実施例では、半導体膜としてCdSeを用いた場合につい
て述べたが、CdS、CdTeあるいはそれらの固溶体の場合
にも本発明の効果が大であることがわかった。
て述べたが、CdS、CdTeあるいはそれらの固溶体の場合
にも本発明の効果が大であることがわかった。
発明の効果 以上の説明から明らかなように、本発明の薄膜トランジ
スタでは、ゲート絶縁膜と半導体膜との界面において電
荷トラップが少なく、また、リーク電流が少ないことか
ら電荷トラップへの電子の注入そのものが起こりにくい
ため、薄膜トランジスタの電気特性や安定性を大きく改
善することができる。また、ゲート絶縁膜の比誘電率が
全体として大きくなるため、相互コンダクタンスが大き
く各種表示装置の駆動等に広く利用できるものである。
スタでは、ゲート絶縁膜と半導体膜との界面において電
荷トラップが少なく、また、リーク電流が少ないことか
ら電荷トラップへの電子の注入そのものが起こりにくい
ため、薄膜トランジスタの電気特性や安定性を大きく改
善することができる。また、ゲート絶縁膜の比誘電率が
全体として大きくなるため、相互コンダクタンスが大き
く各種表示装置の駆動等に広く利用できるものである。
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図、第２図はAlとSiとの複合絶縁膜の組成と比誘電率
との関係を示す図、第３図は薄膜トランジスタの電気特
性を示す図、第４図はゲート絶縁膜のリーク電流を示す
図、第５図は薄膜トランジスタ特性の経時変化を示す図
である。 １……絶縁性基板、２……ゲート電極、３……第１のゲ
ート絶縁膜、４……第２のゲート絶縁膜、５……半導体
膜、６……ソース電極、７……ドレイン電極。
面図、第２図はAlとSiとの複合絶縁膜の組成と比誘電率
との関係を示す図、第３図は薄膜トランジスタの電気特
性を示す図、第４図はゲート絶縁膜のリーク電流を示す
図、第５図は薄膜トランジスタ特性の経時変化を示す図
である。 １……絶縁性基板、２……ゲート電極、３……第１のゲ
ート絶縁膜、４……第２のゲート絶縁膜、５……半導体
膜、６……ソース電極、７……ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 洋一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小川 久仁 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 由上 登 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 隈部 健治 東京都目黒区下目黒２丁目３番８号 松下 電送株式会社内 (56)参考文献 特開 昭59−182572（ＪＰ，Ａ)
Claims (4)
- 【請求項１】絶縁性基板上に設けた少なくともドレイン
電極、ゲート電極、ソース電極、半導体膜及びゲート絶
縁膜で構成され、前記ゲート絶縁膜が、少なくともアル
ミニウムとタンタルとを主成分とする複合絶縁物スパッ
タ薄膜からなる第１のゲート絶縁膜と、前記第１のゲー
ト絶縁膜と前記半導体膜との間にあって、少なくともア
ルミニウムとシリコンとを主成分とする複合絶縁物スパ
ッタ薄膜からなる第２のゲート絶縁膜との多層膜からな
ることを特徴とする薄膜トランジスタ。 - 【請求項２】第２のゲート絶縁膜が少なくともアルミニ
ウムとシリコンとチッ素とを主成分とする複合絶縁物ス
パッタ薄膜からなることを特徴とする特許請求の範囲第
１項記載の薄膜トランジスタ。 - 【請求項３】第２のゲート絶縁膜の厚さが10nm以上50nm
以下であることを特徴とする特許請求の範囲第１項記載
の薄膜トランジスタ。 - 【請求項４】半導体膜が、CdS、CdSe、CdTe又はそれら
の固溶体であることを特徴とする特許請求の範囲第１項
記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61282512A JPH0797641B2 (ja) | 1986-11-27 | 1986-11-27 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61282512A JPH0797641B2 (ja) | 1986-11-27 | 1986-11-27 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63136570A JPS63136570A (ja) | 1988-06-08 |
| JPH0797641B2 true JPH0797641B2 (ja) | 1995-10-18 |
Family
ID=17653412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61282512A Expired - Fee Related JPH0797641B2 (ja) | 1986-11-27 | 1986-11-27 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797641B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
-
1986
- 1986-11-27 JP JP61282512A patent/JPH0797641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63136570A (ja) | 1988-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633284A (en) | Thin film transistor having an annealed gate oxide and method of making same | |
| US4469568A (en) | Method for making thin-film transistors | |
| EP0165027A2 (en) | Thin film field effect transistors utilizing a polypnictide semiconductor | |
| KR100192856B1 (ko) | Mim장치 제조방법 및 그 장치를 내장한 액정표시장치 | |
| JPH06101563B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH084144B2 (ja) | 薄膜トランジスタ | |
| JPH0797641B2 (ja) | 薄膜トランジスタ | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JP2751164B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0797640B2 (ja) | 薄膜トランジスタ | |
| Nakai et al. | On the tunneling current through thin aluminum-oxide films | |
| JPH01137674A (ja) | 薄膜トランジスタ | |
| JP2506961B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| Kołodziej et al. | Characteristics of hydrogenated amorphous silicon thin film transistors fabricated by dc magnetron sputtering | |
| JPS63129669A (ja) | 薄膜トランジスタ及びその製造方法 | |
| EP0408653A1 (en) | Gate dielectric for a thin film field effect transistor | |
| JPS60132368A (ja) | 薄膜トランジスタ | |
| JPS6281060A (ja) | 薄膜トランジスタ | |
| KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
| JPS58219768A (ja) | 半導体装置およびその製造方法 | |
| JPH0348670B2 (ja) | ||
| JPS58196050A (ja) | 薄膜トランジスタ | |
| JPS5874079A (ja) | 薄膜トランジスタ | |
| JPH0454992B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |