JPH0814520B2

JPH0814520B2 - パラメ−タ検出変換装置における自動的オフセット補償のための方法及び装置

Info

Publication number: JPH0814520B2
Application number: JP62191492A
Authority: JP
Inventors: ユージーン・アール・ジャーノッド; ジェームス・ジー・ミューラー; マチュー・エス・ソラー
Original assignee: バ−バ−・コ−ルマン・カンパニ−
Priority date: 1986-07-30
Filing date: 1987-07-30
Publication date: 1996-02-14
Anticipated expiration: 2011-02-14
Also published as: AU7464087A; EP0254843A2; AU596426B2; US4817022A; JPS6338113A; EP0254843A3; CA1294794C

Description

【発明の詳細な説明】産業上の利用分野本発明は一般的には、圧力、温度、湿度、速度、流量
等の可変性の物理的パラメータの値を検出し、かつ信号
を出す変換器に関する。特に、本発明は変換器に課せら
れる状況の変化の結果該変換器が示す偏位即ち浮動によ
る、可変性の物理的パラメータの信号化された値の不正
確さを補正あるいは除去することに関する。

従来技術及びその問題点多くの、各種制御システムにおいて、所定の物理的変
数は、その値を検出し、それを定められた点と比較し、
かつある種の修正装置を付勢して希望する値と実際の値
との間の差異を低減あるいは排除することにより制御さ
れる。ある場合には、変数は直接検出され、かつ直接修
正される。例えば室温を検出し、差即ちエラーに比例す
る出力信号を発生させるサーモスタットにより定められ
た点と比較され、その出力信号が直接あるいは間接的に
利用されて炉のバーナへの燃料の入力速度を調整する。
他の場合には数種の変動可能な要素の関数として修正ア
クションが決定される。例えば、室温は、検出された室
温、定められた点の温度、外気温、湿度および、加熱さ
れた空気が室内へ吹込まれる速度即ち流量の組合わされ
た関数として運動した（例えば熱供給炉用の動力化され
た燃料弁のような）ある種のアクチュエータにより定め
られた点まで修正されて戻り、かつそこまで保持されう
る。

前述のような各種のシステムにおいては１個以上の可
変性の物理的パラメータの値を検出し、かつ信号を出す
必要がある。「パラメータ」という用語は、正式の辞書
の意味に従うのでなく、慣用に従うものとする。本明細
書で使用する「可変性の物理的パラメータ」という用語
は予見できないか、あるいは一般的に予想しうる要領の
いずれかで変化即ち変動する物理的状態を示す一般的な
意味を有するものとする。これは温度、湿度、直線速
度、液体あるいはガスの圧力、流速、流量、化学的濃度
および可動部材の位置のような物理的変動に適用され
る。

可変性の物理的パラメータを検出し、パラメータの値
の変動により既知の関数にしたがって変化するあるタイ
プの信号を発生させるのは「変換器」の作業である。信
号の振幅の変化は伝達関数即ち基準化因数によりパラメ
ータの変化と直線的あるいは非直線的に関係する。例え
ば、D.C.タコメータは1r.p.m.当たり0.1ボルトの伝達関
数係数を備えた信号電圧を発生させることを特徴とす
る。検出されたパラメータは回転速度であるが、出力電
圧信号は、いずれかの所定時の速度の値に独特の要領で
関連して指示する。

しかしながら、変換器に、検出されたパラメータ以外
で、ほとんどが環境的な、変動しうる状況に課せられる
ことはさけられない。そのような他の状況の変化により
変換器の出力信号に顕著な好ましくない変化を起因させ
ることにより偏位や浮動のためパラメータの信号化され
た値を不正確にさせうる。例えば、電位差計のワイパー
を移動させる（かつそのため電位差計からの信号電圧を
変える）よう連結された空気充填の感圧ベローは周りの
媒体の圧力変化のみならず、見かけ上その媒体の温度変
化として膨張したり収縮したりする。ある変換器は関連
した物理的状態が予想もできず変動しても偏位に対して
本質的に影響されないが他の変換器では、温度、湿度、
老化、摩耗、圧力、あるいは（検出されたパラメータ以
外の）ある要素の変化として、その出力信号において大
巾な変動を示す。検出されたパラメータの（零から大幅
に逸脱しない）極めて狭い範囲が信号化され、変換器自
体のゲイン、即ち伝達関数が相対的に低い場合、変動可
能状態による偏位の変化は大きすぎるので検出されたパ
ラメータの変化から発生する信号の変動を小さく見せ
る、即ちマスクする。

例えば、本発明の出願人は流れている空気の速度を検
出するために使用するピトー管で発生する変動可能の差
圧の値を検出し、信号化する特別の必要性に直面した。
その差圧は水柱約０から38.1ミリ（1.5インチ）（即ち
約０から0.00378kg/cm²＝0.054p.s.i）だけ変動するの
みであった。ある種の特性（例えば小サイズ）に対し
て、ある特定のタイプの圧力変換器（即ち、シリコンチ
ップダイヤフラムに集積回路技術で形成した圧電抵抗ホ
イートストーンブリッジ）が望ましかったが、それは温
度の変化により出力信号に大きく、非直線的偏位を示し
た。前記のシリコン変換器の偏位は、０から0.35kg/cm²
（5p.s.i）にわたって検出されるとすればフルスケール
の出力電圧変化に対しては小さく、そのため、周知のよ
うに反作用式感温レジスタ即ちダイオードを用いて合理
的に補正しうる。しかしながら０から0.00378kg/cm
²（0.054p.s.i）のフルスケール範囲を信号化すべき場
合、出力電圧における温度偏位は検出された圧力の変動
により出力電圧のフルスケール変化の４から５倍となり
うる。温度偏位の作用が基本的に排除されなければ、小
さい圧力範囲にわたって使用される変換器からの出力電
圧は、出力信号が十分な精度と分解能とを欠除するため
無用となる。

発明の目的と利点本発明の主要な目的は（偏位変動を発生させる状態お
よび該変動の大きさとして）何が偏位であるか直接検出
し、かつ偏位エラーの作用を直接消去する方法と装置と
により変換器の出力信号からの偏位即ち浮動エラーを排
除することである。

本発明の重要な目的は、変換器に対するいずれか、お
よび全ての可変の影響により発生する偏位あるいは浮動
により、可変器が検出するパラメータの値を示す最終信
号において不正確さを排除することである。例えば圧力
を検出するために変換器が採用され、その出力信号に周
囲の温度、湿度および相対的位置の変動により偏位が発
生する場合、前記の三種類の全ての影響により不正確さ
が最終信号から排除される。

本発明の別の目的は一連の、多分同一であるはずの変
換器相互間での製作公差の差による種々の偏位をも排除
するか、あるいは補正することにより、各々の交換器が
異なる製作上の偏位量があるとしても、各変換器に対し
て関連の装置を「特別に合わせる」ことなく同じ要領で
一連の変換器を全て使用しうるようにする方法と装置と
を提供することである。

本発明の関連した目的は、変換器の一次出力信号にお
いて変位を発生させる状況の変動し、予想しえない変動
による不正確さを排除するのみならず、同時に、かつ同
じ方法と装置とにより、変換器に関連した要素において
発生する偏位エラーを補正し、かつ排除することであ
る。例えば、変換器の一次信号が１個以上の増幅器と、
アナログからデジタルへの変換器を通して処理される場
合、増幅器や変換器における老化、あるいは温度変化に
よる偏位浮動は、変換器が検出するパラメータの値を示
す最終信号から排除される。

本発明のさらに別の目的は、簡単で、かつ廉価な構成
であるにもかかわらず、変換器の信号における既存およ
び変動しうる偏位を時間に応じて動的に検出し、更新さ
れた最終の、パラメータを示す信号が必要とされる毎に
前記の変動しうる偏位を直接かつ正確に修正する方法と
装置とを提供することである。

本発明の別の目的は、偏位の大きさが変換器の出力信
号のフルスケール変化に対して大きいとしても変換器か
ら発生した最終信号における偏位エラーを正確に補正す
ることである。同等の目的は出力信号の変動範囲に限度
があるが、増幅器を飽和させてしまうことのない高ゲイ
ン増幅器を使用することにより前記の補正を達成するこ
とである。

本発明の別の目的は、変換器自体と協働する単純なバ
イステート（bistate）弁を関連させ、かつ制御するこ
とにより、偏位を発生させる影響とは関係なく全ての偏
位を完全かつ正確に補正する差圧変換器システムを提供
することである。

本発明のこれら、およびその他の目的や利点は添付図
面と関連して進行する以下の説明から明らかとなる。

本発明を例としてある好適実施例に関し図示し、かつ
ある程度詳しく説明するが、これにより本発明をその詳
細に限定する意図はない。逆に、特許請求の範囲で規定
する本発明の精神や範囲内に入る全ての修正、代案およ
び均等物を本発明に包含する意図である。

好適な実施例の詳細な説明パラメータを検出する変換システムを利用した典型的
な応用として、第１図は加熱源からその温度を制御すべ
き空間即ち部屋へ送風機（図示せず）により空気が貫流
して汲出されるダクト10を示す。前記空間の温度は部分
的に、送風機の速度を変え（あるいは空気をダクトへ入
れるダンパの位置を変え）かつダクトを通る空気流の流
量と速度とを変えることにより制御される。空気の流速
を制御する特定の根本理由は本発明と直接関係はない。
単に、全体の制御システムは、いつでもダクトへ流入す
る空気の実際の速度（および流量）を知るためにある種
のフィードバック信号を必要とすることを認識すれば十
分である。この目的に対してピトー管11がダクトに配置
されている。

十分周知の要領で、ピトー管は、それぞれ流れ方向に
対して軸線方向と、横方向とに配置した開口12a,13aを
備えた第１と第２のチャンバ12,13を含む。空気の流速
が増加するにつれて、開口12aを通してのラム効果がチ
ャンバ12での圧力P₁を増加させる。対照的に、空気の流
速が増加するにつれて、開口13aでのベルヌーイ効果が
チャンバ13での圧力P₂を低下させる。差圧P₁‐P₂により
構成される変動可能の物理的パラメータを検出し、かつ
信号化することにより空気流の速度即ち流速が検出さ
れ、完全には示していないが制御システム内で利用され
る。

変動可能の圧力P₁とP₂とはチューブ15と16とを介して
変換器ユニット20の入口18と19へ伝達される。前記ユニ
ット20はプリント板21に物理的に取付けられており、該
プリント板はダクト10の外側に配置され、以下さらに詳
しく述べる要領で変換器ユニットと関連し、かつ協働す
る数個の電気的要素を担持している。簡単に述べれば、
ユニット20の変換器は既知の関数として差圧P₁‐P₂の変
化と共に変化し、そのため、既知の伝達関数により前記
差圧の値を示す電気的アナログ信号を発生させる。

ピトー管により発生する差圧は前記のように低い値範
囲にわたって変化するので、圧力は「インチ単位の水
柱」（以下in.WCと略記する）としての既知の単位で表
現されることが多い。現在の場合、ダクト内の空気速度
は差圧を０と、約1.5in.WCの間に入るようにさせる範囲
内のいずれかへ入りうる。1.0in.WCが0.0025kg/cm²（0.
036ポンド／平方インチ（p.s.i））に相等するので、検
出された差圧の全範囲は零から約0.054p.s.iにわたるこ
とが判る。これは明らかに極めて低い範囲であって、差
圧の実際の値を合理的な分解能で信号化するとすれば、
敏感な変換器を必要とする。

本明細書において選択した圧力変換器はシリコンダイ
ヤフラム、集積回路、圧電抵抗ブリッジセンサとして知
られるタイプのものである。これは小型で、マスプロの
結果安価で、弾性が一貫しており、合理的な直線応答性
を有することを特徴とする。ボロンをシリコン膜（ダイ
ヤフラム）に拡散することにより形成した４個のＰタイ
プのレジスタを備えたエヌ（Ｎ）タイプ材料のシリコン
「チップス」は市販されておりそれらの特性は文献から
周知である。カリフォルニア州95035のミルピタスのア
イ・シー・センサーズ社（IC Sensors,In Inc.of Milpi
tas,California 95035）として知られる会社により1985
年３月発行された適用ノートTN-001およびTN-002とを参
照のこと，そのようなシリコンチップ変換器はユニット
20において使用され、それを完全に理解するよう以下簡
単に説明する。

第２図と第３図とに示すように、ユニット20はそれぞ
れ（多孔性のフイルタ材34を入れた）入口18,19と連通
する２個のチャンバ31,32を形成する形状とされた成形
プラスチック等の本体部30により構成されている。前記
本体部30の下部分は、６本のリードフィンガ35aを外に
延在させて水平の仕切り36の上面に６個の導電性リボン
を有するリードフレーム35を捕捉するよう成形されてい
る。前記仕切り36の中央部分はくぼみ、適当な密封接着
剤により適所に保持されたガラスあるいはパイレックス
（Pyrex）のベース38を受入れる。（膨張係数が小さ
く、かつ化学的不活性のためパイレックスでつくるのが
好ましい）ベース38の上面に対して、シリコンウエファ
即ちチップ40が接着されている。前記仕切りとベースと
の整合した孔41と42とがチップの下側をチャンバ32と連
通され、一方その上面は当然のことながらチャンバ31に
配置している。第４図に示すように、チップの下側はエ
ッチング法により開放されて、（厚さが例えば約15ミル
の）薄い中央のダイヤフラムをつり、該ダイヤフラムは
その上側と下側とにおける差圧により撓んだり、歪んだ
りしうる。

第５図の平面図から判るように（寸法が例えば3.18ミ
リ×4.76ミリ−1/8×3/16インチでよい）ウエファ40は
中央（セントラル）ダイヤフラムに拡散により形成した
４個の圧電抵抗エレメントを有する。これらのレジスタ
をR₁,R₂,R₃,R₄で指示し、ベース38に接着されたチップ
のより厚くて周辺の部分において接続パッドC₁‐C₆まで
延びる導電性リボンの間で延びるものとして示してい
る。レジスタR₁とR₃とは接続パットC₃を共用し、レジス
タR₂とR₄とはパッドC6を共用している。適当な密封接着
剤により仕切り36のくぼみにチップとベースとを保持す
ることにより（第３図）、かつ本体部30のキャップ部分
が接着され、適所で密封される前に、細いリードワイヤ
44が各パッドからりードフレームの対応部分まではんだ
付けあるいは圧力ら溶接により電気的に接続され、この
ため各パッドから６個のリードワイヤ35aの１個まで電
気的接続を行う。本体部30のキャップ部分を次いで接着
させ、適所に気密密封させる。

（プリント板21に挿入したりあるいは別の方法で）リ
ードフィンガが適当に接続されると、４個レジスタR₁‐
R₄は第６図に示すようにホイートストーン（Wheat ston
e）ブリッジＢを形成する。前記ブリッジは一定電圧あ
るいは一定電流源（後者を46で示す）から励起でき、し
たがって（パットC6とC3とに対応する端子において、ブ
リッジアンバランスの程度と方向とにより振幅と極性と
が変わる出力信号Ｖを発生させる。レジスタR₁‐R₄は歪
計として作用し、そのためそのオーム値がダイヤフラム
40aの撓みによって変化し、かつそのオーム値はまた圧
電抵抗作用のために変動する。ダイヤフラム40aと、そ
の上のレジスタの堆積とによって、一方の方向に撓むと
レジスタR₂とR₃とが値が増加し、一方レジスタR₁とR₄と
は値が低下するようにさせる。このように、ブリッジは
「完全に使用可能で」出力電圧Ｖはダイヤフラム40aに
加えられる差圧の所定変化に対して著しく変動する。

本発明の一局面によれば、バイステート装置が変換器
40と関連し、かつその一方の状態においては検出すべき
変動可能の物理的パラメータが変換器に供給されるよう
に配置されている。他方、前記バイステート装置は、そ
の二種類の状態の第２の状態において変換器に同じ物理
的パラメータであるが既知の所定の値を備えたパラメー
タを人工的に付与するよう配置され、かつそのような手
段と関連している。変換器ユニット20の特定例におい
て、バイステート装置はコイルの付勢あるいは消勢によ
って第１と第２の状態にそれぞれ留まるように制御可能
であるソレノイド弁50の形態である。弁50は，それが消
勢され、したがって閉じると、変換器ウエファ40の両側
に差圧P₁‐P₂が供給されるように配置されている。しか
しながら弁は励磁されて開放すると、チャンバ31,32の
間で連通する軌道を完成し、したがって変換器ウエフア
40の示す差圧の値を、この場合零であることが有利な、
既知の所定値にセットする。

第２図と第３図とに示すように、本体部30の右側の壁
はコイルボビンの左端により構成されており、その左端
即ち、フランジは本体部30に適当に接続され、かつ密封
されている。ソレノイド52が２個のターミナルフインガ
53をボビンの端を通して取り出してボビン51に巻かれて
おり、そのためリードフィンガ35aが別の組の隔置孔を
介して挿入されるとプリント板21の孔へ挿入できる。ボ
ビンの内部には、適当な圧縮ばね55により左方に向かっ
て弾圧されたロッド状電機子54を収容した軸線方向通路
がある。ソレノイドが付勢されると、電磁界が電機子を
ばねの弾圧力に対抗して右方（第３図）に向かって引張
る。左端の電機子は、チャンバ32の右端に配置の円錐形
弁壁58と閉鎖係合するよう通常ばね55により弾圧されて
いる弁エレメント56を担持しいる。弁壁の右側は通路60
を通ってチャンバ31に連がる。このように、ソレノイド
弁50はその消勢および付勢状態のそれぞれにおいて、チ
ャンバ31と32との間を連通させる軌道を遮断したり、つ
くったり（即ち、阻止したり、完成したり）する。前記
弁が付勢されると、これら２個のチャンバ内の圧力は等
しくなり、変換器ウエファ40は、所定の既知の値（詳し
くは零）である人工的な差圧があらわれる。

第１図から第５図までに示す機械的部分は正確な尺度
で描いていない。したがって，弁壁58と電機子54とは、
開放時の弁の通路の面積を入口18と19とを通る導管の面
積より著しく大きくする寸法とすることが好ましいこと
を注目すべきである。このため、ピトー管チャンバ12と
13とにおける圧力P₁とP₂とは均等でなく、ピトー管11に
おける物理的差圧は零でないという事実によって、入口
18から入口19へ空気が流れるため開放された弁通路にわ
たって基本的に圧力低下は零であることを保証する。開
放した弁にわたって基本的に圧力低下は零であるので、
ダイヤフラム40aから判るようにチャンバ31,32における
差圧DPは人工的に零にセットされる。チャンバ31,32の
容量は小さくすることによって、弁50が再閉された後急
速にピトー管11から供給されるそれぞれの圧力P₁とP₂と
において安定することが好ましい。

前述のように、ブリッジＢからの出力電圧Ｖは、差圧
Ｐの変化の既知の関数としての変化を示す。（注:Pとか
DPという記号は、例としての実施例における、検出され
た変動可能のパラメータである差圧P₁‐P₂を示すために
互換的に使用している。）第８図において曲線または線
61によって表示しているように、変換器ウエファ40の温
度が25℃（72°Ｆで、ここでは「標準状態」と称す）で
あるとき、出力電圧は以下の式にしたがって変化する。

ΔＶ＝ｋΔＰ（１）ｋは前記線の勾配dV/dPである。たとえ標準状態下にお
いても圧力Ｐが零である場合出力電圧Ｖは必ずしも零で
はない。逆に電圧ＶはＡの量だけ零からベクター偏位
（オフセット）した有限値V_soを有する。初期のオフセ
ットＡは製作上の公差により種々のシリコンチップ変換
器に対してまちまちである。それは、ΔＰが最大（例え
ば約0.00385kg/cm²＝0.055P.S.I）であるとき発生する
（第８図の例では約1.50mVである）フルスケールの変化
ΔＶに対して極めて大きい（例えば100mV）。このよう
に線61に対する等式はＶ＝V_so＋kP （２）となる。このことから、常に「標準状態」が介在すると
すれば、出力電圧Ｖの値から差圧Ｐの実際の値を検出で
きる。即ちしかしながら、シリコン変換器は温度が安定していな
いという事実によって、最後に述べた式の使用は禁じら
れている。実際、それは温度変化に対して極めて敏感で
あって、広範囲の出力電圧Ｖからの偏位（オフセット）
をもたらす。この定性的（厳格に定量的でない）な例と
して、出力電圧Ｖ対差圧Ｐがそれぞれ４℃と60℃との周
囲温度に対して線62と64とにより第８図にプロットして
ある。４℃と60℃とにおける電圧対圧力との関係の（本
例では線形である）勾配と形状とは基本的には（厳格に
ではないが）、これらシリコンウエファタイプの変換器
における25℃での関係のそれと同じである。このよう
に、ΔＶ対ΔＰの直線関係は同じであって、所期の実際
の使用中変換器に対して加えられうるいずれの温度にお
いても同じ勾配ｋを有するものと想定するだけで十分正
確である。このように、温度が４℃と60℃との間で、
（あるいはその他の何らかの温度範囲）で種々の値をと
るにつれていずれかの圧力Ｐに対する電圧Ｖを示す線の
群（61,62および64で代表している）が得られる。さら
に、これらの線は温度の均等変化に対して垂直方向に均
等に隔置されない。即ち、偏位は温度に対して非直線的
に変化する。

いずれかの所定時に変換器か経験する温度状態は既知
でなく、また予想もされないので、かつ温度により誘発
された偏位の値は未知であるため、ブリッジＢにより発
生した電圧Ｖを、単に式（2a）で用いて、「標準状態」
の偏位Vsと勾配係数ｋとが既知であったと想定したとし
てもその時に介在している圧力Ｐの値を検出することは
できない。このように、当該技術においては、特製の温
度補正レジスタあるいはダイオードの複雑で、相対的に
不正確な使用に頼ってきたし（前述した適用ノートTN-0
02参照のこと）あるいは、第２の個別の温度変換器によ
り信号化された値にしたがって入力されたコンピュータ
での記憶された、個別の探索テーブルの使用に頼ってき
た。

本発明によれば、従来技術による温度補正技術の複雑
さと欠点とは、変換器と、可変および未知の偏位による
不正確さを全体的に排除する（プログラムされたデジタ
ルコンピュータにより達成されるのが好ましい）直線的
な一連のステップとに関連した相対的に単純な補足的装
置により克服される。

特に、バイステートソレノイド弁50は前述のように、
圧力変換ユニット20と関連している。該弁はまず、通路
60が完成し、変換器のチップにより判るようにパラメー
タＰが所定の、既知の値（ここでは零）に人工的にセッ
トされるようにその第２の（開放した）状態に留まるよ
う制御（付勢）される。このように出力電圧ＶはVpの値
（第８図）をとり、この値は、そのとき変換器が経験し
ている実際の、但し未知の（いずれかの）温度に対す
る、電圧対圧力の関係を示す線65を横切る垂直軸であ
る。Vpoの値は温度と、また製作公差のオフセットとに
よって変わり、かつ温度が４℃と60℃との間の種々の特
定のレベルをとるにつれて線62と64との圧力が零のレベ
ルとの間のいずこかへ入りうる。

電圧Vpo、特にその値は１つの形態あるいは何らかの
適当な形で記憶される。

次いで、好ましくは極めて迅速に、弁50がその第１の
（閉鎖）状態まで復帰（消勢）され、そのためチャンバ
31,32の間の通路60が遮断され、ダイアフラム40aに、検
出すべき未知の差圧pxが加えられる。その結果、ブリッ
ジＢからの出力電圧Ｖがある値Vx（第８図）をとり、こ
の値は（ｉ）検出された差圧pxの値、（ii）そのとき介
在した温度の値と、および（iii）製作公差のオフセッ
トの値とによって変わる。線65の直線関係は適用可能で
あり、かつその線の勾配ｋは既知か、あるいは既知とす
べく検出可能である。このように、前記線の関数として
記憶された値Vpoが前記式に用いられる。曲線即ち線65
は以下により表現できる。

Ｖ＝Vpo＋kP （３）および（いずれの偏位（オフセット）作用によっても影響され
ない）希望する、正確な値pxは以下の通り計算され、信
号化されうる Vpは先に記憶されていた値、ｋは第８図に示す群におけ
る全ての線の既知の伝達関数即ち勾配であり、Vxは電圧
Ｖのそのとき発生した値である。

前述の変換器ユニット20に関連し、前記の手順過程を
実行する装置の一例はアナログからデジタルへの変換器
と、プリント板21（第１図）のプログラム化したマイク
ロコンピュータとを含む。第６図に詳細に示すように、
前記の装置はブリッジＢからの出力電圧Ｖを（従来の入
口レジスタを介して）受取るよう反転および非反転入力
側が接続されている高ゲインの演算増幅器70を含む。前
記の増幅器のゲインをセットするために負のフィードバ
ックレジスタ71を調整しうる増幅器の出力電圧Ｅが、プ
ログラム化されたデジタルマイクロコンピュータ74のマ
ルチビットの入力ポートPT1に連結された、広範囲のア
アナログからデジタルへの変換器（ADC）72に送られ
る。このように、電圧Ｖは70で増幅され、対応して変動
する電圧Ｅとなり、この電圧の方は、入力ポートPT1に
供給されるマルチビットのデジタル信号Ｎとして表示さ
れる呼称値に変換される。

マイクロコンピュータ74は全体的に従来の構成であっ
て、一般的な説明以上に詳しく説明する必要はない。該
マイクロコンピュータは（図示していないがCPUとクロ
ックとを備えプログラムメモリ78、データメモリ79とお
よびPT2,PT3での出力ポートとに連がる、アドレスとデ
ータバス76とに連結されたマイクロプロセッサ75を含
む。オン−オフ制御用に単一ビットポートが数個あり、
その中の１個がトランジスタ80のベースに連結され弁50
においてソレノイド52のオンとオフを制御するものとし
てSBP1において示す。

出力ポートPT2はディスプレイユニット81に連結し、
変換器40により検出される差圧の値を（in.WCまたはp.
s.iの単位で）数字的に示す（後述する）ワードPVを操
作者のオプションで含む種々のデータワードの数値を人
間が読める形態で示すことができる。出力ポートPT3を
用いて、デジタルからアナログへの変換器82と（図示し
いない駆動増幅器とを）介して、最終的に計算し、数字
的に検出した命令信号をモータアクチュエータ84まで送
ることができ、該アクチュエータは、第１図に部分的に
示す制御システムにおいて空気の流速あるいはその他の
何らかの変数に正確に作用する。

プログラムメモリ78は、信号PVの値によって、適当な
割込みやジャンプを有し、多分入力が他のポート（図示
せず）に送られる、度々繰返し反復により実行される監
視プログラムがロードされる。その主要な目的は、ある
選定したアルゴリズムにより、ポートPT3へ送られ、モ
ータアクチュエータ84を調整することにより最終の制御
作用を行う命令値を計算することである。圧力Ｐは変化
可能であるので、全体の監視プログラムは、変動可能圧
力Ｐに対する現在の、即ち更新したものの値が必要な場
合、入力され、かつ実行されるサブルーチンを含む。

メモリ78における完全な監視プログラムは、変換器が
関連している特定の制御システムによって多くの特定の
形態をとることができるが、本発明の理解には完全な監
視プログラムは重要ではないので、ここでは図示乃至説
明はしない。しかしながら、１個の更新サブルーチンは
第９図に示すフローチャートにより説明される。

時折周期的な基準で、サブルーチンは、差圧に対する
更新値が必要とされる毎に規則的な調時割込みスケジュ
ールあるいは論理な主ルーチンのジャンプのいずれかに
より入力される。サブルーチンはステップS1において開
始され、該ステップにより（通常「低」即ち零電圧に位
置する）単一ビットのポートSBP1が「高」、即ち論理１
の電圧のレベルにセットされる。このためトランジスタ
80をオンにし、ソレノイド52を通して励磁電流をソレノ
イド52を通して送ることにより弁50をその第２の（開
放）状態にセットする。変換器を横切る差圧Ｐはこのよ
うに、この場合は零である既知の値に人工的にセットさ
れる。弁が作動し、かつ圧力Ｐが変換器から判るように
零に達するための十分な時間を許容するために、第９図
に示すステップS2は400ms程度の短い遅れを介在させ
る。

したがって、ブリッジＢからの電圧Ｖはある値VPo
（第８図）をとるが、この値は変換器ウエファ40のその
とき介在している温度に対応する曲線群の中の１つ（本
明細書では例として線65）に対する（圧力Ｐが零である
ときのブリッジ電圧である）垂直軸の交差点である。し
たがって、電圧ＥはEpo＝G.Vpoの値をとるが、Ｇは増幅
器70のゲインであり、かつデジタル信号ＮはNpo＝F.Epo
の値をとり、ＦはADC72に対する伝達関数即ち基準化因
数である。

第９図におけるステップS3において、CPUは、そのと
き入力ポートPT1に供給されつつある（現在Npoの値を有
している）数Ｎを「読取り」あるいは取入れ、ここでは
N₁と称されるデータワードとして使用中のメモリに記憶
する。このように、その時点で介在しているが未知であ
る温度において適用可能である、電圧対圧力曲線65に対
する値Vpo（第８図）に対応する値がN₁において記憶さ
れる。

ステップS₄におけるサブルーチンは次いでポートSBP1
が「低」となるようにさせることによりソレノイド弁50
を消勢させ、ピトー管11から圧力P₁,P₂をシリコンダイ
アフラムまで再度付与する。ステップS₅は短時間の遅れ
を発生させ、例えば第８図においてPXと指示したある未
知の差圧値において、弁50が閉鎖し、かつ圧力P₁,P₂が
チャンバ31において安定したことを確認擦る。電圧V,電
圧Ｅおよび信号Ｎは今や第８図の電圧Vxに対応する値を
とり、これは圧力PXならびに変動可能および未知の偏位
Vpoにより検出される。ポートPT1における信号Ｎは今や
Nxと等しく、ステップS₆のCPUはN-N₁の差を計算し、係
数Ｋで割って、その時点で介在している差圧の値Pxの実
際の値を示す数字データワードPvを入手し、記憶する。
合成転送係数Ｋが予め設定され、かつコンピュータデー
タメモリでの定数として予め記憶される。もし前述のよ
うに、Ｅ＝G.Vであり、かつＮ＝F.Eであって、ＧとＦと
が増幅器70とADC72のゲインと基準化因数であるとすれ
ば、第８図のグラフを、あたかも変数Ｎが垂直軸（縦段
標）に沿って表示され、差圧Ｐが種々の値をとるにつれ
てＮが変化する態様を調べるように観察できる。このよ
うに変数Ｎは可変電圧Ｖの均等物あるいは代替物であ
る。したがって、式（４）により表示される関係はＮ＝Ｆ・Ｅ＝Ｇ・Ｆ・Ｖ（５）を認識することによりデジタル信号Ｎに関連して再現で
き、そのためとなり、（４）の式は以下のように再現できる。

もし合成係数ｋがｋ＝Ｇ・Ｆ・Ｋ（７）として指示されたとすれば、式（６）は以下のようにな
る。

このように、（第９図の）サブルーチンのステップS6
において、Ｎの現在の値は、そこから先に記憶されてい
た値N₁を差引き、その差引きは実際にNx-Npoであって、
そこで計算され、かつ記憶されたデータワードPVは、そ
の時点で検出された差圧Ｐの更新され、かつ偏位が補正
された値Pxである。

検出されたパラメータＰの現在値を表示するデータワ
ードPVはプログラムによって、メモリからポートPT2ま
で引張られ、かつ希望に応じてディスプレイユニット81
に表示することができ、かつ前記データワードPvは、ポ
ートPT3へ送られる命令ワードの振幅と方向とを検出
し、モータアクチュエータ84に付与される付勢電圧を検
出する（主プログラムにおいて実施される）別の計算に
おいて使用しうる。

合成伝達係数Ｋに対する希望値を選択し、コンピュー
タに記憶することは簡単なことである。実際、個々の変
換器に対する電圧勾配Ｋは若干異なっていようが、その
上に変換器ユニット20を備えて製作すべき、全体のシリ
ーズのプリント板21に対して同じ係数ｋを選択すればよ
い。核プリント板21（第１図）が構成された後、その上
のマイクロコンピュータは手動制御とされて第９図のサ
ブルーチンを段階的に進む。工場の技術者はまず単一ビ
ットのポートSBP1を高くさせて弁50を開放することによ
り検出した圧力を人工的に零にセットし、次いでサブル
ーチンを段階的に進んでAPC72の出力側で信号化される
数Npoをメモリ位置N₁に記憶させる。次いで工場技術者
は弁50を閉鎖させ、既知の、好ましくはフルスケールの
差圧（例えば2.0in WC）を変換器の入力側に供給する。
N-N₁の差（Ｎは前記の既知の2.0″圧力が加えられたADC
出力側の値であってN₁はNpoである）が計算され、ディ
スプレイユニット81に示される。この過程は一連の遮断
および試みの過程において繰返される。増幅器70により
発生するゲインＧは、差引の結果以下の式を満足するよ
うになるまでフィードバックレジスタ71を調整すること
により繰返しの度毎の後に変化する。

Ｎ−N₁＝Ｋ・ΔＰ＝100×2.0 （7a）ここでは例として、Ｋはモル・WC当たり100単位として
予め記憶されたものとして選択され、変換器にくわえら
れる既知の圧力は.2.0in WCである。ｋが予め選定され
メモリに記憶された値であるので、ゲインＧを調整する
ことによりk.G.Fの積を、予め選択したｋの希望値と等
しくなるようにさせる。ゲインＧを徐々に調整すること
によりN-N₁の差を、それがここでは特定の例示とした例
によって200に等しくなるまで変化させる。このこと
は、例えば、検出された差圧が2.0in.WCのときの電圧Vp
oおよびＶの値とは無関係にそれらの差が200となること
を意味する。それらの特定の値は例えば743−543＝200
となりうる。

別の重要な利点は、既述した方法と装置とから出てく
る。第６図における増幅器70と（ある程度までADC72）
とは初期偏位（オフセット）とエージングあるいは温度
とに伴う偏位の浮動を示すことがある。デジタル信号Ｎ
対差圧Ｐのプロットとして第８図を観察すれば増幅器70
ならびに変換器40とにより、ある種の初期偏位があり、
かつNpoの値にある程度の可変の偏位が発生する。しか
しながら、Npoの値がN₁として記憶されると（第９図の
ステップS₃を参照）、変換器および関連の電気的要素に
より発生した組合せ偏位がその値に反映される。このよ
うに、ステップS6においてN-N₁（実際にはNx-Npo）の引
き算をすることにより、全ての偏位による不正確さを排
除し、かつ第９図のサブルーチンが実行される毎に動的
ベースで排除される。

ここまで説明してきたように、バイステート弁50はそ
の第２の状態にあるとき人工的に圧力Ｐを零である既知
の値にセットする。しかしながら、本発明の元の局面に
おいては、検出された物理的パラメータのいずれかの所
定の既知の値を第２の状態にあるバイステート装置によ
り変換器へ人工的に供給することができ、デジタル信号
Ｎで示す、その結果の変換器出力は偏位補正のために記
憶できる。例えば、もし変換器に関連した装置が（零以
外である、第８図参照）既知の差圧paの発生源を含んで
いるとすれば、弁50に類似の何らかの手段あるいは装置
を制御して前記の既知の圧力を変換器のダイアフラム40
aに送ることができる。第８図は一般的なケースとして
これを扱っており、paは所定の、既知の圧力と表示さ、
これはバイステート装置が第９図のステップS3において
第２の状態であるとき供給される。（Vpoでなく）ある
値Vaがブリッジ出力側において発生し、増幅器70からの
増幅された電圧Eaと、デジタル信号Ｎのための対応する
数値Naとを発生させる。電圧Va′あるいはデジタル信号
化した値Na′がN₁として記憶される。次いで、ステップ
S4の後で、実際の差圧Pxが、第１の状態にあるバイステ
ート装置により変換器に供給され、電圧ＶはVxの値をと
り、デジタル信号ＮはNxの値をとる。第８図から、その
時点で介在している差圧Pxは以下の式から検出しうるこ
とが判る。

Paは既知の値である。式（４）はPaを零とし、VpoをV₁
の変換器に人工的に加えられた圧力が零である場合の値
とした、式（８）の単に特殊なケースである。

第９図のステップ６における計算は式（８）の一般的
なケースも網羅するよう容易に修正できる。所定の、Pa
の既知の値は単に定数としてコンピュータメモリに予め
記憶される。ステップS3の後、メモリ位置N₁に記憶され
た値は本質的には第８図の（Vpoでなく）電圧Vaに対応
するある未知の値Naである。ステップS6において、コン
ピュータはPaの値を用いて以下の計算をし、かつ記憶す
る。

そのため、得られた数値データワードPvは第８図におい
て表示のようにPxの値を表わす。

もし本発明を第６図に示す装置を用いて実施するとす
れば、増幅器70はほとんどの場合飽和をさけるために広
い作動範囲を有する必要があり、ADC72はかなり大きい
（例えば12または16ビット幅）必要がある。例えば、た
とえブリッジ出力電圧が、1.5または2.0in.WCの所期の
範囲にわたる圧力変化により約1.5または2.0ミリボルト
の極く小さいスパンで変化するとしても、一方の変換器
から次の変換器への製作公差の偏位や、温度変化による
偏位電圧により、電圧Ｖに対する絶対値の範囲を例えば
10mVから100mVまでひろげさせることがありうる。（信
号Ｅと信号Ｎとにおいてより良好な分解能をえるため
に）1000程度の高ゲインＧにより入力値の範囲を増幅す
るために、増幅器は飽和することなく20ボルトから100
ボルトの線形範囲にわたって出力でんあつ発生させるこ
とができる必要がある。このように、増幅器、ADCおよ
び関連の電圧供給装置は高価につく。

本発明の好適な実施において（飽和をさけるために）
広範囲の増幅器に対する必要性、および大型のマルチビ
ットのアナログからデジタルへの変換器の必要性とが排
除される。電圧Ｖに対して極めて広範囲の値が可能であ
るにもかかわらず、市販されている比較的低コストの増
幅器要素を用いて、飽和の有毒作用を排除し、しかも高
ゲインと良好な分解能を得ることができる。本発明によ
る方法と装置とのこの好適な実施例を第７図と第10図と
にしめす。

第７図に示すように、ブリッジ出力Ｖは均等の入力レ
ジスタR₁₀,R₁₁介して高ゲインの代数的加算増幅器90の
反転および非反転入力側に供給され、前記増幅器は入力
レジスタR₁₂を介して第２の補正電圧Vcを受取る。この
ように出力電圧Ｅは入力の減算関数であって、以下のよ
うに表現しうる。

Ｅ＝Ｇ（Ｖ−Vc）Ｇは前記増幅器の調整されたゲインである。必要に応
じ、その励磁回路（第６図参照）に接続されたブリッジ
Ｂは調整レジスタ（図示せず）に関連し、該レジスタは
圧力零の電圧がラベル付き極性であり、検出された圧力
Ｐが零以上に増加するにつれて同じ極性と共に増加する
ことを確実にする。このように信号Ｖは増幅器の出力側
で正の極性の電圧Ｅを増加させ、一方信号Vcは増幅器の
出力Ｅを減少させる傾向がある。

アナログからデジタルへの変換器、あるいはその均等
物を形成するためには、関連のデジタルマイクロコンピ
ュータ91によるプログラム化した制御に関連して積分器
や比較器が用いられる。従来のようにコンピュータは、
プログラムメモリ95と、データメモリ96と、複数の単一
ビットの入力および出力ポートに連がるアドレスおよび
データバス94を付属したマイクロプロセッサ92を含む。
単に説明のためだけであるが、単一ビットの出力ポート
SBP1からSBP7までを入力ポートSBPiと共に来している。
ポートPT2とPT3とは第６図に関して前述のように、ディ
スプレイユニット81とアクチュエータ84とが付属してい
る。

CS1からCS7として示す数個の制御されたスイッチ（実
際には固体ゲート）がある。単一ビットの出力ポートか
ら論理的に「高い」信号が当該装置の制御端子に供給さ
れると、ゲートを作動させ即ち入力端子と出力端子との
間の導電性通路を効果的に「閉鎖」即ち完成させる。こ
のように、コンピュータ91がポートSBP1を高い（論理１
の）レベルまですすめさせると、スイッチCS1が閉鎖し
てソレノイド52を付勢して弁50を開放させる。

第６図に示す装置はさらに比較器98を含み、該比較器
はフィードバックのない高ゲインの演算増幅器により周
知の要領で構成されている。入力端子a における電圧が
入力端子ｂでの電圧を上廻ると、増幅器は負に進む方向
で飽和し、98aでの出力が論理「低」レベルをとる。逆
に、ｂでの信号がａでの信号を上廻ると、出力が正に飽
和して、論理「高」レベルを有する。入力端子ａは増幅
器電圧Ｅを受取り、出力側98aは入力ポートSBPiに接続
されている。

変換器の偏位値Vaを効果的に記憶する手段として、積
分器I₁は後述する要領でコンピュータ91により制御され
る。基本的には前記積分器はキャパシタ100が負のフィ
ードバック通路に接続された演算増幅器により形成さ
れ、そのため負の極性の入力パルスが非反転入力端子に
供給され、出力電圧Vcは全体的に段階状に徐々に上昇す
る。出力電圧Vcが最初は零であると想定して、それは供
給される等幅の入力パルスの数に比例する正の値まで上
昇する。制御されたスイッチCS3がコンピュータのポー
トSBP3からおくられている論理的に「高い」電圧のため
に閉じる度毎に適当な一定の負の供給源101から前述の
ような負の入力パルスが付与され、該パルスの持続時間
は閉鎖の時間と等しい。

コンデンサ100を横切る電圧と出力電圧VcとはスイッチC
S2を閉じることにより零までリセットし、そのため小さ
い電流制限レジスタを介して排するようにコンデンサを
分路させる。

比較器98の非反転端子ｂは、スイッチCS7またはCS4が
閉じるかによって２種類の入力電圧の中のいずれかを受
取る。最初のケースでは、スイッチCS7は電源102から
（零でもよいが好ましくは正に僅かに正、即ち約0.1ボ
ルトの）基準電圧Vrを送る。第２のケースにおいては、
入力端子ｂは（基本的に積分器I₁のように構成した）積
分器I₂の出力電圧Vtrを受取り、前記積分器はコンデン
サ105を含み、スイッチCS6とCS5とにより制御される。
所定の間隔に対してポートSBP6が論理的に高くなる毎
に、スイッチCS6は電源106から負のパルスを積分器I₂の
反転入力ターミナルまで送る。そして出力電圧Vtrは所
定量だけ上方に増分される。

プログラムメモリ95には（第６図に関して説明した）
完全な制御システムアルゴリズムを実行するよう構成し
た監視プログラムをロードでき、前記主プログラムは可
変性のパラメータＰの更新した値を希望する毎に、調時
された間隔で、あるいは論理ジャンプにより入力される
サブルーチンを含む。勿論もしパラメータＰの値を表す
デジタル信号のみあるいは数字表示が必要な場合、サブ
ルーチンはいずれのメインプログラムとも関係なく反復
して実行しうる。データメモリは多数の数値データワー
ド用のアドレス位置を含んでおり、説明の便宜上、カウ
ント1,Pa,KおよびPVとして４個のワードを第７図に示し
ている。

（メモリ95にロードされ、コンピュータ91により実行
される）プログラムサブルーチンの一例を第10図のフロ
ーチャートにより説明する。メモリワードＫには、前述
のように圧力変化（Ｋ＝ΔN/ΔＰ）の単位当たりの数値
単位で合成伝達関数を規定する希望値の常数をロードず
みとしておく。サブルーチンへ入力された後ステップSa
においてデータワードカウント１がクリヤされて零値を
保持する。

ステップSbにおいて、数個の出力ポートが高電圧即ち
論理１の電位にセットされる。詳しくは、SBP1は「高」
とされ、その結果スイッチCS1が閉鎖さ、コイル52が励
磁され、かつソレノイド弁50が作動することによって、
差圧Ｐを所定値Paに人工的にセットする。また、ポート
SBP2も高くされ、スイッチCS2は閉じてコンデンサ100を
放電させて、電圧Vcを零にセットする。また、ポートSB
P7も論理の高レベルまで励振されることによりスイッチ
CS7が閉じ、基準電圧Vrが比較器の入力端子ｂに供給さ
れる。

スイッチScにおいて、コンピュータのそれ以上の演算
はここでは500msとして選択した所定間隔分遅延され、
そのためチャンバ31,32内の圧力は安定するための時間
を有し、かつコンデンサ100は完全に放電し、電圧Vcを
零にする時間を有する。ステップSdにおいて、ポートSB
P2に戻り、即ち論理的「低」レベル電位に戻り、そのた
めスイッチCS2が再開し、積分器I₁は入力パルスに応答
できる。

ステップSeにおいて、CPUは入力ポートSBPiの状態を
間合わせ、比較器98の出力が論理的「高」レベルにある
か、論理的「低」レベルにあるか検出する。電圧Ｅが基
準電圧Vrより振幅が大きい限りは、98aにおける比較器
の出力は低レベルであって、この状態はステップSeがま
ず入力されると存在する。SBPiが低レベルであることが
判明すれば、サブルーチンプログラムはステップSfまで
進み、出力ポートSBP3を、ここでは300マイクロ秒と選
択した所定のパルス間隔に対して高レベルとさせる。こ
のように、スイッチCS3は300マイクロ秒閉じ、所定振幅
の負の電圧パルスを積分器I₁に供給し、電圧Vcを小さい
正のステップ分上方に増分させる。次いで、コンピュー
タはステップSeへ戻り繰り返す。ステップSeとSfとは、
ステップSeが肯定的応答をし、プログラムをステップSh
まで進行させるまで電圧Vcを徐々に増加させて、ルーピ
ング作用により繰返し実行される。この時点（かつ第10
図においてラベルを付す）において、記憶された電圧Vc
は、全ての意図および目的に対して変換器に圧力Paを介
在させてその時点で介在するブリッジ電圧Ｖに等しい値
Vaを有する。第８図を参照のこと。また増幅器90からの
出力電圧Ｅは概ね零まで低下してしまっている。前記の
点に達すると、論理「低」レベルから論理「高」レベル
まで比較器98の出力は切換っており、このように、ステ
ップSeは肯定的応答となる。

第８図を参照すれば、積分器I₁から今供給されてい
る、記憶された電圧Vcの値は基本的には、差圧Ｐの既知
で、供給された値Paに対応する未知の電圧に等しい。勿
論、このことは、増幅器Ｅが何ら偏位を起こさないと想
定している。もし増幅器の偏位が介在するとすれば、記
憶された電圧Vcは電圧Ｅを基本的に零にするに必要な量
だけVaの値と相違し、このことはブリッジの出力信号Ｖ
と増幅器90の双方での未知の偏位を補正するため後述す
る。

第10図に示すステップShにおいて、コンピュータは単
一ビット出力ポートの数個において制御作用を実行す
る。詳しくは、ポートSBP1H論理「低」レベルにリセッ
トされ、スイッチCS1が開放してソレノイド52を消勢
し、弁50を閉鎖させ、かつしたがってピトー管11（第１
図）から圧力P1,P2を変換器ユニット20に供給する。し
たがって、変換器ブリッジからの出力電圧ＶはVaの値か
ら、その時点で介在しているが未知の差圧Ｐの値Pxに対
応する何らかの値Vx（第８図）まで増加する。第２に、
ポートSBP7は論理「低」レベルまでリセットされ、その
ためスイッチCS7を開放し、基準電圧Vrを比較器98から
取出す。第３に、ポートSBP5が論理「高」レベルにセッ
トされ、そのためスイッチCS5が閉じられてコンデンサ1
05を放電させ、電圧Vtrを零に復帰させる。最後に、ポ
ートSBP4は論理「高」レベルにセットされ、そのためス
イッチCS4は閉じて、積分器I₂の出力Vtrは比較器98の入
力端子b に連結される。

次いでコンピュータはステップSiまで進み所定の短い
遅れ（ここでは500ms）を発生させて、ソレノイド弁50
が再閉し、チャンバ31,32内の圧力がP1とP2の値で安定
するような十分な時間を有するようにスル。コンデンサ
105はこの遅れ間隔の間に完全に放電し、電圧Vtrを零に
リセットさせるに十分な時間を有する。ステップSjにお
いて、ポートSBP5は低レベルにリセットされるので、ス
イッチCS5が開き、積分器I₂は積分作用ができる状態と
なる。

ステップSkにおいて、ループはステップSeとSfに関し
て前述したのと同様に入っていく。詳しくは、入力ポー
トSBPiがテストされ、もし論理「低」レベルにあること
が判明すれば、コンピュータはステップSiまで進みポー
トSBP6が閉じられ、そのため積分器I₂が、その間隔の持
続時間の負の電圧パルスを受取る。このように電圧Vtr
は確実に小さいステップ分増分する。次いで、コンピュ
ータはステップSmを通って進み、そこでカウント１のデ
ータワードが１の数字単位分増分され、その後演算はル
ープしてステップSkへ再入する。

まずステップSkへ入ると、98aにおける比較器の出力
は、電圧Ｅの値Exが、トラッキング電圧Vtrの零の値よ
り振幅が大きいために論理「低」レベルに留まることば
明らかである。これは、VcがVaと等しくされたので、値
Exが、Ｇ（Vx-Va）であるＧ（Vx-Vc）と等しいという事
実からいえる。このように、ステップSk,Sl,Smはループ
において繰返し実行され、電圧Vtrは電圧Exの値より振
幅が僅かに大きくなるまで徐々に上昇する。この時点に
おいて，比較器98の出力によりポートSBPiが論理的
「高」電位を有するようにさせ、ステップSkがプログラ
ムをステップSfまで進行させる。この点に達すると、デ
ータワードカウント１に記憶されている数値が、電圧Ｅ
の値Exに比例する値まで増加し、カウント１における数
値はアナログ値Exを（既知の基準化因数で）表示する。
このようにプログラム化した制御と、データワードカウ
ント１とを備えた積分器I₂は、アナログ値Exを対応する
デジタル信号化した数値に変換する、アナログからデジ
タルへの変換器を構成する。

ステップSnにおいて、ポートSBP4は論理「低」レベル
にリセットされて、スイッチCS4を開放する。

源算は、偏位を補正する主要ステップとして作動増幅
器90において発生することが認められる。即ち、積分器
I₁で発生し、かつ記憶された電圧Vaは既知の所定の圧力
Paに対応する（第８図）。ステップSkへ入ったときの電
圧Exは式（10）から以下のように表現しうる。

Ex＝Ｇ（Vx−Va）（10a）ステップShに達すると、データワードカウント１に累
計された数値は、積分器I₂の設計ゲインと、それに加え
られる入力パルスの各々の電圧一秒成分とにより選択さ
れた係数ＦによりExに比例する。したがって、カウント１＝Nx＝K.G.F（Vx−Va）＝Ｋ（Vx−Va）（1
1）となる。ステップSnにおいて、コンピュータは合成伝達
常数Ｋによりカウント１の数を割ることによりPxの値を
単に計算し、既知の圧力の値Paを加え、その時点で介在
している変圧Pxに等しい値Pvを取得し、記憶する。した
がってPvの値はであって、これは式（８）と同一であることが認められ
る。

ソレノイド弁50を前述のように配置することによって
も、既知の値Paは零（即ちPo）であって、電圧Vaは第８
図においてVpoで表示される。このように、本明細書で
述べる特定で、かつ好適な実施例において、データワー
ドPaは必要とされず、（あるいは零の値で以って記憶さ
れ）かつ式（12）は詳しくは以下のように実行される。

このように検出された値Pvは主監視プログラムにおい
て、制御システムでの補正作用に用いることができ、あ
るいは、第６図と第９図とに関して前述のように表示で
きる。

第７図と第10図とに示す実施例により本発明を実施す
る場合、合成ゲイン係数Ｋは予め選択し、かつデータメ
モリ96に記憶することができる。次いで、コンピュータ
を第10図のステップSaからSeまで順次進行させ検出され
た圧力Ｐを人工的に零にセットし、電圧Vcの値や電圧Ｅ
を消去し、基本的に零にさせる。その後、既知の圧力
（圧力は好ましくはフルスケールで約2.0in.WC）が変換
器に加えられ、ステップShからSkまでカウント１の値を
以て実行され、その後表示される。得られたカウント１
の値が Δｎ＝カウント１＝K2.0in.WC （14）の関係を満足しないとすれば、増幅器90のゲインはその
フィードバックレジスタ93を調整することにより変更さ
れ、処理が再度試みられる。この遮断し試みる方法は終
局的にも（14）を満足させることになり、その場合（K.
G.Fの積により構成されている）合成係数とは、ゲイン
Ｇの値がそれを真実とさせるため必要に応じて調整され
てきたために実際に適用可能である。実際変換器自体用
の伝達係数Ｋが今や既知となり、それが検出された圧力
の変化をデジタル信号カウント１の変化に関係づける既
知の合成係数Ｋの一部のあるため、使用可能となる。

第７図と第10図とに示す装置と方法とは主増幅器90の
飽和による、いずれの不正確さをも排除する。例えば増
幅器が1000のゲインＧを有するが、その出力電圧Ｅが4.
0ボルトを上廻ることができない（4.0ボルトで飽和す
る）ものと想定する。さらに第８図から、電圧Vpoが55m
Vであると想定すれば、第10図のステップSeにまず入る
と、Vcを零ボルトとして、増幅器は出力Ｅを5.5ボルト
にするはずである。代わりに、前記出力Ｅは実際には4.
0ボルトの飽和値にある。この全体の飽和は比較器98に
何ら差をもたらさず、比較器は、Ｅが5.5ボルト,3.0ボ
ルトあるいは（0.1ボルトと想定される基準電圧Vrより
大きいその他のいずれかの値である場合、「低」出力を
提供する。積分器I₁が電圧Vcaを増分させるにつれて、
増幅器90への正味の代数的入力（V-Vc）は5.5ボルトか
ら基本的には零まで低下し、このように増幅器は動作の
非飽和の直線領域に戻される。第８図に示す例から、も
し、第10図のステップSjの後で変換器に加えられる圧力
値Pxが約1.5in.WCで、電圧Vxが56.5mVであるとすれば
（電圧Vcは今や55.0mVとなっている）、増幅器90への正
味の入力は56.5−55.0＝1.5mVであり、増幅器は直線の
非飽和領域において作動する。

第６図と第７図とにおいて、主増幅器70と90とは単段
演算増幅器として簡略化形態で示し、かつ単に顕著な関
係を判りやすく説明しやすくするためにブリッジＢから
の共通モード電圧は無視しておく。商業的な製品におい
ては通常多段増幅器が使用さ、それらの回路は共通モー
ド作用をこばむように配置されているが、それは当該技
術分野の専門家が実行すべき設計上の選択の問題であ
る。

梗概さて、本発明はある好適な局面において、（例えば約
1.5mVのように）極く小さいフルスケールにわたって変
動するが、製作公差および（または）未知の温度により
誘発される偏位変化によって、広範にわたり分離された
値（例えば10から100mV）の範囲内のいずれかに入る零
圧力値Vpoを有することができる主信号Ｖを発生させる
変換器を用いて、極めて低い値の物理的圧力で、かつ狭
い範囲（０から約0.054psi）にわたり変化する圧力を検
出し、かつ信号化することのできる方法と装置とを当該
技術分野にもたらすことが判る。例えばソレノイド弁50
のようなバイステート装置を提供し、かつ制御すること
により、偏位の実際の値であるが予想できぬ値を検出
し、差圧の零の値が人工的に変換器に加えられると記憶
された信号（第６図と第９図とのNi;第７図と第10図と
でVaと等しくされたVc）として表示される。その他の状
態において、バイステート装置は実際の差圧Ｐを変換器
に連結し、記憶された信号の値は、そのとき得られた出
力信号の値から減算されて、後者の値における偏位を除
去し、このように最終的な信号は偏位による影響はな
く、既存の圧力値を実際に表示する。

しかしながら、本発明は広義で、かつ一般的な特徴に
おいては、圧力以外の物理的パラメータを検出し、かつ
応答する変換に対して有利に適用できる。若干の例を挙
げただけでも、湿度、直線速度、回転速度、化学的濃
度、流速、物理的位置を検出する変換器と共に採用しう
る。変化しうる要素や（検出されたパラメータ以外の）
物理状態により、出力信号の変化を示すいずれかの変換
器は、本明細書で説明の方法と装置とを用いることによ
り向上し、たとえ、特定の例として説明したシリコンダ
イヤフラムの変換器の場合のように可能な偏位範囲がそ
れ程著しくない場合でもどうように向上する。

同様に、前述のように、バイステート装置は、変換器
の場合のようにパラメータを人工的に零にセットする手
段に関連させる必要はない。パラメータのある所定の既
知の値（第８図のPa）を変換器に人工的に付与し、その
ため記憶されている、結果的な信号が、いずれかのその
時点で介在しているが未知の偏位を反映し、減算方式で
偏位の不正確さを除去するために用いることができる。

減算はデジタル信号（第６図と第９図）あるいはアナ
ログ信号（第７図と第10図）とを用いて実行できる。プ
ログラム化したデジタルコンピュータの使用が好ましい
が、入力を、代数的加算回路、乗算回路および標本保持
増幅器に順次切換え、最終的な補正したアナログ出力信
号を発生させることにより直線的にアナログココンピュ
ータを用いて同じ結果を得ることができる。

出力信号の変化を検出されたパラメータの変化に関連
づける既知の機能は第８図の線群により示すケースでは
直線的であるが、本発明はまた、変換器が非線形である
が単調な曲線の群によって作動する場合においても実施
可能である。直線あるいは非直線の関数が既知である限
り、補正された最終信号は、補正的減算がなされた後
（デジタルコンピュータ他において）適当な計算を行う
ことにより得ることができる。

本発明は特定局面において、低コストの電力供給によ
り作動するが、それにもかかわらず増幅器の飽和を排除
する、低コストで市販されている電気的要素（演算増幅
器）を有利に用いて実施される。大量生産製品におい
て、このコスト上の有利さは著しく重要である。別の観
点から視れば、本発明は高価な変換器と比較して品質も
劣るが、低コストであるものの許容しがたい大きさの偏
位変動は示さない変換器を用いて検出された変動可能パ
ラメータを正確に信号化する。このことも開放あるいは
閉鎖ループ制御システムの一部となる変換器の製作にお
いて経済性の点で重要である。

以下の特許請求の範囲のあるものにおいて、本発明を
明確にし、かつ理解しやすくするためにある種の記号を
用いている。そのような記号は明細書に記載されかつ同
じ記号で識別している特定の変数や値に対して本発明の
特許請求の範囲を限定しているものと理解すべきでな
い。

【図面の簡単な説明】

第１図は、本発明による方法と装置とを採用しうる一応
用例として示す空気流量制御システムの部分的な概略
図、第２図は、本発明と共に使用可能でかつ部分的に本発明
を実施した変換ユニットの一例として構成された、差圧
変換器組立体の分解斜視図、第３図は第２図の線３−３に概ね沿って視た垂直断面
図、第４図は変換器ユニットの一部を形成するシリコンウエ
ファと取付ベースとの、断面で示す斜視図，第５図は変換器におけるシリコンウエファの拡大平面
図，第６図は本発明の一実施例の実施により、変換器組立体
と関連した電気的要素の簡素化し、部分的に概略的に示
すブロック線図，第７図は第６図と類似であるが、本発明の第２の実施例
を実施するために使用する電気的要素の修正形態を示す
図，第８図は、検出された差圧の値に対して信号の値をプロ
ットしたものをグラフ表示したものであり、グラフは顕
著な関係を説明しやすくするために若干理想化し、厳密
には示していないグラフ，第９図は第６図に示すマイクロコンピュータのプログラ
ムメモリにロードしたサブルーチンを説明し、コンピュ
ータ制御により実行される処理ステップを示すフローチ
ャートと、および第10図は第７図に示すマイクロコンピュータのプログラ
ムメモリにロードされたサブルーチンを説明し、コンピ
ュータ制御により実行される処理ステップを示すフロー
チャートである。尚、図面において 10……ダクト,11……ピトー管,12,13……チャンバ,15,1
6……チューブ,18,19……入口,20……変換器ユニット,2
1……プリント板,30……本体部,31,32……チャンバ,35
……リードフレーム,36……仕切り,38……ベース,40…
…ウエファ,40a……ダイヤフラム,41,42……孔,44……
リードワイヤ,50……弁,51……ボビン,52……ソレノイ
ド,53……ターミナルフインガ,55……ばね,56……弁エ
レメント,58……弁壁,60……通路

フロントページの続き (56)参考文献実開昭58−91139（ＪＰ，Ｕ) 実開昭47−10581（ＪＰ，Ｕ) 特公平５−79930（ＪＰ，Ｂ２)

Claims

【特許請求の範囲】

【請求項１】第１の圧力P₁と第２の圧力P₂とにより生ず
る、DP＝P₁−P₂である可変の差圧DPの値を、時折、任意
的にあるいは周期的に信号化し、しかも用いている装置
の構成要素における可変で未知の偏位又は浮動に因る不
正確さを実質的に排除する、差圧値信号化方法におい
て、ａ）第１と第２のチャンバを含む差圧変換器の第１と第
２の入力に対し前記第１圧力P₁及び前記第２圧力P₂をそ
れぞれ接続することにより、前記変換器がOPaから約371
Paまでの圧力値の範囲に渡って変動する前記可変差圧DP
を通常検出するようにするステップであって、前記の変
換器は、前記差圧DPの値の変化の既知の関数として変動
する電気信号Ｖを発生する手段を構成し、前記電気信号
Ｖは前記差圧DP以外の関連の物理的状態の変化に因る偏
位を受けることがあり、前記変換器は、少なくとも１つ
の圧電抵抗性半導体素子を含んでいて該変換器が前記物
理的状態に因る大きな偏位電圧を受けることがあるが低
い圧力差を検出することができるようになっており、ま
た前記偏位の大きさは、前記変換器の前記電気出力信号
の前記範囲に対し相対的に大きいものである、前記のス
テップと、ｂ）バイステート装置を前記変換器の前記第１チャンバ
と前記第２チャンバとの間に接続するステップであっ
て、前記弁は第１状態においては閉じ第２状態において
は開き、該バイステート弁は、前記第１チャンバ及び前
記第２チャンバ内の各差圧が検出する前記差圧に関係な
く等しくなるように位置決めした、前記のステップと、ｃ）前記可変差圧DPの更新値を決定すべきときを指図す
る所与のパラメータに基づき、前記バイステート装置を
第２状態にセットして、前記変換器の前記第１及び第２
の２つのチャンバ内の前記圧力を等しくし、これにより
前記変換器が零の代替の差圧を見るようにし、そして前
記電気信号のそのとき存在する値Vaを決定するステップ
と、およびｄ）前記バイステート装置を第１状態にセットし、かつ
前記信号のそのとき存在する値Vxを前記決定した値Vaと
共に利用して、前記差圧DPの前記そのとき存在する値に
対する補正値DPxを得るステップであって、これにより
前記可変の差圧DPの前記信号化における偏位に因る不正
確さを実質的に排除し、かつ、非常に低い圧力差を検出
するが、検出するOPaから約371Paまでの小さな差圧値に
関する前記電気出力信号Ｖの前記狭い範囲と比較して非
常に大きい偏位を受け易い前記変換器の使用を可能にす
る、前記のステップと、を含む、差圧値信号化方法。
【請求項２】特許請求の範囲第１項記載の方法におい
て、前記のステップｄは、実際には、前記値Vxから前記
決定した値Vaを差引くことを含むこと、を特徴とする差
圧値信号化方法。
【請求項３】特許請求の範囲第１項記載の方法におい
て、前記のステップｄは、前記そのとき存在する値Vxと
前記決定した値Vaとの差を利用して、前記既知の関数か
ら前記差圧の前記補正値DPxを決定すること、を含むこ
と、を特徴とする差圧値信号化方法。
【請求項４】特許請求の範囲第１項記載の方法におい
て、前記のステップｄは、前記そのとき存在する値Vxと
前記値VaとからEx＝Vx−Vaとなる補正信号値Exを得、そ
して該補正信号値Exを利用して前記既知の関数から前記
差圧の前記補正値DPxを決定すること、を含む差圧値信
号化方法。
【請求項５】第１の圧力P₁と第２の圧力P₂とにより生ず
る、DP＝P₁−P₂である可変の差圧DPの値を、時折、任意
的にあるいは周期的に信号化し、しかも用いている装置
の構成要素における可変で未知の偏位又は浮動に因る不
正確さを実質的に排除する、差圧値信号化方法におい
て、ａ）第１と第２のチャンバを含む差圧変換器の第１と第
２の入力に対し前記第１圧力P₁及び前記第２圧力P₂をそ
れぞれ接続することにより、前記変換器が低くかつ狭い
範囲に渡って変動する前記可変差圧DPを通常検出するよ
うにするステップであって、前記の変換器は、前記差圧
DPの値の変化の既知の関数として変動する電気信号Ｖを
発生する手段を構成し、前記電気信号Ｖは前記差圧DP以
外の状態の変化に因る偏位を受けることがあり、前記変
換器は、少なくとも１つの圧電抵抗性半導体素子を含ん
でいて該変換器が前記物理的状態に因る大きな偏位電圧
を受けることがあるが低い圧力差を検出することができ
るようになっている、前記のステップと、ｂ）バイステート装置を前記変換器の前記第１チャンバ
と前記第２チャンバとの間に配置して、前記バイステー
ト装置がその可能な第１と第２の状態の内の第２の状態
にあるとき、前記第１及び第２のチャンバ内の各差圧が
等しくなるようにするステップと、ｃ）前記可変差圧DPの更新値を決定すべきとき、前記バ
イステート装置を第２状態にセットし、これにより前記
２つのチャンバ内の圧力を等しくして前記変換器が零の
代替の差圧を見るようにするステップと、ｄ）前記バイステート装置が第２の状態にある間、前記
信号のそのとき存在する値Vaの関数である補正用信号Vc
を発生するステップと、ｅ）前記変換器が前記差圧DPを検出する第１状態に、前
記バイステート装置を戻すステップと、およびｆ）ｉ）前記バイステート装置が第１状態にある間に存
在する前記信号の値Vxと、ii）前記補正用信号Vcと、か
ら偏位による不正確さが実質的に無い、補正信号Exを取
得するステップと、を含む、差圧値信号化方法。
【請求項６】特許請求の範囲第５項記載の方法におい
て、前記ステップｄは、前記補正用信号Vcを前記値Vaと
実質的に等しい値とすることを含むこと、を特徴とする
差圧値信号化方法。
【請求項７】特許請求の範囲第５項記載の方法におい
て、前記補正信号Exの値を利用して前記既知の関数から
前記差圧の更新値Pxを決定するステップ、をさらに含
み、前記更新値は偏位誤差を実質的に排除するよう補正
されること、を特徴とする差圧値信号化方法。
【請求項８】第１の圧力P₁と第２の圧力P₂とにより生ず
る、DP＝P₁−P₂である可変の差圧DPの値を、時折、任意
的にあるいは周期的に信号化し、しかも用いている装置
の構成要素における偏位又は浮動に対する可変でかつ未
知の変化に因る不正確さを実質的に排除する、差圧値信
号化方法において、ａ）第１と第２のチャンバを含む差圧変換器の第１と第
２の入力に対し前記第１圧力P₁及び前記第２圧力P₂をそ
れぞれ接続することにより、前記変換器が低くかつ狭い
範囲に渡って変動する前記可変差圧DPを通常検出するよ
うにするステップであって、前記変換器は、前記差圧DP
の変化の既知の関数として変動する電気信号Ｖを発生す
る手段を構成し、前記電気信号は関連の物理的状態の変
化に因り偏位を受けることがある、前記ステップと、ｂ）バイステート装置を前記変換器の前記第１チャンバ
と前記第２チャンバとの間に配置し、かつ前記第１チャ
ンバ及び前記第２チャンバ内の各差圧が検出する前記差
圧に関係なく等しくなるように位置決めするステップ
と、ｃ）前記可変差圧DPの更新値を決定すべき場合、前記バ
イステート装置を第２状態にセットして前記変換器の前
記第１及び第２の２つのチャンバ内の各圧力を等しく
し、かつ前記電気信号Ｖのそのとき存在する値Vaに対応
する第１の信号N₁を記憶するステップと、ｄ）前記バイステート装置を第１状態にセットし、かつ
差Nx−N₁により前記既知の関数から前記差圧のそのとき
存在する値Pxを計算して信号化するステップであって、
Nxは前記電気信号Ｖのそのとき存在する値Vxから得た信
号である、前記のステップと、を含む、差圧値信号化方法。
【請求項９】特許請求の範囲第８項記載の方法におい
て、前記の記憶および計算は、プログラム化したデジタ
ルコンピュータにより実施すること、を特徴とする差圧
値信号化方法。
【請求項１０】特許請求の範囲第９項記載の方法におい
て、前記デジタルコンピュータは、前記バイステート装
置に、前記ステップｃの間に前記バイステート装置を第
２状態にセットしかつ前記ステップｄの間にあるいはそ
の前に第２状態にセットする信号、を送るようプログラ
ム化されていること、を特徴とする差圧値信号化方法。
【請求項１１】第１の圧力P₁と第２の圧力P₂とにより生
ずる、DP＝P₁−P₂である可変の差圧DPの値を信号化し、
しかも用いている装置の構成要素における偏位又は浮動
に因る不正確さを実質的に排除する、差圧値信号化方法
において、ａ）第１と第２のチャンバを含む差圧変換器を配置し
て、該変換器が低くかつ狭い範囲に渡って変動する前記
可変差圧DPを通常検出するようにするステップであっ
て、前記変換器には、前記差圧DPの変化の既知の関数と
して変動する電気信号Ｖを発生するため補助要素が関連
しており、前記変換器は、少なくとも１つの圧電抵抗性
半導体素子を含んでいて該変換器が関連する状態の変化
に因る偏位を受けることがあるが低い圧力差を検出する
ことができるようになっている、前記のステップと、ｂ）第１の状態又は第２の状態になることができるバイ
ステート装置を配置して、その第１状態において前記圧
力DPが前記変換器に印加されるようにし、その第２状態
において前記第１及び第２のチャンバ内の圧力を実質上
等しくして検出する前記差圧がほぼ零となるようにする
ステップと、ｃ）前記圧力DPの更新値を決定すべき場合、前記バイス
テート装置を第２状態にセットして前記変換器の前記第
１及び第２の２つのチャンバ内の圧力を等しくし、かつ
前記電気信号Ｖのそのとき存在する値Vaを決定するステ
ップと、およびｄ）前記バイステート装置を第１状態にセットし、かつ
前記信号のそのとき存在する値Vxを前記決定した値Vaと
共に利用することにより、そのとき存在する圧力の補正
値DPxを得るステップと、を含む、差圧値信号化方法。
【請求項１２】第１の圧力P₁と第２の圧力P₂とにより生
ずるOPaから約371Paまでの圧力値範囲に渡って変動す
る、DP＝P₁−P₂である可変の差圧DPの値を信号化する装
置において、ａ）前記第１圧力P₁及び前記第２圧力P₂がそれぞれ印加
される第１と第２の圧力チャンバを有する差圧変換器で
あって、該変換器は、前記差圧DPに応答して該差圧の値
の変化の既知の関数として変動する信号Ｖを発生する手
段を含み、前記信号は少なくとも１つの関連の物理的状
態の変化に因り偏位を受けることがあり、該変換器は、
少なくとも１つの圧電抵抗性半導体素子を含んでいて該
変換器が前記物理的状態に因る大きな偏位電圧を受ける
ことがあるが低い圧力差を検出することができるように
なっており、また前記偏位の大きさは、前記可変の差圧
DPの低くかつ狭い圧力値範囲に対し相対的に大きいもの
である、前記の変換器と、ｂ）前記変換器の前記第１チャンバと前記第２チャンバ
との間に接続しておりかつ第１と第２の状態を有するバ
イステート装置であって、１）前記第１チャンバ及び前
記第２チャンバ内の各差圧が検出する前記差圧に関係な
く等しくなるように前記第１及び第２のチャンバを接続
するための手段と、２）第１の状態にあるとき前記変換
器に前記の可変差圧を印加する手段と、を含む前記のバ
イステート装置と、ｃ）前記バイステート装置を第２状態にセットして、前
記第１及び第２のチャンバに存在する圧力を等しくし、
これにより前記変換器が零の代替の差圧値を見るように
する手段と、および前記変換器によりそのとき発生され
る信号Ｖの値Vaを記憶する手段と、およびｄ）前記バイステート装置を第１状態にセットして前記
変換器がP₁‐P₂に等しい前記可変差圧DPを見るようにす
る手段と、および前記変換器によりそのとき発生される
信号Ｖの値Vxを記憶した値Vaと共に使用して、前記可変
差圧の値Pxを表す最終信号を発生する使用手段であっ
て、これにより前記可変の差圧DPの前記信号化における
偏位に因る不正確さを実質的に排除し、かつ、非常に低
い圧力差を検出するが、検出するOPaから約371Paまでの
小さくかつ狭い圧力値範囲に比較して非常に大きい偏位
を受け易い変換器の使用を可能にする、前記の使用手段
と、を組合わせてを含む、差圧値信号化装置。
【請求項１３】特許請求の範囲第12項記載の装置におい
て、前記使用手段は、前記値VxとVaとの間の差Vx-Vaを
利用する手段を含むこと、を特徴とする差圧値信号化装
置。
【請求項１４】特許請求の範囲第12項記載の装置におい
て、前記使用手段は、前記最終信号を、 Px＝Pa＋（1/K）（Vx−Va）の関係により計算して、Pxの値を有するようにさせる手
段を含み、1/Kは前記既知の関数により少なくとも部分
的に確立された伝達関数であること、を特徴とする差圧
値信号化装置。
【請求項１５】第１の圧力P₁と第２の圧力P₂とにより生
ずるOPaから約371Paまでの圧力値範囲に渡って変動す
る、DP＝P₁−P₂である可変の差圧DPの値を信号化する装
置であって、ａ）前記第１圧力P₁及び前記第２圧力P₂がそれぞれ印加
される第１と第２の圧力チャンバを有する差圧変換器で
あって、該変換器は、前記差圧に応答して該差圧の値の
変化の既知の関数として変動する信号Ｖを発生する手段
を含み、前記信号は少なくとも１つの関連の物理的状態
の変化に因り偏位を受けることがある、前記の差圧変換
器と、ｂ）前記変換器の前記第１チャンバと前記第２チャンバ
との間に接続されておりかつ第１と第２の状態を有する
バイステート装置と、ｃ）第２状態における前記バイステート装置と関連して
おり、前記第１及び第２のチャンバを互いに連通するよ
うにして圧力差を等しくする手段と、ｄ）第１状態における前記バイステート装置と関連して
おり、前記差圧DPを前記変換器に印加する手段と、ｅ）前記バイステート装置を第２状態にセットする第２
状態セット手段と、ｆ）該第２状態セット手段が作動している間作用して、
前記変換器によりそのとき発生される信号Ｖの値Vaを記
憶する記憶手段と、ｇ）前記バイステート装置を第１状態にセットする第１
状態セット手段と、ｈ）前記第１状態セット手段が作動している間作用し
て、前記の記憶した値と前記信号Ｖのそのとき信号化さ
れている値Vxとを利用して前記既知の関数に適用された
差Vx-Vaにより前記可変差圧のそのとき存在する値Pxを
表す最終信号を発生する利用手段と、を含む差圧値信号化装置。
【請求項１６】特許請求の範囲第15項記載の装置におい
て、前記利用手段は、 Px＝Pa＋（1/K）（Vx−Va）の関係により前記最終信号を発生するプログラム化した
デジタルコンピュータを含み、1/Kは前記既知の関数に
より少なくとも部分的に確立された伝達関数であるこ
と、を特徴とする差圧値信号化装置。
【請求項１７】特許請求の範囲第16項記載の装置におい
て、前記プログラム化したデジタルコンピュータは、前
記バイステート装置に結合され、かつ部分的に前記第２
状態セット手段と前記第１状態セット手段とを構成する
こと、を特徴とする差圧値信号化装置。
【請求項１８】特許請求の範囲第17項記載の装置におい
て、前記プログラム化したデジタルコンピュータは、少
なくとも部分的に前記記憶手段を構成すること、を特徴
とする差圧値信号化装置。
【請求項１９】物理的パラメータに関する可変の差圧DP
の検出値を表すデジタル信号をデジタルコンピュータに
おいて発生する装置であって、前記差圧DPを検出して該
差圧の変化に応答して既知の関係に従って値が変化する
電気的なアナログ信号を発生する変換器を含み、該変換
器は、少なくとも１つの圧電抵抗性素子を含んでいて該
変換器が状態における１つ以上の変動に因り大きな偏位
又は浮動の電圧を受ける特性を示すものであるが低い圧
力差を検出することができるものであり、ａ）前記電気信号を受けるように結合されたアナログ−
デジタル変換器と、ｂ）前記アナログ−デジタル変換器の出力を受けるよう
に接続された入力ポートを有しており、前記出力を任意
的にあるいは周期的に採集し取入れるようプログラム化
されたデジタルコンピュータと、ｃ）第１または第２の状態に留まるよう制御可能なオン
−オフ装置であって、前記変換器により検出される前記
差圧を、前記第２状態のときに、等しくなるように強制
する手段、の一部を形成する前記オン−オフ装置であっ
て、該オン−オフ装置は、前記変換器の２つのチャンバ
の間に配置された弁であって、前記２つのチャンバが互
いに分離される第１の状態と前記２つのチャンバが互い
に連通する第２の状態とにセット可能である前記の弁を
含む、前記のオン−オフ装置と、を含み、ｄ）前記デジタルコンピュータは、前記オン−オフ装置
に結合された出力ポートを有していて、選択された間隔
の間前記オン−オフ装置に作動信号を供給して、前記オ
ン−オフ装置を通常の第１状態から第２状態へ切換えさ
せ、ｅ）前記デジタルコンピュータに、前記差圧DPの補正を
取得すべきときに入るサブルーチンを含むプログラムが
ロードされ、該サブルーチンは前記デジタルコンピュー
タと共に、全体的あるいは部分的に、ｉ）前記オン−オフ装置を第２状態にセットする第１の
手段と、 ii）該第１手段が作動している間に前記アナログ−デジ
タル変換器の前記出力を取入れかつ記憶する第２の手段
と、 iii）前記オン−オフ装置を第１状態に戻す第３の手段
であって、そのとき前記変換器により検出される前記パ
ラメータはそのとき存在する値を取る、前記の第３の手
段と、 iv）前記オン−オフ装置が第１状態にある間に前記アナ
ログ−デジタル変換器の前記出力を取入れ、前記第２の
手段が記憶した値により前記出力の値を補正して、偏位
又は浮動の影響を排除するよう補正したパラメータ表示
用の最終信号を発生しかつ記憶する第４の手段と、を構成すること、を特徴とするデジタル信号発生装置。
【請求項２０】可変性の差圧DPの検出値を表すデジタル
信号を発生する装置において、ａ）シリコンダイヤフラムに形成した圧電抵抗ブリッジ
と、ｂ）前記ダイヤフラムをその間の変形可能の壁として備
えた２つのチャンバを定める本体部であって、前記２つ
のチャンバは２つのそれぞれの圧力を受け入れる入力を
有していて前記ダイヤフラムが前記差圧DPの関数として
歪むようになった、前記の本体部と、ｃ）出力Ｅを有する加算増幅器と、ｄ）前記ブリッジを励起し、かつ該ブリッジからの出力
信号Ｖを前記加算増幅器の入力へ印加する回路手段であ
って、前記出力Ｅは、前記２つのチャンバにおける差圧
の変化の既知の関数に従って、前記信号Ｖの偏位と前記
増幅器の飽和とを除いて、変化する、前記の回路手段
と、ｅ）前記本体部に装着されかつ該本体部の一部を形成す
るソレノイド弁であって、関連のソレノイドのオン−オ
フ制御によって、１）前記２つのチャンバが互いに分離
される状態と、２）前記２つのチャンバが互いに直接連
通する状態の、第１と第２の状態にセット可能である、
前記のソレノイド弁と、ｆ）前記２つのチャンバに、前記の可変性の差圧DPを発
生させるそれぞれの可変性の圧力P₁とP₂とを結合する手
段と、ｇ）前記増幅器と前記ソレノイドとに実効上結合した、
プログラム化したデジタルコンピュータと、ｈ）前記コンピュータに結合されかつこれにより制御さ
れるセット可能の補正信号源、並びに、該信号源から前
記加算増幅器に補正信号Vcを印加することにより前記増
幅器への有効入力が（V-Vc）となり、その出力Ｅが飽和
を除き（V-Vc）に比例するようにする手段と、を含み、ｉ）前記デジタルコンピュータと、これにロードされた
プログラムとが集合的に、 i1）まず制御信号を前記ソレノイドに印加して、前記弁
を第２状態にする手段と、 i2）前記i1の手段が作動している間作用して、前記補正
信号源をセットして前記信号Vcを、前記増幅器の出力Ｅ
を実質上零と等しくさせる値Vaに調整する手段と、 i3）次に制御信号を前記ソレノイドに印加して、前記弁
を第１状態にする手段と、 i4）前記i3の手段が作動している間作用して、前記コン
ピュータにおいて、Ｅに比例し従って差Vx-Vaに比例す
る値Nxを有するデジタル信号Ｎを生成する手段であっ
て、Vxは前記ブリッジ出力のそのとき存在する値であ
り、Vaは前記補正信号の前記調整された値である、前記
の手段と、および i5）前記デジタル信号の値Nxから、前記差圧DPのそのと
き存在する値DPxを表す第２のデジタル信号を計算しか
つ発生する手段と、を構成する、デジタル信号発生装置。
【請求項２１】可変性の差圧DPの検出値を表すデジタル
信号を発生する装置において、ａ）シリコンダイヤフラム上に形成した圧電抵抗ブリッ
ジと、ｂ）前記ダイヤフラムをその間の変形可能の壁として備
えた２つのチャンバを定める本体部であって、前記２つ
のチャンバは、それぞれ２つの圧力を受ける２つの入力
を有していて、前記ダイヤフラムが前記差圧の関数とし
て撓む、前記の本体部と、ｃ）前記ブリッジを励起し、かつ該ブリッジからの出力
信号を増幅する回路手段であって、前記出力信号の値を
表すデジタル信号Ｎを発生するアナログ−デジタル変換
器を含み、前記信号は前記２つのチャンバでの差圧DPの
変化の既知の関数に従って変化する、前記の回路手段
と、ｄ）前記本体部に装着されかつ該本体部の一部を形成す
るソレノイド弁であって、関連のソレノイドのオン−オ
フ制御によって、ｉ）前記２つのチャンバが互いに分離
する状態と、ii）前記２つのチャンバが互いに直接連通
する状態と、の第１と第２の状態にセット可能である、
前記のソレノイド弁と、ｅ）前記２つのチャンバに、前記の可変性の差圧DPを発
生させるそれぞれの可変性の圧力P₁とP₂とを連結する手
段と、ｆ）前記アナログ−デジタル変換器と前記ソレノイドと
に結合された、プログラム化されたデジタルコンピュー
タと、を含み、ｇ）前記デジタルコンピュータと、該コンピュータにロ
ードしたプログラムとが集合的に、 g1）まず制御信号を前記ソレノイドに印加して、前記弁
を第２の状態にする手段と、 g2）前記g1の手段が作動している間に前記アナログ−デ
ジタル変換器から受ける前記デジタル信号Ｎのそのとき
存在する値に対応するデジタル値N₁を記憶する手段と、 g3）次に制御信号を前記ソレノイドに印加して、前記弁
を第１の状態にする手段と、 g4）前記g3の手段が作動している間に値Nxを有する信号
Ｎを前記アナログ−デジタル変換器から受ける手段と、
および g5）差Nx-N₁に適用する前記既知の関数に従って前記差
圧DPの値Pxを表すデジタル信号P_vを計算しかつ発生する
手段と、を構成する、デジタル信号発生装置。
【請求項２２】差圧の変化の関数として変化する信号を
発生する変換器システムにおいて、ａ）２つのそれぞれの可変性の圧力P₁とP₂で媒体を受け
るようになった２つのチャンバを定める手段と、ｂ）前記２つのチャンバに関連しており、DP＝P₁−P₂で
ある前記差圧DPに応答する変換器手段であって、該変換
器手段は、前記２つのチャンバ内の圧力値の差圧DPの既
知の関数として変動する信号Ｖを発生する手段を含み、
前記変換器手段は、少なくとも１つの圧電抵抗性半導体
素子を含んでいて該変換器手段が物理的状態に因る大き
な偏位電圧を受けることがあるが低い圧力差を検出する
ことができるようになった、前記の変換器手段と、ｃ）前記変換器手段の前記２つのチャンバの間に接続し
たバイステート弁であって、該弁を開いたとき検出する
前記差圧に無関係に前記２つのチャンバ内の前記差圧が
実質上零となるように位置決めした、前記のバイステー
ト弁と、およびｄ）オン−オフタイプの作動信号に応答して、前記弁を
制御して選択的に第１状態または第２状態にする手段
と、を組合わせて含む変換器システム。
【請求項２３】差圧の変化の関数として変化する信号を
発生する変換器装置において、ａ）２つの導管を介して、それぞれの可変性の圧力P₁と
P₂で媒体を受けるようになった２つのチャンバを定める
本体部と、ｂ）前記２つのチャンバの間で前記本体部の壁に設けて
あり、DP＝P₁−P₂である前記差圧DPの変化の関数として
変動する物理的特性の変化を発生させる手段であって、
前記変換器は、少なくとも１つの圧電抵抗性半導体素子
を含んでいて該変換器が物理的状態に因る大きな偏位電
圧を受けることがあるが低い圧力差を検出することがで
きるようになっている、前記の手段と、ｃ）前記２つのチャンバの間に接続し、かつ第１と第２
の位置の間で運動可能となっていて前記２つのチャンバ
の間の通路をメークしたりブレークしたりする弁であっ
て、該弁が通路をメークするとき前記２つのチャンバ内
の前記差圧が実質上零となるように位置決めした、前記
の弁と、を含み、ｄ）前記弁が、オン−オフタイプの作動信号に応答し
て、前記通路を選択的にメークしたりブレークしたりす
る手段を有していること、を特徴とする変換器装置。