Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0814848B2 - Displacement pattern removal device - Google Patents
[go: Go Back, main page]

JPH0814848B2 - Displacement pattern removal device - Google Patents

Displacement pattern removal device

Info

Publication number
JPH0814848B2
JPH0814848B2 JP60244574A JP24457485A JPH0814848B2 JP H0814848 B2 JPH0814848 B2 JP H0814848B2 JP 60244574 A JP60244574 A JP 60244574A JP 24457485 A JP24457485 A JP 24457485A JP H0814848 B2 JPH0814848 B2 JP H0814848B2
Authority
JP
Japan
Prior art keywords
data
coefficient
supplied
displacement pattern
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60244574A
Other languages
Japanese (ja)
Other versions
JPS62105275A (en
Inventor
徳一 伊藤
敦 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60244574A priority Critical patent/JPH0814848B2/en
Publication of JPS62105275A publication Critical patent/JPS62105275A/en
Publication of JPH0814848B2 publication Critical patent/JPH0814848B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Image Analysis (AREA)
  • Character Input (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばビデオ画像処理において、動部分を
除去し、固定部分のみを抽出するための変位パターン除
去装置に関する。
The present invention relates to a displacement pattern removing device for removing a moving part and extracting only a fixed part in video image processing, for example.

〔発明の概要〕[Outline of Invention]

本発明は変位パターン除去装置に関し、累積データと
入力データとを加重して加算し、この加算データを出力
データとすると共に累積データとしてフィードバックす
ることにより、簡単な構成で変位パターンを除去し、さ
らにこの処理を連続で行えるようにするものである。
The present invention relates to a displacement pattern removing device, wherein accumulated data and input data are weighted and added, and the added data is used as output data and fed back as accumulated data to remove the displacement pattern with a simple configuration. This process can be continuously performed.

〔従来の技術〕[Conventional technology]

例えば画像処理において、物体の動きの検出を行う場
合には、まず動物体を除去したいわゆる背景画像を得る
必要がある。その場合に従来の変位パターン除去装置で
は、時系列の複数のデータを保存しておき、それらのデ
ータの内で出現回数の多いものを固定パターン(背
景)、少ないものを変位パターン(動物体)として処理
を行っている。
For example, when detecting the movement of an object in image processing, it is necessary to first obtain a so-called background image from which the moving object is removed. In that case, in the conventional displacement pattern removing apparatus, a plurality of time-series data are stored, and one of those data that has a large number of appearances is a fixed pattern (background) and one that has a small number of appearances is a displacement pattern (animal object). Is being processed as.

しかしながらこの方法では、複数データを保存するた
めの機構が必要であり、特に上述のような画像処理では
そのデータ量が膨大になって構成が極めて大規模になっ
てしまう。また逐時供給されるデータを連続処理する場
合にはデータが供給されるたびに出現回数の測定を繰り
返さなければならず、極めて高速の処理が必要で、実現
が困難であった。
However, this method requires a mechanism for storing a plurality of data, and particularly in the image processing as described above, the data amount becomes enormous and the configuration becomes extremely large. Further, in the case of continuously processing the data which is supplied one by one, it is necessary to repeat the measurement of the number of appearances every time the data is supplied, which requires extremely high-speed processing, which is difficult to realize.

ところで、本願出願人は先に、ビデオ画像処理に適用
できるディジタル信号処理装置(特開昭58-215813号公
報参照)を提案した。
By the way, the applicant of the present application has previously proposed a digital signal processing device (see Japanese Patent Laid-Open No. 58-215813) applicable to video image processing.

すなわち第2図はその装置の概略を説明するもので、
図において(21)は入力端子、(22)は入出力制御(IO
C)系、(23)は入力画像メモリ(VIM)系、(24)は信
号処理(PIP)系、(25)はアドレス生成(PVP)系、
(26)は出力画像メモリ(VIM)系、(27)は主制御(T
C)系、(28)は出力端子である。
That is, FIG. 2 explains the outline of the apparatus,
In the figure, (21) is the input terminal, (22) is the input / output control (IO
C) system, (23) is an input image memory (VIM) system, (24) is a signal processing (PIP) system, (25) is an address generation (PVP) system,
(26) is the output image memory (VIM) system, (27) is the main control (T
C) system, (28) is an output terminal.

この装置において、入力端子(21)にはビデオカメラ
(図示せず)等からのアナログのビデオ信号が供給され
る。このビデオ信号がIOC系(22)に供給され、AD変換
等により所定のディジタルデータに変換されてVIM系(2
3)に書込まれる。なおIOC系(22)からディジタルデー
タ以外にもクロック、支配モード信号、アドレス、書込
制御信号等の外側からVIM系(23)を制御する信号が供
給されている。
In this device, an input terminal (21) is supplied with an analog video signal from a video camera (not shown) or the like. This video signal is supplied to the IOC system (22) and converted into predetermined digital data by AD conversion or the like, and the VIM system (2
Written in 3). In addition to digital data, signals for controlling the VIM system (23) are supplied from the outside of the IOC system (22) such as clocks, control mode signals, addresses, and write control signals.

またこのVIM系(23)に、PVP系(25)から処理を行う
ディジタルデータのアドレス、書込制御、読出モード、
データセレクト等の内側からVIM系(23)を制御する信
号が供給され、このアドレスのデータがPIP系(24)と
相互に転送されて処理が行われる。さらにPIP系(24)
で処理されたデータがVIM系(26)に供給され、このVIM
系(26)にPVP系(25)からのアドレス等が供給され
る。これによって処理されたディジタルデータがVIM系
(26)に書込まれる。
In addition, the VIM system (23) has a digital data address to be processed from the PVP system (25), a write control, a read mode,
A signal for controlling the VIM system (23) is supplied from the inside of data select or the like, and the data of this address is transferred to the PIP system (24) and processed. Furthermore PIP system (24)
The data processed by the VIM system (26) is supplied to this VIM system.
Addresses and the like from the PVP system (25) are supplied to the system (26). The processed digital data is written to the VIM system (26).

さらにこのVIM系(26)にもIOC系(22)からのアドレ
ス等が供給され、これによって読出されたディジタルデ
ータがIOC系(22)に供給され、DA変換等により所定の
アナログのビデオ信号に変換されて出力端子(28)に取
出される。
Further, the VIM system (26) is also supplied with an address and the like from the IOC system (22), whereby the read digital data is supplied to the IOC system (22) and converted into a predetermined analog video signal by DA conversion or the like. It is converted and taken out to the output terminal (28).

なおTC系(27)からは、各系(22)〜(26)に対して
それぞれモード、方式等の指定信号やクロック信号等が
供給される。
The TC system (27) supplies a designation signal such as a mode and system, a clock signal, etc. to each system (22) to (26).

またIOC系(22)からPVP系(25)へ処理すべきフレー
ムの開始信号が供給されると共に、PVP系(25)からIOC
系(22)へ処理の終了信号が供給される。
Further, the start signal of the frame to be processed is supplied from the IOC system (22) to the PVP system (25), and the IVP system (25) starts the IOC.
A processing end signal is supplied to the system (22).

このようにして入力端子(21)に供給されたビデオ信
号がディジタル処理されて出力端子(28)に取出される
わけであるが、上述の装置によれば、処理に必要な機能
をそれぞれの系(22)〜(26)に分担し、各系(22)〜
(26)ごとに独立に制御回路を設けてそれぞれ独立のマ
イクロプログラムで制御を行うことができるので、各系
ごとのソフトウェアの負担が少なく、簡単なプログラム
で高速の処理を行うことができる。これによって例えば
ビデオ信号をリアルタイムで処理することも可能になっ
ている。
In this way, the video signal supplied to the input terminal (21) is digitally processed and output to the output terminal (28). According to the above-described apparatus, the functions necessary for the processing are provided to the respective systems. (22)-(26), each system (22)-
Since a control circuit can be provided independently for each (26) and control can be performed by independent microprograms, the load on software for each system is small and high-speed processing can be performed with a simple program. This makes it possible, for example, to process video signals in real time.

ところで上述の装置において、処理の内容はPIP系(2
4)等のマイクロプログラムによって決定される。そこ
でこれらのマイクロプログラムを書替ることによって処
理の内容を変更することができる。
By the way, in the above-mentioned device, the contents of the process are PIP (2
Determined by the microprogram such as 4). Therefore, the contents of the processing can be changed by rewriting these microprograms.

すなわち第3図はPIP系(24)の具体的な構成を示
し、このPIP系(24)は実際には多数(例えば60個)の
処理プロセッサ部(30)が並列に設けられて形成される
が、図ではその内の2個(30a)(30b)のみが示されて
いる。この図において、VIM系(23)または(26)から
のディジタルデータは各プロセッサ部(30a)(30b)・
・・ごとに設けられた入力レジスタ(FRA)(31a)(31
b)・・・に供給されると共に、これらのレジスタはPVP
系(25)によってVIM系(23)(26)の読出アドレスに
合わせて制御され、各プロセッサ部ごとに必要な所定量
のデータが記憶される。
That is, FIG. 3 shows a specific configuration of the PIP system (24). The PIP system (24) is actually formed by arranging a large number (for example, 60) of processor units (30) in parallel. However, in the figure, only two of them (30a) and (30b) are shown. In this figure, the digital data from the VIM system (23) or (26) is the processor unit (30a) (30b).
..Input registers (FRA) (31a) (31 provided for each
b) ... and these registers are PVP
The system (25) controls the read addresses of the VIM systems (23) and (26) according to the read addresses, and stores a predetermined amount of data required for each processor unit.

これらのレジスタ(31a)(31b)・・・に書込まれた
データがそれぞれ演算部(32a)(33a),(32b)(33
b)・・・に供給される。そしてこれらの演算部にはそ
れぞれ加減算器、乗算器及び係数メモリ、データメモリ
共が設けられ、制御部(34a)(34b)・・・からの制御
信号に従って線形及び非線形のデータ変換演算を行う。
さらにこの演算結果は演算部(33a)(33b)・・・に得
られ、この演算部(33a)(33b)・・・がPVP系(25)
によってVIM系(23)(26)の書込アドレスに合わせて
制御され、演算結果がVIM系(23)(26)の所望部に書
込まれる。
The data written in these registers (31a) (31b)... Are calculated by the operation units (32a) (33a), (32b) (33
b) is supplied to. Each of these arithmetic units is provided with an adder / subtractor, a multiplier, a coefficient memory, and a data memory, and performs linear and non-linear data conversion arithmetic operations according to control signals from the control units (34a) (34b).
Further, this calculation result is obtained by the calculation units (33a) (33b) ..., and these calculation units (33a) (33b) ..
Is controlled according to the write address of the VIM system (23) (26), and the operation result is written in the desired portion of the VIM system (23) (26).

そしてこの場合に、制御部(34a)(34b)・・・から
の制御信号はマイクロプログラムメモリ(MPM)(35a)
(35b)・・・に書込まれたマイクロプログラムに従っ
て形成される。そこでこのMPM(35a)(35b)・・・を
いわゆるPAM構成とし、このMPM(35a)(35b)・・・に
変更部(36a)(36b)・・・を通じて外部からのマイク
ロプログラムを書込むことにより、マイクロプログラム
を書替て処理の内容を変更することができる。
In this case, the control signals from the control units (34a) (34b)... Are stored in the microprogram memory (MPM) (35a).
(35b) are formed in accordance with the microprogram written in. Therefore, the MPMs (35a) (35b) ... Have a so-called PAM structure, and a microprogram from the outside is written into the MPMs (35a) (35b) ... through the change units (36a) (36b). As a result, the contents of the processing can be changed by rewriting the microprogram.

本願発明者はこの点に着目したものである。 The inventor of the present application pays attention to this point.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の技術では、データの保存のために大規
模な構成を必要とし、また連続処理を行うこともできな
いなどの問題点があった。
The above-described conventional technique has a problem that a large-scale configuration is required to store data and continuous processing cannot be performed.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、係数A及び係数Bを出力する係数記憶手段
(2)と、入力画像データ(FRA(31))に上記係数A
を乗算して出力する第1の乗算手段(1A)と、上記第1
の乗算手段の出力信号と第2の乗算手段(1B)の出力信
号とを加算する加算手段(4)と、上記加算手段の出力
信号を記憶する記憶手段(3)とを備え、上記第2の乗
算手段は、上記記憶手段の出力信号と上記係数Bを乗算
してその出力信号を上記加算手段に供給するようになさ
れ、上記係数記憶手段に記憶されている上記係数Aの値
aと上記係数Bの値bの関係が、a+b=1となるよう
に選定されていることを特徴とする変位パターン除去装
置である。
According to the present invention, the coefficient storage means (2) for outputting the coefficient A and the coefficient B and the coefficient A in the input image data (FRA (31)) are used.
A first multiplication means (1A) for multiplying and outputting
The addition means (4) for adding the output signal of the multiplication means and the output signal of the second multiplication means (1B), and the storage means (3) for storing the output signal of the addition means. The multiplying means is adapted to multiply the output signal of the storage means by the coefficient B and supply the output signal to the adding means, and the value a of the coefficient A stored in the coefficient storage means and the value of the coefficient a. The displacement pattern removing device is characterized in that the relationship of the value b of the coefficient B is selected so that a + b = 1.

〔作用〕[Action]

これによれば、供給されるデータを累積して変位パタ
ーンを除去するようにしているので、保存データは累積
データのみでよく、構成が簡単になると共に連続処理も
容易に行うことができる。
According to this, since the supplied data is accumulated and the displacement pattern is removed, only the accumulated data is required as the stored data, which simplifies the configuration and facilitates continuous processing.

〔実施例〕〔Example〕

第1図は、本願の装置を実現するためのPIP系(24)
における処理プロセッサ部(30)の機能ブロックを示
す。
Figure 1 shows a PIP system (24) for realizing the device of the present application.
3 shows functional blocks of a processing processor section (30) in FIG.

図において、FPA(31)からの入力データXnが乗算器
(1A)に供給され、係数メモリ(2)からの加重係数A
が乗算されると共に、データメモリ(3)からの累積デ
ータYn-1が乗算器(1B)に供給され、同じく係数メモリ
(2)からの加重係数Bが乗算される。さらにこれらの
乗算器(1A)(1B)からの信号が加算器(4)に供給さ
れ、加算されたデータがデータメモリ(3)に書込まれ
る。なお上述の加重係数A,Bは、 A+B=1 とされる。
In the figure, the input data Xn from the FPA (31) is supplied to the multiplier (1A), and the weighting coefficient A from the coefficient memory (2) is supplied.
And the accumulated data Yn -1 from the data memory (3) is supplied to the multiplier (1B), which is also multiplied by the weighting coefficient B from the coefficient memory (2). Further, the signals from the multipliers (1A) and (1B) are supplied to the adder (4), and the added data is written in the data memory (3). The above weighting factors A and B are A + B = 1.

従ってこの装置において、データメモリ(3)に新に
書込まれる加算データYnは、 Yn=AXn+BYn-1 となり、このデータYnがさらに累積データとして乗算器
(1B)にフィールドバックされ、さらにこれが繰り返さ
れる。これによって入力データXn中の固定パターンのみ
が残され、変位パターンが除去される。そしてこのデー
タYnが出力データとしてVIM系(23)(26)へ供給され
る。
Therefore, in this device, the addition data Yn newly written in the data memory (3) becomes Yn = AXn + BYn −1 , and this data Yn is further fielded back to the multiplier (1B) as cumulative data, and this is repeated. . This leaves only the fixed pattern in the input data Xn and removes the displacement pattern. Then, this data Yn is supplied as output data to the VIM system (23) (26).

すなわち上述の装置において、入力データXnと累積デ
ータYn-1との間で不変(固定パターン)の部分は、A+
B=1であることからそのままの値で次の累積データYn
とされる。これに対して変化(固定パターン変位パタ
ーン)した部分は、加重係数A,Bの割合で減衰されて次
の累積データYnとされ、さらにこの変位パターンは累積
された時間に対するそのパターンの占める時間割合に従
って減衰されて、この変位パターンが除去される。
That is, in the above-mentioned device, the portion of the invariant (fixed pattern) between the input data Xn and the cumulative data Yn -1 is A +
Since B = 1, the next value of the accumulated data Yn remains unchanged.
It is said. On the other hand, the changed part (fixed pattern displacement pattern) is attenuated by the ratio of the weighting factors A and B to be the next accumulated data Yn, and this displacement pattern is the ratio of the time occupied by the pattern to the accumulated time. And the displacement pattern is removed.

こうして変位パターンの除去が行われるわけである
が、上述の装置によれば保存されるデータは累積データ
のみでよいので、構成は極めて簡単になる。なお上述の
処理プロセッサ部を60個設けた例では、処理を3原色独
立に行ったとして1つのプロセッサ部のデータ量は画像
の20分の1であり、極めて小規模のメモリで足りる。
Although the displacement pattern is removed in this manner, the above-described apparatus requires only accumulated data, so the configuration is extremely simple. In the case where the above-mentioned 60 processing processor units are provided, the amount of data in one processor unit is 1/20 of the image, assuming that the processing is performed independently for the three primary colors, and a very small memory is sufficient.

さらに順次データを累積して処理を行っているので、
データを連続処理する場合にも好適である。
Furthermore, since data is accumulated and processed sequentially,
It is also suitable for continuous processing of data.

なお加重係数A,Bの値は、Aを大きくすれば収束は早
くなるが変位パターンの残留が多くなり、Bを大きくす
ると変位パターンの残留は少ないが収束が遅くなる。そ
こで上述の装置において、例えば累積の回数を測定し、
それに応じて加重係数を、最初はAを大きくし、累積が
進むに従って徐々にBを大きくするように制御してもよ
い。
With respect to the values of the weighting factors A and B, if A is increased, the convergence becomes faster but the displacement pattern remains more, and if B is increased, the displacement pattern remains less but the convergence slows. Therefore, in the above device, for example, the number of times of accumulation is measured,
Accordingly, the weighting coefficient may be controlled so that A is increased at first and B is gradually increased as the accumulation progresses.

〔発明の効果〕〔The invention's effect〕

本発明によれば、供給されるデータを累積して変位パ
ターンを除去するようにしているので、保存データは累
積データのみでよく、構成が簡単になると共に連続処理
をも容易に行うことができるようなった。
According to the present invention, since the supplied data is accumulated and the displacement pattern is removed, only the accumulated data is required as the stored data, the configuration is simplified and continuous processing can be easily performed. It was like

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一例の構成図、第2図、第3図は従来
の技術の説明のための図である。 (1A)(1B)は乗算器、(2)は係数メモリ、(3)は
データメモリ、(4)は加算器である。
FIG. 1 is a configuration diagram of an example of the present invention, and FIGS. 2 and 3 are diagrams for explaining a conventional technique. (1A) and (1B) are multipliers, (2) is a coefficient memory, (3) is a data memory, and (4) is an adder.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】係数A及び係数Bを出力する係数記憶手段
と、 入力画像データに上記係数Aを乗算して出力する第1の
乗算手段と、 上記第1の乗算手段の出力信号と第2の乗算手段の出力
信号とを加算する加算手段と、 上記加算手段の出力信号を記憶する記憶手段とを備え、 上記第2の乗算手段は、上記記憶手段の出力信号と上記
係数Bを乗算してその出力信号を上記加算手段に供給す
るようになされ、 上記係数記憶手段に記憶されている上記係数Aの値aと
上記係数Bの値bの関係が、a+b=1となるように選
定されていることを特徴とする変位パターン除去装置。
1. A coefficient storing means for outputting a coefficient A and a coefficient B, a first multiplying means for multiplying input image data by the coefficient A and outputting the same, an output signal of the first multiplying means and a second The addition means for adding the output signal of the multiplication means and the storage means for storing the output signal of the addition means are provided, and the second multiplication means multiplies the output signal of the storage means by the coefficient B. The output signal is supplied to the adding means, and the relationship between the value a of the coefficient A and the value b of the coefficient B stored in the coefficient storage means is selected so that a + b = 1. Displacement pattern removing device characterized in that.
JP60244574A 1985-10-31 1985-10-31 Displacement pattern removal device Expired - Fee Related JPH0814848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60244574A JPH0814848B2 (en) 1985-10-31 1985-10-31 Displacement pattern removal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60244574A JPH0814848B2 (en) 1985-10-31 1985-10-31 Displacement pattern removal device

Publications (2)

Publication Number Publication Date
JPS62105275A JPS62105275A (en) 1987-05-15
JPH0814848B2 true JPH0814848B2 (en) 1996-02-14

Family

ID=17120742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60244574A Expired - Fee Related JPH0814848B2 (en) 1985-10-31 1985-10-31 Displacement pattern removal device

Country Status (1)

Country Link
JP (1) JPH0814848B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5374832A (en) * 1976-12-15 1978-07-03 Nec Corp Processor for static picture signal
JPS5642869A (en) * 1979-09-14 1981-04-21 Nec Corp Motion picture/still picture separator

Also Published As

Publication number Publication date
JPS62105275A (en) 1987-05-15

Similar Documents

Publication Publication Date Title
US4891779A (en) Apparatus for arithmetic processing
JPH0814848B2 (en) Displacement pattern removal device
JPH0731732B2 (en) Motion detection device
JPH0814849B2 (en) Motion detection device
JP2535817B2 (en) Processor
JPH0719285B2 (en) Displacement pattern removal device
JPH0719286B2 (en) Motion detection device
JP2557042B2 (en) Program transfer device
JP3125672B2 (en) Digital filter
JP2574312B2 (en) High speed Hadamard converter
JPH01321574A (en) Memory device
JP2610817B2 (en) Address generator
JPS642290B2 (en)
JPS6361706B2 (en)
JPH06103461B2 (en) Program transfer device
JPS6162174A (en) Information processor
JP2552087B2 (en) Decimal multiplication processor
EP0321584A1 (en) System for calculating sum of products
JPH0789367B2 (en) Data input storage device
JPS60157672A (en) Picture processing circuit
JPS61241879A (en) Space product sum arithmetic unit
JPH0320880A (en) Conversion circuit
JPH0230546B2 (en)
JPH03139773A (en) Digital image processor
JP2000286679A (en) Digital signal processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees