JPH0817166B2 - 超薄膜ｓｏｉ基板の製造方法及び製造装置 - Google Patents
超薄膜ｓｏｉ基板の製造方法及び製造装置Info
- Publication number
- JPH0817166B2 JPH0817166B2 JP3124779A JP12477991A JPH0817166B2 JP H0817166 B2 JPH0817166 B2 JP H0817166B2 JP 3124779 A JP3124779 A JP 3124779A JP 12477991 A JP12477991 A JP 12477991A JP H0817166 B2 JPH0817166 B2 JP H0817166B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- interference fringes
- film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
- G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
- G01B11/0683—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＳＯＩ（Ｓｉｌｉｃ
ｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板における単結晶
超薄膜層の製造方法に関し、さらに詳しくは、誘電体基
板上に接合された単結晶シリコン層の超薄膜化のための
薄膜化方法および膜厚制御方法に係わるものである。
ｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板における単結晶
超薄膜層の製造方法に関し、さらに詳しくは、誘電体基
板上に接合された単結晶シリコン層の超薄膜化のための
薄膜化方法および膜厚制御方法に係わるものである。
【０００２】
【従来の技術】従来、この種の誘電体基板上の単結晶シ
リコン超薄膜を得る手法として次の各手法が提案されて
いる。第１の手法は、誘電体結晶、例えば、単結晶サフ
ァイア基板上に単結晶シリコン薄膜をエピタキシャル成
長させる、いわゆるＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓ
ａｐｐｈｉｒｅ）法である。
リコン超薄膜を得る手法として次の各手法が提案されて
いる。第１の手法は、誘電体結晶、例えば、単結晶サフ
ァイア基板上に単結晶シリコン薄膜をエピタキシャル成
長させる、いわゆるＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓ
ａｐｐｈｉｒｅ）法である。
【０００３】第２の手法は、イオンインプラ装置を用
い、単結晶シリコン基板に酸素イオンを打ち込んだ後、
これをアニール処理することにより、当該単結晶シリコ
ン基板での特定深さの部分に対して酸化膜層を形成させ
る、 いわゆる，ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂ
ｙ ＩＭｐｌａｎｔａｔｉｏｎ Ｏｘｙｇｅｎ）法であ
る。
い、単結晶シリコン基板に酸素イオンを打ち込んだ後、
これをアニール処理することにより、当該単結晶シリコ
ン基板での特定深さの部分に対して酸化膜層を形成させ
る、 いわゆる，ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂ
ｙ ＩＭｐｌａｎｔａｔｉｏｎ Ｏｘｙｇｅｎ）法であ
る。
【０００４】第３の手法は単結晶シリコン基板の表面に
熱酸化膜を形成させ、かつ当該熱酸化膜上に多結晶状，
もしくはアモルファス状のシリコン膜を被着させた後
に、当該シリコン膜に対して電子線，あるいはレーザー
光線などのエネルギービームを線状に照射させ、かつ当
該照射方向を順次直角方向に走査させて、核単結晶シリ
コン層を融解・凝固させることで、当該シリコン膜を基
板表面の全体に亘って単結晶化させる、いわゆるＺＭＲ
（Ｚｏｎｅ Ｍｅｌｔ Ｒｅｃｒｙｓｔａｌｌｉｚａｔ
ｉｏｎ）法である。これらの手法は、誘電体上の単結晶
シリコン薄膜を得る方法として有用なものであるが、と
もに、単結晶シリコン薄膜に多量の結晶欠陥を含むとい
う欠点を有している（Ｔ．Ｄ．Ｓｔａｎｌｅｙ ａｎｄ
Ｐ．Ｋ．Ｖａｓｕｄｅｖ，Ｓｏｌｉｄ Ｓｔａｔｅ Ｔ
ｅｃｈｎｏｌｏｇｙ，Ｎｏｖ．１９９０，ｐ５８）。
熱酸化膜を形成させ、かつ当該熱酸化膜上に多結晶状，
もしくはアモルファス状のシリコン膜を被着させた後
に、当該シリコン膜に対して電子線，あるいはレーザー
光線などのエネルギービームを線状に照射させ、かつ当
該照射方向を順次直角方向に走査させて、核単結晶シリ
コン層を融解・凝固させることで、当該シリコン膜を基
板表面の全体に亘って単結晶化させる、いわゆるＺＭＲ
（Ｚｏｎｅ Ｍｅｌｔ Ｒｅｃｒｙｓｔａｌｌｉｚａｔ
ｉｏｎ）法である。これらの手法は、誘電体上の単結晶
シリコン薄膜を得る方法として有用なものであるが、と
もに、単結晶シリコン薄膜に多量の結晶欠陥を含むとい
う欠点を有している（Ｔ．Ｄ．Ｓｔａｎｌｅｙ ａｎｄ
Ｐ．Ｋ．Ｖａｓｕｄｅｖ，Ｓｏｌｉｄ Ｓｔａｔｅ Ｔ
ｅｃｈｎｏｌｏｇｙ，Ｎｏｖ．１９９０，ｐ５８）。
【０００５】一方、第４の手法として接合ＳＯＩ法があ
る。この接合ＳＯＩ構造の基板は、２枚の単結晶シリコ
ン基板を用い、その少なくとも一方を酸化処理すること
で、当該酸化処理した基板の表面に酸化膜を形成してお
き、まず、これらの各単結晶シリコン基板のそれぞれ
を、少なくとも一方に形成されている酸化膜が中間層に
なるようにして重ね合わせた後、両者を所定温度に加熱
して接合させ、次いで、上層側の基板を研磨加工するこ
とにより薄膜化させたものである。この手法では単結晶
シリコン薄膜は元来単結晶シリコン基板を研磨により薄
膜化したものであるから、結晶性は薄膜前基板と同等で
あり、他の３手法よりも極めて優れている。但し、現状
ではこの手法により１μm 以下の均一な厚さを有する薄
膜を得るのは研磨精度上困難が多い。
る。この接合ＳＯＩ構造の基板は、２枚の単結晶シリコ
ン基板を用い、その少なくとも一方を酸化処理すること
で、当該酸化処理した基板の表面に酸化膜を形成してお
き、まず、これらの各単結晶シリコン基板のそれぞれ
を、少なくとも一方に形成されている酸化膜が中間層に
なるようにして重ね合わせた後、両者を所定温度に加熱
して接合させ、次いで、上層側の基板を研磨加工するこ
とにより薄膜化させたものである。この手法では単結晶
シリコン薄膜は元来単結晶シリコン基板を研磨により薄
膜化したものであるから、結晶性は薄膜前基板と同等で
あり、他の３手法よりも極めて優れている。但し、現状
ではこの手法により１μm 以下の均一な厚さを有する薄
膜を得るのは研磨精度上困難が多い。
【０００６】
【発明が解決しようとする課題】微細高速ＣＭＯＳ Ｉ
Ｃ 用として単結晶シリコン薄層厚５００ｎｍ以下の極
薄ＳＯＩ構造が注目を浴びている。特に１Ｇ ＤＲＡＭ
用としては、単結晶シリコン薄層厚１００ｎｍの超極薄
ＳＯＩ構造が必要とされている。このような超極薄膜で
はその厚さのバラツキが、平均膜厚に対して±１０％以
内の高精度に制御形成されていることなど要求される。
なぜならば、超極薄膜単結晶シリコン層でのバラツキ
は、とりもなおさず同層内に形成される各素子の電気的
特性にバラツキをもたらすという重大な影響があるから
である。
Ｃ 用として単結晶シリコン薄層厚５００ｎｍ以下の極
薄ＳＯＩ構造が注目を浴びている。特に１Ｇ ＤＲＡＭ
用としては、単結晶シリコン薄層厚１００ｎｍの超極薄
ＳＯＩ構造が必要とされている。このような超極薄膜で
はその厚さのバラツキが、平均膜厚に対して±１０％以
内の高精度に制御形成されていることなど要求される。
なぜならば、超極薄膜単結晶シリコン層でのバラツキ
は、とりもなおさず同層内に形成される各素子の電気的
特性にバラツキをもたらすという重大な影響があるから
である。
【０００７】しかし、接合ＳＯＩ構造の単結晶シリコン
薄膜の厚さバラツキは、現行の研磨精度では１５０ｍｍ
φウェ−ハにおいてせいぜい±０. ３μｍであり、将来
的の技術改良によっても±０. １μｍレベル程度までし
か改善されると予想されていない。現行の研磨レベルで
は、例えば、当該ＳＯＩ構造シリコン基板における単結
晶薄膜層の平均層厚が０．５０μｍであるとすれば、そ
の最厚部においては、おおよそ０．８０μｍ程度の膜
厚，最薄部においては、おおよそ０．２０μｍ程度の膜
厚となると考えなければならず、これらの差，０．６０
μｍは、ここでの平均的な膜厚以上になる。また、平均
膜厚が０．３０μｍ以下の単結晶シリコン薄膜を有する
ＳＯＩ構造基板を製造しようとすると、その研磨加工中
に当該単結晶薄膜の一部が完全に失われることにすらな
りかねないのである。
薄膜の厚さバラツキは、現行の研磨精度では１５０ｍｍ
φウェ−ハにおいてせいぜい±０. ３μｍであり、将来
的の技術改良によっても±０. １μｍレベル程度までし
か改善されると予想されていない。現行の研磨レベルで
は、例えば、当該ＳＯＩ構造シリコン基板における単結
晶薄膜層の平均層厚が０．５０μｍであるとすれば、そ
の最厚部においては、おおよそ０．８０μｍ程度の膜
厚，最薄部においては、おおよそ０．２０μｍ程度の膜
厚となると考えなければならず、これらの差，０．６０
μｍは、ここでの平均的な膜厚以上になる。また、平均
膜厚が０．３０μｍ以下の単結晶シリコン薄膜を有する
ＳＯＩ構造基板を製造しようとすると、その研磨加工中
に当該単結晶薄膜の一部が完全に失われることにすらな
りかねないのである。
【０００８】そこで我々は前回、紫外光により励起され
た化学的気相腐食作用を利用した接合ＳＯＩ構造の単結
晶シリコン薄膜の厚さの均一化方法を出願した。その出
願では、接合ＳＯＩ薄膜表面を予め仮想的に分割して所
定の微小区画を設定すると共に、化学的気相腐食前にお
いて各微小区画毎に単結晶シリコン薄膜厚を測定してお
き、この状態において、腐食反応ガスとしての弗素系，
または塩素系のガス雰囲気下で、当該各微小区画毎に、
化学的気相腐食終了後の単結晶シリコン薄膜厚がすべて
の微小区画において一定となるように調節された照射量
のランプもしくはエキシマレーザーを光源とする紫外光
を照射して、この紫外光により、弗素，または、塩素分
子，もしくはその化合物を分解させ、シリコンに対して
化学的気層腐食作用を有する弗素，または塩素ラジカ
ル，もしくはこれらの原子を含む分子の活性種を発生さ
せて、単結晶シリコン層の化学的気相腐食反応による薄
膜化を行わせ、当該薄膜厚のバラツキを高精度に制御し
得るようにした。実際の単結晶シリコン層の薄膜均一化
では、微小区画毎の薄膜厚測定と化学的気相腐食反応を
複数回にわたって繰り返して行なうことにより、より均
一な厚さを有する薄膜を得ることができる。
た化学的気相腐食作用を利用した接合ＳＯＩ構造の単結
晶シリコン薄膜の厚さの均一化方法を出願した。その出
願では、接合ＳＯＩ薄膜表面を予め仮想的に分割して所
定の微小区画を設定すると共に、化学的気相腐食前にお
いて各微小区画毎に単結晶シリコン薄膜厚を測定してお
き、この状態において、腐食反応ガスとしての弗素系，
または塩素系のガス雰囲気下で、当該各微小区画毎に、
化学的気相腐食終了後の単結晶シリコン薄膜厚がすべて
の微小区画において一定となるように調節された照射量
のランプもしくはエキシマレーザーを光源とする紫外光
を照射して、この紫外光により、弗素，または、塩素分
子，もしくはその化合物を分解させ、シリコンに対して
化学的気層腐食作用を有する弗素，または塩素ラジカ
ル，もしくはこれらの原子を含む分子の活性種を発生さ
せて、単結晶シリコン層の化学的気相腐食反応による薄
膜化を行わせ、当該薄膜厚のバラツキを高精度に制御し
得るようにした。実際の単結晶シリコン層の薄膜均一化
では、微小区画毎の薄膜厚測定と化学的気相腐食反応を
複数回にわたって繰り返して行なうことにより、より均
一な厚さを有する薄膜を得ることができる。
【０００９】ところで単結晶シリコン膜の膜厚測定方法
は大別して２通りある。第１の方法はウェ−ハを化学的
気相腐食反応容器内より取り出して測定する方法であ
る。この方法では酸化シリコン膜上の単結晶シリコン膜
厚測定器のほとんどあらゆるものが使用でき、また基板
上の多点測定において測定位置を変更させるのに測定器
を移動させるか、または基板を自身を動かすかの自由度
があり、さらに測定点１点当りの測定速度は１秒を下回
るものも実用化されつつあるなど、汎用性・高速測定に
おいて利点がある。しかし基板を化学的気相腐食反応容
器から取り出すために、容器内の置換等を行なわなけれ
ばならず時間がかかる欠点がある。
は大別して２通りある。第１の方法はウェ−ハを化学的
気相腐食反応容器内より取り出して測定する方法であ
る。この方法では酸化シリコン膜上の単結晶シリコン膜
厚測定器のほとんどあらゆるものが使用でき、また基板
上の多点測定において測定位置を変更させるのに測定器
を移動させるか、または基板を自身を動かすかの自由度
があり、さらに測定点１点当りの測定速度は１秒を下回
るものも実用化されつつあるなど、汎用性・高速測定に
おいて利点がある。しかし基板を化学的気相腐食反応容
器から取り出すために、容器内の置換等を行なわなけれ
ばならず時間がかかる欠点がある。
【００１０】第２の方法は基板を化学的気相腐食反応容
器内に置いたまま単結晶シリコン膜の膜厚を測定するも
のである。この方法では基板を容器から取り出さず測定
できる利点はあるが、反面、測定器を反応器外部に置く
と測定距離が長くなり、また測定位置の変更のための測
定器の移動もしくは基板の移動と伴って測定誤差を生む
原因となる。さらに基板移動機構を容器内に置くか、あ
るいは測定器ごと容器内に収納すると装置が大きく複雑
なものになってしまう欠点がある。
器内に置いたまま単結晶シリコン膜の膜厚を測定するも
のである。この方法では基板を容器から取り出さず測定
できる利点はあるが、反面、測定器を反応器外部に置く
と測定距離が長くなり、また測定位置の変更のための測
定器の移動もしくは基板の移動と伴って測定誤差を生む
原因となる。さらに基板移動機構を容器内に置くか、あ
るいは測定器ごと容器内に収納すると装置が大きく複雑
なものになってしまう欠点がある。
【００１１】本発明は上記の問題を解決しようとするも
のでその目的は、接合ＳＯＩ薄膜の紫外線により励起さ
れた化学的気相腐食反応により薄膜均一化を行う上で、
単結晶シリコン薄膜厚測定の度毎に基板を化学的気相腐
食反応容器より取り出すことなく、かつ単結晶シリコン
薄膜厚測定位置変更のための機構を反応容器内外に設置
することなく、効率的で簡便な膜厚測定を行い、その結
果当該薄膜厚のバラツキを高精度に制御し得るようにす
る方法及び装置を提供することにある。
のでその目的は、接合ＳＯＩ薄膜の紫外線により励起さ
れた化学的気相腐食反応により薄膜均一化を行う上で、
単結晶シリコン薄膜厚測定の度毎に基板を化学的気相腐
食反応容器より取り出すことなく、かつ単結晶シリコン
薄膜厚測定位置変更のための機構を反応容器内外に設置
することなく、効率的で簡便な膜厚測定を行い、その結
果当該薄膜厚のバラツキを高精度に制御し得るようにす
る方法及び装置を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明の誘電体基板上に接合された単結晶シリコン
超薄膜を有する超薄膜ＳＯＩ基板の製造方法は、誘電体
基板上に接合された単結晶シリコン超薄膜を有する超薄
膜ＳＯＩ基板の製造方法であって、予め薄膜化されたＳ
ＯＩ基板の単結晶薄膜に可視光を照射した際に当該薄膜
の厚さ分布に対応して出現する干渉縞群を観察しなが
ら、前記干渉縞群のうち最大膜厚に対応する干渉縞に囲
まれた領域のみを選択的に、紫外光により励起された化
学的気相腐食作用により、当該干渉縞が消滅するまで薄
膜化を行わせ、次いで前記干渉縞消滅後に新たに最大膜
厚に対応するようになった干渉縞に囲まれた領域に関し
ても同様に当該干渉縞が消滅するまで選択的薄膜化を行
わせ、この操作を順次、基板上の薄膜に干渉縞がすべて
無くなるまで繰返すことにより、当該基板上の薄膜を超
薄膜化すると共に薄膜厚のバラツキを高精度に制御し得
るようにしたことを特徴とする。
に、本発明の誘電体基板上に接合された単結晶シリコン
超薄膜を有する超薄膜ＳＯＩ基板の製造方法は、誘電体
基板上に接合された単結晶シリコン超薄膜を有する超薄
膜ＳＯＩ基板の製造方法であって、予め薄膜化されたＳ
ＯＩ基板の単結晶薄膜に可視光を照射した際に当該薄膜
の厚さ分布に対応して出現する干渉縞群を観察しなが
ら、前記干渉縞群のうち最大膜厚に対応する干渉縞に囲
まれた領域のみを選択的に、紫外光により励起された化
学的気相腐食作用により、当該干渉縞が消滅するまで薄
膜化を行わせ、次いで前記干渉縞消滅後に新たに最大膜
厚に対応するようになった干渉縞に囲まれた領域に関し
ても同様に当該干渉縞が消滅するまで選択的薄膜化を行
わせ、この操作を順次、基板上の薄膜に干渉縞がすべて
無くなるまで繰返すことにより、当該基板上の薄膜を超
薄膜化すると共に薄膜厚のバラツキを高精度に制御し得
るようにしたことを特徴とする。
【００１３】また、本発明の製造装置は、可視光照射手
段と、該可視光照射手段から予め薄膜化されたＳＯＩ基
板の単結晶薄膜に可視光を照射した際に当該薄膜の厚さ
分布に対応して出現するする干渉縞群を観察するための
干渉縞群観察手段と、紫外光の光源と、紫外光の光路を
照射位置に応じて変動させる光路変動手段と、紫外光の
光束を絞り込むための光学レンズ系と、該干渉縞群のう
ち最大膜厚に対応する干渉縞に囲まれた領域を選択する
と共に光路変動手段と光学レンズ系を制御して、紫外光
の光束の照射位置を変化させる制御手段と、紫外光によ
り励起され化学的気相腐食作用をなす化学種を供給する
供給手段とを備えたことを特徴とする。
段と、該可視光照射手段から予め薄膜化されたＳＯＩ基
板の単結晶薄膜に可視光を照射した際に当該薄膜の厚さ
分布に対応して出現するする干渉縞群を観察するための
干渉縞群観察手段と、紫外光の光源と、紫外光の光路を
照射位置に応じて変動させる光路変動手段と、紫外光の
光束を絞り込むための光学レンズ系と、該干渉縞群のう
ち最大膜厚に対応する干渉縞に囲まれた領域を選択する
と共に光路変動手段と光学レンズ系を制御して、紫外光
の光束の照射位置を変化させる制御手段と、紫外光によ
り励起され化学的気相腐食作用をなす化学種を供給する
供給手段とを備えたことを特徴とする。
【００１４】次に、本発明を詳しく説明する。実際の接
合ＳＯＩ基板に可視光を照射すると、その単結晶シリコ
ン薄膜厚のバラツキに応じて暗線部と明線部からなる光
学的干渉縞群が発生する。以下本発明では便宜上単に暗
線部を干渉縞と呼び、暗線部からなる模様を干渉縞群と
呼ぶことにする。この干渉縞群そのものは単結晶シリコ
ン薄膜の厚さバラツキのよい指標となる。相隣合う２本
の干渉縞が示す単結晶シリコン薄膜厚の差は、照射する
光の波長により異なっており、例えば、波長４４０ｎｍ
の青色光を用いると約４５ｎｍ、波長６４０ｎｍの赤色
光を用いると約８０ｎｍとなる。前記干渉縞群のうち最
高膜厚に対応する縞（以下最高次干渉縞と呼ぶ）に囲ま
れた領域のみに紫外光を照射することにより、選択的に
当該領域にのみ化学的気相腐食を行うことができる。こ
の領域に紫外光を単位面積あたりの照射量が均一になる
ように照射すると当該領域が均一に腐食され、その結
果、最高次干渉縞が若干量内側に移行する。この操作を
繰返すと最高次干渉縞に囲まれた領域が消滅し、腐食反
応開始前に最高次干渉縞に囲まれていた領域はすべて次
最高次干渉縞に囲まれた領域の一部となる。次いで次最
高次干渉縞に囲まれた領域に関し同様に選択的に化学的
気相腐食作用を行い、次最高次干渉縞を消滅させる。こ
れらの操作を基板上に干渉縞が無くなるまで繰返すこと
により、当該基板上の薄膜厚さのバラツキを干渉縞間隔
以下となるように制御し得る。より厳密に言えば、上記
方法では基板全面が１つの明線部となり、また明線部
は、通常干渉縞間隔の約２／３〜３／４であるから、薄
膜厚さのバラツキは干渉縞間隔の２／３〜３／４とな
る。このバラツキは波長４４０ｎｍの青色光を用いると
±１５〜１７ｎｍに相当する。
合ＳＯＩ基板に可視光を照射すると、その単結晶シリコ
ン薄膜厚のバラツキに応じて暗線部と明線部からなる光
学的干渉縞群が発生する。以下本発明では便宜上単に暗
線部を干渉縞と呼び、暗線部からなる模様を干渉縞群と
呼ぶことにする。この干渉縞群そのものは単結晶シリコ
ン薄膜の厚さバラツキのよい指標となる。相隣合う２本
の干渉縞が示す単結晶シリコン薄膜厚の差は、照射する
光の波長により異なっており、例えば、波長４４０ｎｍ
の青色光を用いると約４５ｎｍ、波長６４０ｎｍの赤色
光を用いると約８０ｎｍとなる。前記干渉縞群のうち最
高膜厚に対応する縞（以下最高次干渉縞と呼ぶ）に囲ま
れた領域のみに紫外光を照射することにより、選択的に
当該領域にのみ化学的気相腐食を行うことができる。こ
の領域に紫外光を単位面積あたりの照射量が均一になる
ように照射すると当該領域が均一に腐食され、その結
果、最高次干渉縞が若干量内側に移行する。この操作を
繰返すと最高次干渉縞に囲まれた領域が消滅し、腐食反
応開始前に最高次干渉縞に囲まれていた領域はすべて次
最高次干渉縞に囲まれた領域の一部となる。次いで次最
高次干渉縞に囲まれた領域に関し同様に選択的に化学的
気相腐食作用を行い、次最高次干渉縞を消滅させる。こ
れらの操作を基板上に干渉縞が無くなるまで繰返すこと
により、当該基板上の薄膜厚さのバラツキを干渉縞間隔
以下となるように制御し得る。より厳密に言えば、上記
方法では基板全面が１つの明線部となり、また明線部
は、通常干渉縞間隔の約２／３〜３／４であるから、薄
膜厚さのバラツキは干渉縞間隔の２／３〜３／４とな
る。このバラツキは波長４４０ｎｍの青色光を用いると
±１５〜１７ｎｍに相当する。
【００１５】上記方法を発展させ、さらにバラツキを小
さくするには少なくとも２つの方法が考えられる。１つ
は基板全面が１つの明線部となった後、さらに基板全面
を均一に化学的気相腐食させ干渉縞、すなわち暗線部を
発生させ、明線部領域のみを選択的に化学的気相腐食さ
せ基板全面を暗線部とする方法である。この際の薄膜厚
さのバラツキは、波長 ４４０ｎｍの青色光を用いると
±６〜８ｎｍに相当する。もう１つの方法は基板全面が
１つの明線部となった後、照射光の波長を僅かに変化さ
せ、基板上に暗線部を故意に発生させるものである。波
長微変化により基板全面が１つの暗線部となれば、この
際の薄膜厚さのバラツキは波長４４０ｎｍ付近の青色光
を用いた場合は前記とほぼ等しく約±６〜８ｎｍに相当
する。もし照射光波長の微変化により基板面すべてを１
つの暗線部とすることができずに暗線部と明線部が共存
すれば、照射光波長を暗線部を明線部に対して膜厚が厚
くなるよう調整し、暗線部領域のみを選択的に化学的気
相腐食させこの部分の薄膜化を行うことにより暗線部を
消滅させる。これらの操作を照射光波長の微変化により
基板面すべてが１つの暗線部となるまで続ける。この結
果、薄膜厚さのバラツキは波長４４０ｎｍ付近の青色光
を用いた場合は前記とほぼ等しく約±６〜８ｎｍに相当
する。
さくするには少なくとも２つの方法が考えられる。１つ
は基板全面が１つの明線部となった後、さらに基板全面
を均一に化学的気相腐食させ干渉縞、すなわち暗線部を
発生させ、明線部領域のみを選択的に化学的気相腐食さ
せ基板全面を暗線部とする方法である。この際の薄膜厚
さのバラツキは、波長 ４４０ｎｍの青色光を用いると
±６〜８ｎｍに相当する。もう１つの方法は基板全面が
１つの明線部となった後、照射光の波長を僅かに変化さ
せ、基板上に暗線部を故意に発生させるものである。波
長微変化により基板全面が１つの暗線部となれば、この
際の薄膜厚さのバラツキは波長４４０ｎｍ付近の青色光
を用いた場合は前記とほぼ等しく約±６〜８ｎｍに相当
する。もし照射光波長の微変化により基板面すべてを１
つの暗線部とすることができずに暗線部と明線部が共存
すれば、照射光波長を暗線部を明線部に対して膜厚が厚
くなるよう調整し、暗線部領域のみを選択的に化学的気
相腐食させこの部分の薄膜化を行うことにより暗線部を
消滅させる。これらの操作を照射光波長の微変化により
基板面すべてが１つの暗線部となるまで続ける。この結
果、薄膜厚さのバラツキは波長４４０ｎｍ付近の青色光
を用いた場合は前記とほぼ等しく約±６〜８ｎｍに相当
する。
【００１６】逆に単結晶シリコン薄膜厚さのバラツキ許
容値が大きければ、例えば、もし膜厚バラツキ許容値が
ｎ本の干渉縞が示す薄膜厚差よりも大であるならば、最
高ｎ本の干渉縞が残った時点で化学的気相腐食作用を停
止し終了してもよい。
容値が大きければ、例えば、もし膜厚バラツキ許容値が
ｎ本の干渉縞が示す薄膜厚差よりも大であるならば、最
高ｎ本の干渉縞が残った時点で化学的気相腐食作用を停
止し終了してもよい。
【００１７】さて、腐食作用開始基板は、ＳＯＩ構造の
接合シリコン基板で、その単結晶シリコン層を研磨によ
り膜厚分布を高精度に均一にしたものを用いることが望
ましい。例えば、単結晶シリコン層厚さが０．１０±
０．０１μｍの極超薄膜化されたＳＯＩを得るために
は、出発基板として現行の研磨精度で最もよく、かつそ
の最薄部の厚さが目標厚さよりも大きい０．４０±０．
３０μｍの超薄膜化されたＳＯＩ構造の接合基板を用い
るとよい。出発基板として液相もしくは気相での腐食作
用により薄膜化された接合基板も使用することはできる
が、現行での膜厚分布精度は研磨よりも劣るので、その
ぶん本発明による化学的気相腐食反応による薄膜化に要
する時間が長くなる欠点がある。
接合シリコン基板で、その単結晶シリコン層を研磨によ
り膜厚分布を高精度に均一にしたものを用いることが望
ましい。例えば、単結晶シリコン層厚さが０．１０±
０．０１μｍの極超薄膜化されたＳＯＩを得るために
は、出発基板として現行の研磨精度で最もよく、かつそ
の最薄部の厚さが目標厚さよりも大きい０．４０±０．
３０μｍの超薄膜化されたＳＯＩ構造の接合基板を用い
るとよい。出発基板として液相もしくは気相での腐食作
用により薄膜化された接合基板も使用することはできる
が、現行での膜厚分布精度は研磨よりも劣るので、その
ぶん本発明による化学的気相腐食反応による薄膜化に要
する時間が長くなる欠点がある。
【００１８】また、単結晶シリコン層厚さが０．１０±
０．０１μｍの極超薄膜化されたＳＯＩを得るために、
出発基板として０．４５±０．３０μｍもしくはそれよ
りも中央値の大きい超薄膜化されたＳＯＩ構造の接合基
板を用いることもできる。この場合は膜厚バラツキを本
出願の化学的気相腐食作用により±０．０１μｍとした
後、単結晶シリコン薄膜全面の熱酸化とそれに続いての
酸化膜除去、もしくは単結晶シリコン薄膜の全面ドライ
エッチにより薄膜全面にわたり均一に薄膜化して、最終
的に単結晶シリコン薄膜厚さを０．１０±０．０１μｍ
とすることもできる。
０．０１μｍの極超薄膜化されたＳＯＩを得るために、
出発基板として０．４５±０．３０μｍもしくはそれよ
りも中央値の大きい超薄膜化されたＳＯＩ構造の接合基
板を用いることもできる。この場合は膜厚バラツキを本
出願の化学的気相腐食作用により±０．０１μｍとした
後、単結晶シリコン薄膜全面の熱酸化とそれに続いての
酸化膜除去、もしくは単結晶シリコン薄膜の全面ドライ
エッチにより薄膜全面にわたり均一に薄膜化して、最終
的に単結晶シリコン薄膜厚さを０．１０±０．０１μｍ
とすることもできる。
【００１９】
【作用】接合ＳＯＩ薄膜に波長λの光を薄膜面法線に対
しθの角度で入射すると、一部の光は薄膜表面で反射
し、他の光は薄膜を透過し薄膜と接合酸化膜界面で反射
した後、薄膜外部に飛出す。薄膜厚をｄ、薄膜内部への
入射角をψとすると、初等光学より前記２光の光路差は
２ｄｃｏｓθとなる。また、ｎ（λ）を真空中における
波長λの光に対するシリコン単結晶の屈折率とすると、
薄膜中における光の波長はλ／ｎ（λ）となることか
ら、２光が干渉して明るくなる条件および暗くなる条件
は、 明るくなる条件（明線部）： ２ｄｃｏｓψ ＝（ｍ−１／２）・λ／ｎ（λ） （式１） 暗くなる条件（暗線部） ： ２ｄｃｏｓψ ＝ ｍ・λ／ｎ（λ） （式２） となる。ここでｍは任意の自然数である。また、明るく
なる条件で１／２を減ずるのは単結晶シリコン薄膜の表
面で反射する光はπだけ位相がずれるのに対し、薄膜と
結合酸化膜界面で反射した光は位相がずれないからであ
る。
しθの角度で入射すると、一部の光は薄膜表面で反射
し、他の光は薄膜を透過し薄膜と接合酸化膜界面で反射
した後、薄膜外部に飛出す。薄膜厚をｄ、薄膜内部への
入射角をψとすると、初等光学より前記２光の光路差は
２ｄｃｏｓθとなる。また、ｎ（λ）を真空中における
波長λの光に対するシリコン単結晶の屈折率とすると、
薄膜中における光の波長はλ／ｎ（λ）となることか
ら、２光が干渉して明るくなる条件および暗くなる条件
は、 明るくなる条件（明線部）： ２ｄｃｏｓψ ＝（ｍ−１／２）・λ／ｎ（λ） （式１） 暗くなる条件（暗線部） ： ２ｄｃｏｓψ ＝ ｍ・λ／ｎ（λ） （式２） となる。ここでｍは任意の自然数である。また、明るく
なる条件で１／２を減ずるのは単結晶シリコン薄膜の表
面で反射する光はπだけ位相がずれるのに対し、薄膜と
結合酸化膜界面で反射した光は位相がずれないからであ
る。
【００２０】今、波長λの光を入射角θを０、すなわち
接合ＳＯＩ薄膜に対し直角に薄膜全面に照射すると、ψ
＝０となり、式２に従い、薄膜表面の結合酸化膜よりの
距離がλ／２ｎ（λ）の倍数となる毎に暗線部、ここで
も以後暗線部を単に干渉縞と呼ぶことにする、が生成す
る。より厳密に言えば、結合酸化膜よりｍ・λ／２ｎ
（λ）の距離となる仮想等高面を考えると、この仮想面
が薄膜表面と交わる箇所にｍ次干渉縞が発生することに
なる。膜厚の最高値、最低値をそれぞれｈmax 、ｈmin
とし、また、ｍmax およびｍmin を ｍmax ＜ ２ｈmax ・ｎ（λ）／λ ＜ ｍmax ＋１ （式３） ｍmin −１ ＜ ２ｈmin ・ｎ（λ) ／λ ＜ ｍmin （式４） とすると、薄膜表面にはｍmax 次からｍmin 次までの
（ｍmax −ｍmin ＋１）種類の干渉縞群ができる。
接合ＳＯＩ薄膜に対し直角に薄膜全面に照射すると、ψ
＝０となり、式２に従い、薄膜表面の結合酸化膜よりの
距離がλ／２ｎ（λ）の倍数となる毎に暗線部、ここで
も以後暗線部を単に干渉縞と呼ぶことにする、が生成す
る。より厳密に言えば、結合酸化膜よりｍ・λ／２ｎ
（λ）の距離となる仮想等高面を考えると、この仮想面
が薄膜表面と交わる箇所にｍ次干渉縞が発生することに
なる。膜厚の最高値、最低値をそれぞれｈmax 、ｈmin
とし、また、ｍmax およびｍmin を ｍmax ＜ ２ｈmax ・ｎ（λ）／λ ＜ ｍmax ＋１ （式３） ｍmin −１ ＜ ２ｈmin ・ｎ（λ) ／λ ＜ ｍmin （式４） とすると、薄膜表面にはｍmax 次からｍmin 次までの
（ｍmax −ｍmin ＋１）種類の干渉縞群ができる。
【００２１】次に干渉縞群の内、最高次の干渉縞を見出
すためには、薄膜全面にわたって干渉縞の次数の高くな
る方向をも知る必要がある。すなわち、薄膜全面にわた
って干渉縞群の互に隣接する２本の干渉縞の内どちらが
より高次の干渉縞であるか識別する必要がある。この２
本の干渉縞次数の大小を判別するためには少なくとも２
通りの手段が考えられる。
すためには、薄膜全面にわたって干渉縞の次数の高くな
る方向をも知る必要がある。すなわち、薄膜全面にわた
って干渉縞群の互に隣接する２本の干渉縞の内どちらが
より高次の干渉縞であるか識別する必要がある。この２
本の干渉縞次数の大小を判別するためには少なくとも２
通りの手段が考えられる。
【００２２】第１の手段は、干渉縞の両側の明るい部分
の最も輝度の高くなるところにおいてその輝度を比較観
察することである。この部分よりの反射光は一旦薄膜を
透過し結合界面によって反射する光とそれと同一位相を
有する接合ＳＯＩ薄膜表面における反射光との合成光で
あるが、一旦薄膜に入射した可視光はシリコンにより吸
収されその強度はシリコン中を進む距離の増加に伴い指
数的に減少するので、その結果、薄膜が厚いほど上記合
成光の強度は弱くなる。従って、干渉縞両側の明るい部
分の輝度を比較することにより干渉縞のどちらの側が膜
厚が大であるかわかり、これより干渉縞の次数の高くな
る方向を知ることができる。
の最も輝度の高くなるところにおいてその輝度を比較観
察することである。この部分よりの反射光は一旦薄膜を
透過し結合界面によって反射する光とそれと同一位相を
有する接合ＳＯＩ薄膜表面における反射光との合成光で
あるが、一旦薄膜に入射した可視光はシリコンにより吸
収されその強度はシリコン中を進む距離の増加に伴い指
数的に減少するので、その結果、薄膜が厚いほど上記合
成光の強度は弱くなる。従って、干渉縞両側の明るい部
分の輝度を比較することにより干渉縞のどちらの側が膜
厚が大であるかわかり、これより干渉縞の次数の高くな
る方向を知ることができる。
【００２３】第２の手段は、異なる２波長の光を用い、
干渉縞群の移動を観察することである。今１つの入射波
長から干渉縞群を得る。次に入射波長をわずかに高波長
もしくは低波長側にシフトすると、それに伴い干渉縞群
は移動する。入射波長を高波長側にシフトした場合、干
渉縞は次数の大きくなる方向に移動する。逆に低波長側
にシフトすると干渉縞は次数の低くなる方向に移動す
る。従って、波長をシフトした場合の干渉縞群の移動よ
り干渉縞の次数の高くなる方向を知ることができる。
干渉縞群の移動を観察することである。今１つの入射波
長から干渉縞群を得る。次に入射波長をわずかに高波長
もしくは低波長側にシフトすると、それに伴い干渉縞群
は移動する。入射波長を高波長側にシフトした場合、干
渉縞は次数の大きくなる方向に移動する。逆に低波長側
にシフトすると干渉縞は次数の低くなる方向に移動す
る。従って、波長をシフトした場合の干渉縞群の移動よ
り干渉縞の次数の高くなる方向を知ることができる。
【００２４】図１により化学的気相腐食反応に伴う干渉
縞一の移動を説明する。図１において、ａは化学的気相
腐食前の膜面、ｂは化学的気相腐食前の最高干渉縞位
置、ｃは第１回化学的気相腐食反応後の膜面、ｄは第１
回化学的気相腐食後の最高次干渉縞位置、ｅは第２回化
学的気相腐食反応後の膜面、ｆは第２回化学的気相腐食
後の最高次干渉縞位置、ｇは最高次干渉縞消滅後の膜
面、ｈは最高干渉縞発生等高面、ｉは次最高次干渉縞発
生等高面を示す。接合ＳＯＩ薄膜の最高次干渉縞に囲ま
れた領域のみに紫外線を単位面積あたりの照射量が均一
になるように照射すると、図１に示すように当該領域が
均一に腐食され( 第１回目の化学的気相腐食反応) 、そ
の結果、最高次干渉縞は内側に移行する。さらに移行後
の最高次干渉縞に囲まれた領域にのみ同様に紫外線を照
射し、第２回目の化学的気相腐食反応を起こすと干渉縞
はさらに内側に移行する。この操作を最高次干渉縞に囲
まれた領域が消滅するまで繰返すと、腐食反応開始前に
最高次干渉縞に囲まれていた領域はすべて次最高次干渉
縞に囲まれた領域となる。次いで次最高次干渉縞に囲ま
れた領域に関し同様に選択的に化学的気相腐食作用を行
う。これらの操作を基板上の干渉縞が無くなるまで繰返
すことにより、当該基板上の薄膜層厚のバラツキを干渉
縞間隔以下となるように制御し得る。
縞一の移動を説明する。図１において、ａは化学的気相
腐食前の膜面、ｂは化学的気相腐食前の最高干渉縞位
置、ｃは第１回化学的気相腐食反応後の膜面、ｄは第１
回化学的気相腐食後の最高次干渉縞位置、ｅは第２回化
学的気相腐食反応後の膜面、ｆは第２回化学的気相腐食
後の最高次干渉縞位置、ｇは最高次干渉縞消滅後の膜
面、ｈは最高干渉縞発生等高面、ｉは次最高次干渉縞発
生等高面を示す。接合ＳＯＩ薄膜の最高次干渉縞に囲ま
れた領域のみに紫外線を単位面積あたりの照射量が均一
になるように照射すると、図１に示すように当該領域が
均一に腐食され( 第１回目の化学的気相腐食反応) 、そ
の結果、最高次干渉縞は内側に移行する。さらに移行後
の最高次干渉縞に囲まれた領域にのみ同様に紫外線を照
射し、第２回目の化学的気相腐食反応を起こすと干渉縞
はさらに内側に移行する。この操作を最高次干渉縞に囲
まれた領域が消滅するまで繰返すと、腐食反応開始前に
最高次干渉縞に囲まれていた領域はすべて次最高次干渉
縞に囲まれた領域となる。次いで次最高次干渉縞に囲ま
れた領域に関し同様に選択的に化学的気相腐食作用を行
う。これらの操作を基板上の干渉縞が無くなるまで繰返
すことにより、当該基板上の薄膜層厚のバラツキを干渉
縞間隔以下となるように制御し得る。
【００２５】ここで、ランプもしくはエキシマレーザー
より発せられる紫外光は、そのフォトンエネルギーによ
り弗素，または塩素分子、もしくはこれらの化合物の分
子の結合を解離し、ラジカル種を生成したり、分子の活
性化を促す。このような非定常状態にされたラジカル
種、分子は極めて反応性に富み、化学的気相腐食反応に
基づいたシリコン面の腐食が可能になる。これらのラジ
カル種および活性分子は紫外光束中においてのみ発生
し、その平均自由工程外ではエネルギーを失うため、シ
リコン基板上紫外光を照射した部分のみに選択的に腐食
反応が起る。しかしシリコン基板上の照射部の極く近傍
では微量の腐食反応が生じてしまうことは避けられな
い。このためかえって、一回当りの化学的気相腐食反応
でのエッチング代を十分小さくしておけば、紫外光照射
部( 化学的気相腐食反応実施部) とその近傍とは段差を
生じることなく滑らかに接続される利点が生ずる。数回
の化学的気相腐食反応により最高次の干渉縞が消滅した
際も、旧最高次干渉縞に囲まれた領域は次最高次干渉縞
に囲まれた領域内で滑らかに接続される。最後に、この
腐食反応は、高エネルギーの荷電粒子を用いるものでな
いために、例えば、反応性プラズマエッチングにおける
ような絶縁破壊などのダメージを結晶基板に与えること
がなく、薄膜層および基板に結晶性劣化などをほとんど
生じない。
より発せられる紫外光は、そのフォトンエネルギーによ
り弗素，または塩素分子、もしくはこれらの化合物の分
子の結合を解離し、ラジカル種を生成したり、分子の活
性化を促す。このような非定常状態にされたラジカル
種、分子は極めて反応性に富み、化学的気相腐食反応に
基づいたシリコン面の腐食が可能になる。これらのラジ
カル種および活性分子は紫外光束中においてのみ発生
し、その平均自由工程外ではエネルギーを失うため、シ
リコン基板上紫外光を照射した部分のみに選択的に腐食
反応が起る。しかしシリコン基板上の照射部の極く近傍
では微量の腐食反応が生じてしまうことは避けられな
い。このためかえって、一回当りの化学的気相腐食反応
でのエッチング代を十分小さくしておけば、紫外光照射
部( 化学的気相腐食反応実施部) とその近傍とは段差を
生じることなく滑らかに接続される利点が生ずる。数回
の化学的気相腐食反応により最高次の干渉縞が消滅した
際も、旧最高次干渉縞に囲まれた領域は次最高次干渉縞
に囲まれた領域内で滑らかに接続される。最後に、この
腐食反応は、高エネルギーの荷電粒子を用いるものでな
いために、例えば、反応性プラズマエッチングにおける
ような絶縁破壊などのダメージを結晶基板に与えること
がなく、薄膜層および基板に結晶性劣化などをほとんど
生じない。
【００２６】
【実施例】以下、本発明に係わるＳＯＩ基板における超
薄膜ＳＯＩ基板の製造方法及び製造装置の実施例につい
て詳細に説明する。
薄膜ＳＯＩ基板の製造方法及び製造装置の実施例につい
て詳細に説明する。
【００２７】図３に本発明を実現するための装置の概要
を示す。紫外光は光源１として５００Ｗの水銀−キセノ
ンランプを用い、光学フィルターにより波長が２００〜
３２０ｎｍの紫外光のみをほぼ平行光に近い状態で電磁
式シャッターを介して取り出した後、Ｘ軸可動テーブル
２およびＺ軸可動テーブル３上の光学ミラーにより光路
を任意に変え、また、Ｚ軸可動テーブル上の光学レンズ
系４で光束をしぼり込み、基板モニーター装置５内の紫
外光反射鏡６により光路を直角下方に変え、試料チャン
バー７の石英窓８を通過して基板９に照射された。前記
光学レンズ系４は基板上の照射光束は直径５ｍｍの円形
とするようされており、基板上の光束のエネルギーは３
００ｍＷ／ｃｍ2 であった。基板の化学的腐食反応進行
状況はハロゲンランプ１０よりの光をモノクロメータ１
１を通して４４０nm±５nmとし、この可視光をハーフミ
ラー１２で反射させ、紫外光反射鏡６を透過させ、試料
チャンバー７の石英製窓８を通過して基板９に照射した
後、反射した光を同じ復路で、ただし、ハーフミラー１
２は透過させて光学系１３を用いて集光した後にＣＣＤ
カメラ１４を用いて観察した。このＣＣＤカメラのディ
スプレイ１５には画像解析用のコンピュータ１６が接続
されており、基板上の干渉縞（暗部）群の位置がメモリ
上に蓄えられるようになっている。また、このコンピュ
ータは前記干渉縞群位置と可視光をモノクロメータ１１
により５４０ｎｍ±５ｎｍもしくは６４０ｎｍ±５ｎｍ
に変更した際の干渉縞群位置を比較することにより、４
４０ｎｍ±５ｎｍ可視光による干渉縞群の干渉縞の次数
の高くなる方向を計算し、メモリに蓄えるようになって
いる。
を示す。紫外光は光源１として５００Ｗの水銀−キセノ
ンランプを用い、光学フィルターにより波長が２００〜
３２０ｎｍの紫外光のみをほぼ平行光に近い状態で電磁
式シャッターを介して取り出した後、Ｘ軸可動テーブル
２およびＺ軸可動テーブル３上の光学ミラーにより光路
を任意に変え、また、Ｚ軸可動テーブル上の光学レンズ
系４で光束をしぼり込み、基板モニーター装置５内の紫
外光反射鏡６により光路を直角下方に変え、試料チャン
バー７の石英窓８を通過して基板９に照射された。前記
光学レンズ系４は基板上の照射光束は直径５ｍｍの円形
とするようされており、基板上の光束のエネルギーは３
００ｍＷ／ｃｍ2 であった。基板の化学的腐食反応進行
状況はハロゲンランプ１０よりの光をモノクロメータ１
１を通して４４０nm±５nmとし、この可視光をハーフミ
ラー１２で反射させ、紫外光反射鏡６を透過させ、試料
チャンバー７の石英製窓８を通過して基板９に照射した
後、反射した光を同じ復路で、ただし、ハーフミラー１
２は透過させて光学系１３を用いて集光した後にＣＣＤ
カメラ１４を用いて観察した。このＣＣＤカメラのディ
スプレイ１５には画像解析用のコンピュータ１６が接続
されており、基板上の干渉縞（暗部）群の位置がメモリ
上に蓄えられるようになっている。また、このコンピュ
ータは前記干渉縞群位置と可視光をモノクロメータ１１
により５４０ｎｍ±５ｎｍもしくは６４０ｎｍ±５ｎｍ
に変更した際の干渉縞群位置を比較することにより、４
４０ｎｍ±５ｎｍ可視光による干渉縞群の干渉縞の次数
の高くなる方向を計算し、メモリに蓄えるようになって
いる。
【００２８】コンピュータ１６はメモリに蓄えたデータ
より最高次干渉縞を判断し、当該縞領域により囲まれた
領域を選び出し、Ｘ軸可動テーブル２、Ｚ軸可動テーブ
ル３および紫外線光源１の電磁式シャッターに指示を出
し、Ｘ−Ｚ軸走査（基板上ではＸ−Ｙ走査となる）によ
り、当該領域に紫外光束が均等に当るようにした。試料
チャンバー７はステンレススチール製で、これにＮＦ3
ガス１７をガス流量制御器１８を用いて３００ｃｃ／ｍ
ｉｎに制御し流入させながら、チャンバー内圧力をコン
ダクタンスバルブ１９とロータリーポンプ２０の組合せ
で１０3 Ｐａに保持した。基板９は抵抗加熱により１５
０℃となるよう温調器１０により温度制御された試料台
１１に載せた。
より最高次干渉縞を判断し、当該縞領域により囲まれた
領域を選び出し、Ｘ軸可動テーブル２、Ｚ軸可動テーブ
ル３および紫外線光源１の電磁式シャッターに指示を出
し、Ｘ−Ｚ軸走査（基板上ではＸ−Ｙ走査となる）によ
り、当該領域に紫外光束が均等に当るようにした。試料
チャンバー７はステンレススチール製で、これにＮＦ3
ガス１７をガス流量制御器１８を用いて３００ｃｃ／ｍ
ｉｎに制御し流入させながら、チャンバー内圧力をコン
ダクタンスバルブ１９とロータリーポンプ２０の組合せ
で１０3 Ｐａに保持した。基板９は抵抗加熱により１５
０℃となるよう温調器１０により温度制御された試料台
１１に載せた。
【００２９】基板９は１５０ｍｍφ，ｎ型＜１００＞，
1 Ω で厚さ６２５μｍシリコン単結晶基板に０. ６０
μｍの熱酸化膜を介して接合された１５０ｍｍφ，ｎ型
＜１００＞，１０Ωｃｍシリコン単結晶基板を研磨によ
り厚さが最薄部: ０. ３６６μｍ、最厚部: １. ０４３
μｍに薄膜化したものを用いた。化学的気相腐食反応開
始前の４４０ｎｍ±５ｎｍ可視光による干渉縞群を図２
に示す。相隣り合う２本の干渉縞は、約４５ｎｍの薄膜
厚さ差を表わす。化学的気相腐食反応は最高次干渉縞に
囲まれた領域より開始し、１回の当該領域の紫外線走査
により当該領域におけるシリコン単結晶薄膜を均一に９
ｎｍづつ腐食除去した。コンピュータ１６はディスプレ
イ１５を通して、この９ｎｍづつの腐食を行う毎に最高
次干渉縞の移動を確認し、次の化学的気相腐食は移動後
の当該干渉縞に囲まれた領域で起るように、紫外光走査
範囲を自動的に変更した。今回の最高次干渉縞は、実際
には２回の走査で消滅したので、コンピュータ１６は、
自動的に次最高次の干渉縞を対象として選び、同様の指
示を行い、計５回の紫外線走査で次最高次の干渉縞を消
滅させた。この操作を繰返し、基板９上の干渉縞を全部
消滅させた（図４）。
1 Ω で厚さ６２５μｍシリコン単結晶基板に０. ６０
μｍの熱酸化膜を介して接合された１５０ｍｍφ，ｎ型
＜１００＞，１０Ωｃｍシリコン単結晶基板を研磨によ
り厚さが最薄部: ０. ３６６μｍ、最厚部: １. ０４３
μｍに薄膜化したものを用いた。化学的気相腐食反応開
始前の４４０ｎｍ±５ｎｍ可視光による干渉縞群を図２
に示す。相隣り合う２本の干渉縞は、約４５ｎｍの薄膜
厚さ差を表わす。化学的気相腐食反応は最高次干渉縞に
囲まれた領域より開始し、１回の当該領域の紫外線走査
により当該領域におけるシリコン単結晶薄膜を均一に９
ｎｍづつ腐食除去した。コンピュータ１６はディスプレ
イ１５を通して、この９ｎｍづつの腐食を行う毎に最高
次干渉縞の移動を確認し、次の化学的気相腐食は移動後
の当該干渉縞に囲まれた領域で起るように、紫外光走査
範囲を自動的に変更した。今回の最高次干渉縞は、実際
には２回の走査で消滅したので、コンピュータ１６は、
自動的に次最高次の干渉縞を対象として選び、同様の指
示を行い、計５回の紫外線走査で次最高次の干渉縞を消
滅させた。この操作を繰返し、基板９上の干渉縞を全部
消滅させた（図４）。
【００３０】次に、照射光の波長をモノクロメータ１１
をもちいて中心４４０μｍより増加させると、基板上に
暗線部が発生し始め、中心波長を４８２μｍとすると、
暗線部が膜厚の大きい部分に対応し、明線部はそれより
も膜厚の小さい部分に対応した。暗線部にのみ紫外線を
高速で走査しながら照射し、化学気相腐食作用により当
該領域におけるシリコン単結晶薄膜を均一に５ｎｍづつ
腐食除去すると、暗線部領域は縮小した。もう１度この
操作行うと暗線部領域は消滅した。照射波長を中心４６
９μｍに変化させると、再び暗線部が現れ、暗線部は膜
厚の大きい部分に対応し、明線部はそれよりも膜厚の小
さい部分に対応した。この暗線部領域にも同様に紫外線
を高速で走査しながら照射し、化学気相腐食作用により
当該領域におけるシリコン単結晶薄膜を均一に５ｎｍづ
つ腐食除去を計２回行うと暗線部領域は消滅した。照射
波長を中心４５７μｍに変化させると、再び暗線部が現
れ、暗線部は膜厚の大きい部分に対応し、明線部はそれ
よりも膜厚の小さい部分に対応したが、明線部領域は僅
かであったのでここで化学的気相腐食作用による薄膜化
を終了し、チャンバー７内を真空に引いた後空気で置換
し、基板を取り出した。基板上シリコン単結晶薄膜の厚
さを測定したところ最薄部０.３６４μｍ，最厚部０.
３７８μｍ、すなわち０. ３７１μｍ±０. ００７μｍ
であった。
をもちいて中心４４０μｍより増加させると、基板上に
暗線部が発生し始め、中心波長を４８２μｍとすると、
暗線部が膜厚の大きい部分に対応し、明線部はそれより
も膜厚の小さい部分に対応した。暗線部にのみ紫外線を
高速で走査しながら照射し、化学気相腐食作用により当
該領域におけるシリコン単結晶薄膜を均一に５ｎｍづつ
腐食除去すると、暗線部領域は縮小した。もう１度この
操作行うと暗線部領域は消滅した。照射波長を中心４６
９μｍに変化させると、再び暗線部が現れ、暗線部は膜
厚の大きい部分に対応し、明線部はそれよりも膜厚の小
さい部分に対応した。この暗線部領域にも同様に紫外線
を高速で走査しながら照射し、化学気相腐食作用により
当該領域におけるシリコン単結晶薄膜を均一に５ｎｍづ
つ腐食除去を計２回行うと暗線部領域は消滅した。照射
波長を中心４５７μｍに変化させると、再び暗線部が現
れ、暗線部は膜厚の大きい部分に対応し、明線部はそれ
よりも膜厚の小さい部分に対応したが、明線部領域は僅
かであったのでここで化学的気相腐食作用による薄膜化
を終了し、チャンバー７内を真空に引いた後空気で置換
し、基板を取り出した。基板上シリコン単結晶薄膜の厚
さを測定したところ最薄部０.３６４μｍ，最厚部０.
３７８μｍ、すなわち０. ３７１μｍ±０. ００７μｍ
であった。
【００３１】また、この超薄膜化された薄膜を１１００
℃でパイロジエニック酸化１時間により熱酸化膜を形成
した後、当該酸化膜を弗酸水溶液で除去すると０. １０
８μｍ±０. ００８μｍの超薄膜単結晶シリコン層を得
た。この結果、薄膜厚バラツキは目標の±１０％以内と
なった。
℃でパイロジエニック酸化１時間により熱酸化膜を形成
した後、当該酸化膜を弗酸水溶液で除去すると０. １０
８μｍ±０. ００８μｍの超薄膜単結晶シリコン層を得
た。この結果、薄膜厚バラツキは目標の±１０％以内と
なった。
【００３２】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、接合ＳＯＩ薄膜の紫外線により励起された化学
気相腐食反応により薄膜均一化を行う上で単結晶シリコ
ン薄膜厚測定の度毎に基板を化学的腐食反応容器より取
り出すことなく、かつ単結晶シリコン薄膜厚測定位置変
更のための機構を反応容器内外に設置することなく、効
率的で簡便に膜厚測定を行い、その結果当該薄膜厚のバ
ラツキを高精度に制御することができる。
よれば、接合ＳＯＩ薄膜の紫外線により励起された化学
気相腐食反応により薄膜均一化を行う上で単結晶シリコ
ン薄膜厚測定の度毎に基板を化学的腐食反応容器より取
り出すことなく、かつ単結晶シリコン薄膜厚測定位置変
更のための機構を反応容器内外に設置することなく、効
率的で簡便に膜厚測定を行い、その結果当該薄膜厚のバ
ラツキを高精度に制御することができる。
【図１】化学的気相腐食反応に伴う干渉縞位置の移動を
示す説明図である。
示す説明図である。
【図２】化学的気相腐食前の典型的干渉縞群を示すスケ
ッチ図である。
ッチ図である。
【図３】本発明に係る超薄膜ＳＯＩ基板の製造装置を示
す概略構成図である。
す概略構成図である。
【図４】本発明を適用して得られるＳＯＩ超薄膜基板が
干渉縞を生じないことを示すスケッチ図である。
干渉縞を生じないことを示すスケッチ図である。
１ 光源 ２ 可動テーブル ３ Ｚ軸可動テーブル ４ 光学レンズ系 ５ 基板モニター装置 ６ 紫外線反射装置 ７ 試料チャンバー ８ 石英製窓 ９ 基板 １０ ハロゲンランプ １１ モノクロメータ １２ ハーフミラー １３ 光学系 １４ ＣＣＤカメラ １５ ディスプレイ １６ コンピュータ １７ ＮＦ3 ガス １８ ガス流量制御器 １９ ゲートバルブ ２０ ロータリーポンプ ２１ 温調器 ２２ 試料台 ２３ バルブ ２４ ヘリウムガス ２５ 冷却水 ２６ 圧力計 ２７ 紫外反射鏡 Ａ 紫外光 Ｂ 可視光
Claims (7)
- 【請求項１】 誘電体基板上に接合された単結晶シリコ
ン超薄膜を有する超薄膜ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）基板の製造方法であって、予め
薄膜化されたＳＯＩ基板の単結晶薄膜に可視光を照射し
た際に当該薄膜の厚さ分布に起因して出現する干渉縞群
を観察しながら、前記干渉縞群のうち最大膜厚に対応す
る干渉縞に囲まれた領域のみを選択的に、紫外光により
励起された化学的気相腐食作用により、当該干渉縞が消
滅するまで薄膜化を行わせ、次いで前記干渉縞消滅後に
新たに最大膜厚に対応するようになった干渉縞に囲まれ
た領域に関しても同様に当該干渉縞が消滅するまで選択
的薄膜化を行わせ、この操作を順次、基板上の薄膜に干
渉縞がすべて無くなるまで繰返すことにより、当該基板
上の薄膜を超薄膜化すると共に薄膜厚のバラツキを高精
度に制御し得るようにしたことを特徴とする超薄膜ＳＯ
Ｉ基板の製造方法。 - 【請求項２】 前記超薄膜化により異なる膜厚に対応す
る干渉縞を最大限５ケ残した状態ですべての薄膜化を完
了することを特徴とする請求項１記載の超薄膜ＳＯＩ基
板の製造方法。 - 【請求項３】 前記予め薄膜化されたＳＯＩ基板とし
て、単結晶シリコン基板もしくは多結晶シリコン基板を
支持基板として用い、また結合基板として単結晶シリコ
ン基板を用い、支持基板および結合基板の両方、もしく
は少なくともその一方に熱酸化膜を形成し、当該熱酸化
膜を介して両基板を接合した後、当該結合基板の単結晶
シリコン基板を研磨、化学的液相腐食作用、化学的気相
腐食作用、もしくはこれらの組合せにて薄膜化したＳＯ
Ｉ基板、または、支持基板として石英基板を用い、結合
基板として単結晶シリコン基板を用いて接合し、上記と
同様に結合基板を薄膜化して得られたＳＯＩ基板を使用
することを特徴とする請求項１記載の超薄膜ＳＯＩ基板
の製造方法。 - 【請求項４】 前記紫外光により励起された化学的気相
腐食作用として、紫外光により弗素ラジカル、塩素ラジ
カル、もしくは弗素化合物ラジカル、塩素化合物ラジカ
ルを発生させ、当該ラジカルとシリコンとの反応によっ
て単結晶シリコン層を腐食せしめ、その結果、単結晶シ
リコン層の薄膜化を行うことを特徴とする請求項１記載
の超薄膜ＳＯＩ基板の製造方法。 - 【請求項５】 誘電体基板上に接合された単結晶超薄膜
の製造装置であって、可視光照射手段と、該可視光照射
手段から予め薄膜化されたＳＯＩ基板の単結晶薄膜に可
視光を照射した際に当該薄膜の厚さ分布に起因して出現
する干渉縞群を観察するための干渉縞群観察手段と、紫
外光の光源と、紫外光の光路を照射位置に応じて変動さ
せる光路変動手段と、紫外光の光束を絞り込むための光
学レンズ系と、該干渉縞群のうち最大膜厚に対応する干
渉縞に囲まれた領域を選択すると共に光路変動手段と光
学レンズ系を制御して、紫外光の光束の照射位置を変化
させる制御手段と、紫外光により励起され化学的気相腐
食作用をなす化学種を供給する供給手段とを備えたこと
を特徴とする超薄膜ＳＯＩ基板の製造装置。 - 【請求項６】 干渉縞（暗線）の両側の明線の最大輝度
を測定し、その輝度を比較することによって、最大次数
の干渉縞を同定して、該干渉縞群の最大膜厚さに対応す
る干渉縞に囲まれた領域を選択することを特徴とする請
求項５に記載の超薄膜ＳＯＩ基板の製造装置。 - 【請求項７】 異なる２波長の光を用い、干渉縞の移動
する方向を光学的に検出測定して、該干渉縞野最大厚さ
に対応する干渉縞に囲まれた領域を選択することを特徴
とする請求項５に記載の超薄膜ＳＯＩ基板の製造装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124779A JPH0817166B2 (ja) | 1991-04-27 | 1991-04-27 | 超薄膜ｓｏｉ基板の製造方法及び製造装置 |
| EP92303630A EP0511777B1 (en) | 1991-04-27 | 1992-04-23 | Method and apparatus for the production of an extremely thin film layer of single crystalline silicon in a SOI substrate by an etching method controlled by interferometry |
| DE69200459T DE69200459T2 (de) | 1991-04-27 | 1992-04-23 | Verfahren und Vorrichtung zur Herstellung einer extrem dünnen monokristallinen Siliziumschicht bei einem SOI Substrat mittels einer durch Interferometrie kontrollierten Ätzmethode. |
| US07/873,751 US5427052A (en) | 1991-04-27 | 1992-04-27 | Method and apparatus for production of extremely thin SOI film substrate |
| US08/151,209 US5376215A (en) | 1991-04-27 | 1993-11-12 | Apparatus for production of extremely thin SOI film substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124779A JPH0817166B2 (ja) | 1991-04-27 | 1991-04-27 | 超薄膜ｓｏｉ基板の製造方法及び製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04328844A JPH04328844A (ja) | 1992-11-17 |
| JPH0817166B2 true JPH0817166B2 (ja) | 1996-02-21 |
Family
ID=14893912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3124779A Expired - Lifetime JPH0817166B2 (ja) | 1991-04-27 | 1991-04-27 | 超薄膜ｓｏｉ基板の製造方法及び製造装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5427052A (ja) |
| EP (1) | EP0511777B1 (ja) |
| JP (1) | JPH0817166B2 (ja) |
| DE (1) | DE69200459T2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5213657A (en) * | 1991-07-31 | 1993-05-25 | Shin-Etsu Handotai Kabushiki Kaisha | Method for making uniform the thickness of a si single crystal thin film |
| JPH06140365A (ja) * | 1992-10-23 | 1994-05-20 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 |
| US5365340A (en) * | 1992-12-10 | 1994-11-15 | Hughes Aircraft Company | Apparatus and method for measuring the thickness of thin films |
| JP3512496B2 (ja) * | 1994-11-25 | 2004-03-29 | 株式会社半導体エネルギー研究所 | Ｓｏｉ型半導体集積回路の作製方法 |
| US5795493A (en) * | 1995-05-01 | 1998-08-18 | Motorola, Inc. | Laser assisted plasma chemical etching method |
| JP3250722B2 (ja) * | 1995-12-12 | 2002-01-28 | キヤノン株式会社 | Ｓｏｉ基板の製造方法および製造装置 |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6159824A (en) | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Silicon-on-silicon wafer bonding process using a thin film blister-separation method |
| US6287941B1 (en) * | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| US6171965B1 (en) | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US6204151B1 (en) * | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
| JP2003100907A (ja) * | 2001-09-26 | 2003-04-04 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| US7501303B2 (en) * | 2001-11-05 | 2009-03-10 | The Trustees Of Boston University | Reflective layer buried in silicon and method of fabrication |
| JP3953821B2 (ja) * | 2002-01-17 | 2007-08-08 | ファブソリューション株式会社 | 膜厚測定方法および膜厚測定装置 |
| JP3913555B2 (ja) * | 2002-01-17 | 2007-05-09 | ファブソリューション株式会社 | 膜厚測定方法および膜厚測定装置 |
| US7542197B2 (en) * | 2003-11-01 | 2009-06-02 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator featured with an anti-reflective structure |
| DE102004054566B4 (de) | 2004-11-11 | 2008-04-30 | Siltronic Ag | Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit |
| DE102006022093B4 (de) * | 2006-05-11 | 2010-04-08 | Siltronic Ag | Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe durch Ätzen |
| DE102006023497B4 (de) * | 2006-05-18 | 2008-05-29 | Siltronic Ag | Verfahren zur Behandlung einer Halbleiterscheibe |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| DE102007006151B4 (de) | 2007-02-07 | 2008-11-06 | Siltronic Ag | Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| JP5444823B2 (ja) | 2009-05-01 | 2014-03-19 | 信越半導体株式会社 | Ｓｏｉウェーハの検査方法 |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| US20120225568A1 (en) * | 2011-03-03 | 2012-09-06 | Tokyo Electron Limited | Annealing method and annealing apparatus |
| US8927432B2 (en) | 2012-06-14 | 2015-01-06 | International Business Machines Corporation | Continuously scalable width and height semiconductor fins |
| CA2882491C (en) * | 2012-08-22 | 2021-03-09 | Franklin Fueling Systems, Inc. | Method and apparatus for limiting acidic corrosion in fuel delivery systems |
| DE102014106100A1 (de) | 2014-04-30 | 2015-11-05 | Ev Group E. Thallner Gmbh | Verfahren und Vorrichtung zum Vergleichmäßigen eines Substratstapels |
| CN112919397B (zh) | 2014-08-11 | 2023-04-21 | 富兰克林加油系统公司 | 燃料管理系统、安装系统和验证燃料系统安装的方法 |
| US12432926B2 (en) * | 2015-09-21 | 2025-09-30 | Monolithic 3D Inc. | Method to produce a 3D multilayer semiconductor device and structure |
| US11352248B2 (en) | 2017-03-07 | 2022-06-07 | Franklin Fueling Systems, Llc | Method and apparatus for limiting acidic corrosion and contamination in fuel delivery systems |
| US11365113B2 (en) | 2017-03-07 | 2022-06-21 | Franklin Fueling Systems, Llc | Method and apparatus for limiting acidic corrosion and contamination in fuel delivery systems |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367044A (en) * | 1980-12-31 | 1983-01-04 | International Business Machines Corp. | Situ rate and depth monitor for silicon etching |
| NL8501773A (nl) * | 1985-06-20 | 1987-01-16 | Philips Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen. |
| JPS62245636A (ja) * | 1986-04-18 | 1987-10-26 | Hitachi Ltd | 観察装置 |
| US4717446A (en) * | 1986-09-18 | 1988-01-05 | Motorola Inc. | Method of detecting the endpoint of the etch of epitaxially grown silicon |
| US4975141A (en) * | 1990-03-30 | 1990-12-04 | International Business Machines Corporation | Laser ablation for plasma etching endpoint detection |
| US5091320A (en) * | 1990-06-15 | 1992-02-25 | Bell Communications Research, Inc. | Ellipsometric control of material growth |
| JPH0834198B2 (ja) * | 1990-11-28 | 1996-03-29 | 信越半導体株式会社 | Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法 |
| JPH07118505B2 (ja) * | 1990-12-28 | 1995-12-18 | 信越半導体株式会社 | 誘電体分離基板の製造方法 |
-
1991
- 1991-04-27 JP JP3124779A patent/JPH0817166B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-23 EP EP92303630A patent/EP0511777B1/en not_active Expired - Lifetime
- 1992-04-23 DE DE69200459T patent/DE69200459T2/de not_active Expired - Fee Related
- 1992-04-27 US US07/873,751 patent/US5427052A/en not_active Expired - Fee Related
-
1993
- 1993-11-12 US US08/151,209 patent/US5376215A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0511777B1 (en) | 1994-09-28 |
| JPH04328844A (ja) | 1992-11-17 |
| EP0511777A1 (en) | 1992-11-04 |
| US5427052A (en) | 1995-06-27 |
| DE69200459D1 (de) | 1994-11-03 |
| US5376215A (en) | 1994-12-27 |
| DE69200459T2 (de) | 1995-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817166B2 (ja) | 超薄膜ｓｏｉ基板の製造方法及び製造装置 | |
| US5223080A (en) | Method for controlling thickness of single crystal thin-film layer in soi substrate | |
| US6033721A (en) | Image-based three-axis positioner for laser direct write microchemical reaction | |
| US7407891B2 (en) | Method and apparatus for leveling a semiconductor wafer, and semiconductor wafer with improved flatness | |
| EP0514046B1 (en) | System and method for controlling and executing the etching of a wafer | |
| US7799692B2 (en) | Method and apparatus for the treatment of a semiconductor wafer | |
| EP0741406A2 (en) | Laser assisted plasma chemical etching apparatus and method | |
| EP0834191B1 (en) | Removal of material by polarized radiation and back side application of radiation | |
| US8858753B2 (en) | Focus ring heating method, plasma etching apparatus, and plasma etching method | |
| JPH1081585A (ja) | 基板の表面の処理方法及び装置 | |
| US10948837B2 (en) | Information determining apparatus and method | |
| KR102616691B1 (ko) | 챔버 부품들을 제조하기 위한 방법 | |
| CN107634000B (zh) | 用于制备砷化镓衬底的方法、砷化镓衬底及其用途 | |
| WO2002047141A1 (en) | Polishing progress monitoring method and device thereof, polishing device, semiconductor device production method, and semiconductor device | |
| TWI342048B (en) | Scanned rapid thermal processing with feed forward control | |
| US20050006560A1 (en) | Film forming apparatus and film forming method | |
| US20260026272A1 (en) | Substrate processing system using an optical pattern | |
| JPH0845851A (ja) | 薄膜形成装置 | |
| JPH0191425A (ja) | 表面処理方法及び装置 | |
| JPS63236345A (ja) | 配線形成方法およびその装置 |